CN114005743A - 一种方片半导体脉冲功率开关及其制备方法 - Google Patents

一种方片半导体脉冲功率开关及其制备方法 Download PDF

Info

Publication number
CN114005743A
CN114005743A CN202111191368.7A CN202111191368A CN114005743A CN 114005743 A CN114005743 A CN 114005743A CN 202111191368 A CN202111191368 A CN 202111191368A CN 114005743 A CN114005743 A CN 114005743A
Authority
CN
China
Prior art keywords
groove
chip
anode
square
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111191368.7A
Other languages
English (en)
Other versions
CN114005743B (zh
Inventor
梁琳
卿正恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202111191368.7A priority Critical patent/CN114005743B/zh
Publication of CN114005743A publication Critical patent/CN114005743A/zh
Application granted granted Critical
Publication of CN114005743B publication Critical patent/CN114005743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种方片半导体脉冲功率开关及其制备方法,包括:(1)将n型Si芯片清洗干净后,采用激光在Si芯片的周边位置进行单面开第一槽,第一槽的形状为方形;(2)对开设有第一槽的Si芯片进行掺杂处理并形成pnpn结构;(3)在pnpn结构的阳极四周内边缘刻蚀第二槽;(4)在pnpn结构的阳极四周外边缘刻蚀第三槽;且第三槽的宽度大于第二槽的宽度,第三槽的深度大于第二槽的深度;(5)对开槽后的Si芯片进行保护;(6)根据需要将Si芯片切割成预设大小的方形后获得方片半导体脉冲功率开关。本发明通过增长n基区并减小n基区的浓度,同时在阳极开设第二槽和第三槽,槽的底端截面形状为圆弧状,能够改善终端电场分布,提高了RBDT的电压耐受能力。

Description

一种方片半导体脉冲功率开关及其制备方法
技术领域
本发明属于脉冲功率技术领域,更具体地,涉及一种方片半导体脉冲功率开关及其制备方法。
背景技术
脉冲功率技术诞生于20世纪60年代,它是一种以较低的功率储存能量、再以高得多的功率变换为脉冲电磁能量并释放到特定负载中去的电物理技术,也是一种电能变换技术。现代脉冲功率技术在电磁发射、光源、环保、材料、生物、医疗等领域都有着广泛应用。类似于一代电力电子器件决定一代电力电子电路,脉冲功率开关也是整个脉冲功率系统的瓶颈,开关能达到的水平直接影响整个系统输出的脉冲幅值、上升时间、重复频率等关键指标。
脉冲功率开关包括气态开关、液态开关和固态开关。其中,气态开关的优势是功率容量大,目前仍然有着广泛的应用;液态开关应用的报道不多;固态开关由于体积小、可靠性高、重复频率高等优势,成功克服气态开关电极容易烧蚀、使用寿命短、大多不可重频工作的原生缺陷,被认为是脉冲功率开关未来的发展方向,并已在各类固态源中应用。固态开关具体又可分为半导体开关、磁介质开关和电介质开关。与磁开关缺乏控制灵活性不同,半导体开关具有高度的可控性,且由于功率半导体技术的发展使其电流电压容量不断提升,脉冲功率系统半导体化的趋势越来越明显。
自20世纪70年代开始,国外对爆炸箔起爆器进行了不断研究,到20世纪90年代,爆炸箔起爆技术迅速发展为一项成熟的高新技术。爆炸箔起爆器主要由高压开关、脉冲储能电容器、桥箔、负载等部件组成。爆炸箔起爆器的工作原理为:当触发信号来到时,高压开关导通,储能电容器放电产生一个大脉冲电流使桥箔迅速汽化,激发桥箔爆炸,爆炸产生的高速飞片穿过加速膛,撞击钝感药柱,如果飞片撞击能量达到装药的起爆阈值,实现冲击起爆。
高压开关是爆炸箔起爆器的关键元器件,对其性能有较高的要求。首先,能够耐受1kV~3kV高电压;其次,能使具有下述特性的电流脉冲在触发瞬间顺利通过:电流脉冲的上升时间为30ns~400ns,峰值电流达到2kA~4kA,功率为2MW~10MW。因此,高压开关的运行条件是很苛刻的,它要求开关的电阻和电感小,导通能力高,稳定性好,不会因为干扰而导致误触发。
现有技术中,RBDT的电流上升率低以及RBDT的耐压不足;耐压能力低的原因一方面是因为N基区厚度薄,另一方面是终端结构的处理不到位;而电流上升率耐量低的原因是因为现有RBDT无法做到大面积的同时开通。
发明内容
针对现有技术的缺陷,本发明的目的在于一种方片半导体脉冲功率开关及其制备方法,旨在解决现有技术中RBDT的电流上升率耐量低和电压耐受能力弱的问题。
本发明提供了一种方片半导体脉冲功率开关的制备方法,包括下述步骤:
(1)将n型Si芯片清洗干净后,采用激光在所述Si芯片的周边位置进行单面开第一槽,所述第一槽的形状为方形;
(2)对开设有第一槽的Si芯片进行掺杂处理并形成pnpn结构;
(3)在pnpn结构的阳极四周内边缘刻蚀第二槽;
(4)在pnpn结构的阳极四周外边缘刻蚀第三槽;且所述第三槽的宽度大于所述第二槽的宽度,所述第三槽的深度大于所述第二槽的深度;
(5)对开槽后的Si芯片进行保护,其中包括有机保护和无机保护;
(6)根据需要将Si芯片切割成预设大小的方形后获得方片半导体脉冲功率开关。
其中,第一槽的槽深350μm~1250μm,槽宽80μm~150μm。
更进一步地,步骤(2)具体包括:
(21)在所述Si芯片上进行淡杂质扩散来增加表面和体内浓度,形成pnp结构;
(22)通过化学腐蚀对pnp结构的阳极进行减薄至预先设定的厚度;
(23)采用正离子杂质对pnp结构的p区进行扩散来实现表面浓度的增加,并形成pnpn结构。
更进一步地,步骤(2)还包括:
(24)通过对所述Si芯片的表面进行第一次氧化,形成SiO2层掩蔽层;
(25)通过将光刻板的图形转移到Si芯片的阴极上,使pnpn结构的n+发射极处形成光刻胶保护膜;
(26)通过腐蚀去掉没有光刻胶保护处的SiO2层;并对pnpn结构的n+发射极处的光刻胶进行去除;
(27)对阴极n+发射区进行磷扩散,形成阴极侧的n+发射极;
(28)对阳极p+发射区进行浓硼扩散,形成阳极侧的p+发射极;
(29)对上述经过扩散后的Si芯片表面进行第二次氧化,形成SiO2层掩蔽层。
其中,步骤(22)中预先设定的厚度为55μm~100μm。
其中,阴极n+发射区的掺杂浓度为(1×1017~1×1020)cm-3,结深为(5~16)μm;阳极发射区p+掺杂浓度为(1×1014~1×1020)cm-3,深度为(55~100)μm。
其中,第二槽宽度为40μm~70μm,深度为20μm~30μm;所述第三槽宽度为70μm~110μm,深度为30μm~50μm。
更进一步地,步骤(5)具体包括:
(51)对开槽后的Si芯片进行玻璃钝化保护;
(52)通过LPCVD淀积LTO膜使得其在低温下形成二氧化硅保护膜。
其中,在步骤(5)之后且步骤(6)之前还包括:通过激光在Si芯片的阴极刻出阴极,在Si芯片的阳极刻出阳极引线孔。
本发明还提供了一种基于上述的制备方法获得的方片半导体脉冲功率开关。
本发明提供了一种方片RBDT制作工艺流程,由于是方片,能够在对终端进行无机保护之后采用光刻的方法,刻出光刻槽,再进行切割,而不用像圆片需要先进行切割之后,再人工的对每个芯片的终端进行保护;此外,方片形式可以不用进行人为的磨角,能够提高生产效率。并且采用玻璃钝化保护、LTO膜等无机保护,使得保护可靠性更高。本发明的方片RBDT为一种应用在冲击式起爆器雷管引信中的脉冲功率器件,通过增长N基区并减小N基区的浓度,同时在阳极开设深槽和浅槽,槽底的截面形状为圆弧形,能够改善电场分布,提高了RBDT的电压耐受能力。其次,增大RBDT芯片的面积,增大了整个芯片的通流能力。由于RBDT是靠着位移电流,在阴极PN结形成电压差,随后击穿从而使得整个芯片进入导通状态。采用方片的形式能够使得阴极外侧的短路点在整个阴极的分布更加完整,并且阴极短路点的间距设置更加均匀、一致,能够使得整个阴极的PN结电压差更同步的达到击穿电压,从而整个芯片全面积均匀导通,使得di/dt能力得到提高。采用以上方式,方片RBDT耐压能够达到1200V,当开通电压为1100V时,峰值电流能够达到3000A以上,di/dt能力大于10kA/μs,能够较好的满足应用场合需求。
附图说明
图1是本发明实施例提供的方片半导体脉冲功率开关的制备方法流程图;
图2是本发明实施例提供的方片半导体脉冲功率开关的阴极结构示意图;
图3是本发明实施例提供的方片半导体脉冲功率开关的结构剖面图;
图4是本发明实施例提供的方片半导体脉冲功率开关的阳极结构示意图;
图5为本发明实施例提供的方片半导体脉冲功率开关的测试波形图。
其中,1为激光开槽,2为阳极的第二槽,3为阳极的第三槽,4为阴极N发射极,P基区5,N基区6,阳极P发射极7,8为阴极短路点P。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
反向阻断双端固态闸流管(Reverse Blocking Diode Thyristor,RBDT)是一种pnpn结构的两端半导体闭合开关。RBDT器件最初名为反向开关整流器(Reverse SwitchingRectifier,RSR)。RBDT器件与另外一种半导体器件-晶闸管,有着类似的结构,两者均为pnpn四层结构,都可以采用扩散技术来制备。然而,两者有着不同的工作方式,RBDT器件只有阴极和阳极,在RBDT器件的触发过程中,需要在阳极和阴极之间施加一个有着较高电压变化率(dv/dt)的触发脉冲。RBDT器件的特殊的触发方式使其导通过程发生在器件的整个区域上,而不是像晶闸管一样只发生在门极附近。相比于晶闸管,这种触发方式使RBDT器件可以承受着更高电流上升率(di/dt)的脉冲电流。
图1示出了本发明实施例提供的方片半导体脉冲功率开关的制备方法实现流程,具体包括:
(1)将n型Si芯片清洗干净后,采用激光在所述Si芯片的周边位置进行单面开第一槽,所述第一槽的形状为方形;之所以在芯片周边位置采用激光进行开槽,其目的在于便于闭管扩铝;其中,第一槽的槽深350μm~1250μm,槽宽80μm~150μm。
(2)对开设有第一槽的Si芯片进行掺杂处理并形成pnpn结构;
(3)在pnpn结构的阳极四周内边缘刻蚀第二槽;
(4)在pnpn结构的阳极四周外边缘刻蚀第三槽;且所述第三槽的宽度大于所述第二槽的宽度,所述第三槽的深度大于所述第二槽的深度;
(5)对开槽后的Si芯片进行保护,其中包括有机保护和无机保护;
(6)根据需要将Si芯片切割成预设大小的方形后获得方片半导体脉冲功率开关。
其中,第二槽和第三槽的底端截面形状为圆弧状,能够改善终端电场分布,提高了RBDT的电压耐受能力。
本发明实施例中采用方片的形式能够使得阴极外侧的短路点在整个阴极的分布更加完整,并且阴极短路点的间距设置更加均匀、一致,能够使得整个阴极的PN结电压差更同步的达到击穿电压,从而整个芯片全面积均匀导通,使得di/dt能力得到提高。
在本发明实施例中,步骤(2)具体包括:
(21)在所述Si芯片上进行淡杂质扩散来增加表面和体内浓度,形成pnp结构;
(22)通过化学腐蚀对pnp结构的阳极进行减薄至预先设定的厚度;其中,预先设定的厚度可以为55μm~100μm。
(23)采用正离子杂质对pnp结构的p区进行扩散来实现表面浓度的增加,并形成pnpn结构;
(24)通过对所述Si芯片的表面进行第一次氧化,形成SiO2层掩蔽层;
(25)通过将光刻板的图形转移到Si芯片的阴极上,使pnpn结构的n+发射极处形成光刻胶保护膜;
(26)通过腐蚀去掉没有光刻胶保护处的SiO2层;并对pnpn结构的n+发射极处的光刻胶进行去除;
(27)对阴极n+发射区进行磷扩散,形成阴极侧的n+发射极;
(28)对阳极p+发射区进行浓硼扩散,形成阳极侧的p+发射极;
(29)对上述经过扩散后的Si芯片表面进行第二次氧化,形成SiO2层掩蔽层。
本发明实施例提供的半导体脉冲功率开关为两端子且四层pnpn结构的半导体开关,该开关的阴阳极侧都设有Al电极;开关的阴极侧n+发射极的掺杂浓度为(1×1017~1×1020)cm-3,结深为(5~16)μm,p基区掺杂浓度为(1×1014~1×1017)cm-3,深度为(75~100)μm,n基区掺杂浓度为1×1014cm-3,深度为(80~300)μm,阳极侧发射极p+掺杂浓度为(1×1014~1×1020)cm-3,深度为(55~100)μm,并且阴极侧存在成千上万个直径为270μm~280μm的短路点。
在本发明实施例中,步骤(5)具体包括:
(51)对开槽后的Si芯片进行玻璃钝化保护;
(52)通过LPCVD淀积LTO膜使得其在低温下形成二氧化硅保护膜。
其中,在步骤(5)之后且步骤(6)之前还包括:通过激光在Si芯片的阴极刻出阴极,在Si芯片的阳极刻出阳极引线孔。
本发明实施例提供的制备方法能够在对终端进行无机保护之后采用光刻的方法刻出光刻槽,再进行切割,而不用像圆片需要先进行切割之后,再人工的对每个芯片的终端进行保护;此外,方片形式可以不用进行人为的磨角,能够提高生产效率。并且采用玻璃钝化保护、LTO膜等无机保护,使得保护可靠性更高。
本发明还提供了一种基于上述制备方法获得的方片半导体脉冲功率开关,该方片半导体脉冲功率开关主要应用在冲击式起爆器雷管引信中的脉冲功率器件,通过增长N基区并减小N基区的浓度,同时在阳极开设深槽和浅槽,提高了RBDT的电压耐受能力。其次,增大RBDT芯片的面积,增大了整个芯片的通流能力。由于RBDT是靠着位移电流,在阴极PN结形成电压差,随后击穿从而使得整个芯片进入导通状态。采用方片的形式能够使得阴极外侧的短路点在整个阴极的分布更加完整,并且阴极短路点的间距设置更加均匀、一致,能够使得整个阴极的PN结电压差更同步的达到击穿电压,从而整个芯片全面积均匀导通,使得di/dt能力得到提高。采用以上方式,方片RBDT耐压能够达到1200V,当开通电压为1100V时,峰值电流能够达到3000A以上,di/dt能力大于10kA/μs,能够较好的满足应用场合需求。
为了更进一步的的说明本发明实施例提供的方片半导体脉冲功率开关及其制备方法,现参照说明书附图2~图5并结合具体实例详述如下:
本发明实施例提供的半导体脉冲功率开关的制备方法具体包括如下步骤:
(1)单晶(碱腐片):用清洗液对厚度为400μm~1300μm的n型Si片进行清洗5min~30min;
(2)激光开槽:采用激光在芯片周边位置进行单面开槽,槽为方形槽,槽深350μm~1250μm,槽宽80μm~150μm;
(3)闭管扩杂质(形成对通):在清洗后的n型Si片上进行淡杂质扩散(Al、B、Ga或者其他带正离子的杂质进行扩散),以增加表面和体内浓度,形成pnp结构;
(4)阳极减薄:进行化学腐蚀减薄阳极,直到阳极厚度为55μm~100μm;
(5)闭管扩杂质:再用正离子杂质(Al、B、Ga或者其他带正离子的杂质进行扩散)对p区进行扩散,增加表面浓度;
(6)一次氧化:在上述Si片表面氧化形成SiO2层掩蔽层;
(7)刻发射区:将光刻板的图形转移到Si片阴极上,使pnpn的n+发射极处形成光刻胶保护膜;
(8)腐蚀:去掉没有光刻胶保护处的SiO2层;
(9)去胶:除去pnpn的n+发射极处的光刻胶;
(10)磷预扩+主扩:形成阴极侧的n+发射极,浓度为1×1017cm-3~1×1020cm-3
(11)P+扩散:对阳极p+发射区进行浓硼扩散,浓度为1×1014cm-3~1×1020cm-3
(12)二次氧化:对上述Si片表面再次进行氧化形成SiO2层掩蔽层;
(13)刻第二槽并腐蚀:在阳极四周内边缘进行第二槽刻蚀,第二槽宽度为40μm~70μm,深度为20μm~30μm;改变终端电场分布,提供芯片的耐压;
(14)刻第三槽并腐蚀:在阳极四周外边缘进行第三槽刻蚀,第三槽宽度为70μm~110μm,深度为30μm~50μm;改变终端电场分布,提供芯片的耐压;
(15)玻璃钝化:对上述所开槽进行玻璃钝化保护;
(16)LTO膜:在低温下形成二氧化硅保护膜;
(17)刻引线孔:分别在芯片的阴极和阳极光刻引线孔;
(18)金属化+划片:在硅片的两面分别蒸上多层金属,再对Si片进行切割成8mm*8mm的小方块型;
(19)烧结:在690℃~700℃的真空烧结炉进行烧结;
(20)涂胶保护:对台面、终端进行涂胶保护;
(21)测试:对制作而成的芯片进行耐压等测试。
其中具体的参数选择可以为:选用电阻率44Ω·cm,厚度为600μm的N型Si单晶。
清洗Si片步骤具体为:用氢氧化铵(NH4OH)、双氧水(H2O2)和水(H2O)按1:2:5配置的清洗液,以及用盐酸(HCL)、双氧水(H2O2)和水(H2O)按1:2:8配置的清洗液,在65℃条件下清洗硅片各10分钟。
激光开槽步骤具体为:用激光在上述清洗后的Si片阴极周围进行开槽,槽宽80μm~150μm,槽深550μm~570μm。
闭管扩铝(形成对通)步骤具体为:将Si片与高纯铝源置于封闭的石英管,再将石英管置于扩散炉中,在1200℃~1250℃温度下扩散50分钟,形成pnp结构。
化学腐蚀减薄阳极步骤具体为:用氢氟酸(HF)、硝酸(HNO3)、醋酸(CH3COOH)按1:2:3配置成腐蚀液,对扩散后的Si进行单面减薄,温度为30℃左右,时间约为25分钟
闭管扩镓步骤具体为:将Si片与高纯镓源置于封闭的石英管,再将石英管置于扩散炉中,在1200℃~1250℃温度下扩散50分钟。
一次氧化形成SiO2层掩蔽层步骤具体为:在1180℃氧化硅片,通干氧(O2)1小时—湿氧(蒸气)4小时—干氧(O2)1小时。
光刻步骤具体为:将光刻板的图形转移到Si片阴极上,使pnpn的n+发射极处形成光刻胶保护膜。
金属化步骤具体为:在硅片的两面分别蒸上铬、镍、银多层金属,铬要求蒸发厚度为500~1000A0m,镍的蒸发厚度为4000~5000A0m,银蒸发的厚度为6000~6500A0m。
腐蚀并去除没有光刻胶保护处的SiO2层步骤具体为:用氢氟酸(HF)、氟化铵(NH4F)、水(H2O)按3:6:10配置的试剂对光刻后的硅片进行腐蚀,水浴温度65℃,时间3分钟。
去胶步骤具体为:用浓硫酸(H2SO4)去除Si片上晶闸管单元pnpn的n+发射极处残余光刻胶。
磷预扩+主扩步骤具体为:采用三氯氧磷(POCl3)液态源扩散,预扩温度1200℃,时间100分钟,源温0℃,磷主扩温度1260℃,时间100分钟。
P+扩散步骤具体为:采用固态氮化硼预扩温度1200℃,时间100分钟,主扩散温度1260℃,时间100分钟。
二次氧化并形成SiO2层掩蔽层步骤具体为:在1180℃氧化硅片,通干氧(O2)1小时—湿氧(蒸气)4小时—干氧(O2)1小时。
“刻第二槽+腐蚀”以及“刻第三槽+腐蚀”步骤具体为:用氢氟酸(HF)、硝酸(HNO3)、醋酸(CH3COOH)按1:3:1配置成腐蚀液,对上述Si片在预先设定位置进行第三槽腐蚀,温度为30℃左右,时间约为5分钟~8分钟,第三槽宽度为70μm~110μm,深度为30μm~50μm;用同样浓度配比的腐蚀液对预先设置好的第二槽位置进行腐蚀,温度为30℃左右,时间约为3分钟~5分钟,宽度为40μm~70μm,深度为20μm~30μm,第三槽与第二槽间距为60μm~160μm。
玻璃钝化保护步骤具体为:将铅铝硅酸盐玻璃涂覆于芯片表面及沟槽内,将其放置于200℃加热板上快速烘烤3分钟,再推入烧结炉内烧结10分钟,温度设置为500℃~900℃,随后降温形成钝化层。
LTO膜步骤具体为:采用LPCVD淀积LTO膜,温度为420℃,压强0.3Torr,SiH4流量150cc/min,O2流量40cc/min,淀积时间35min。
刻引线孔步骤具体为:分别在芯片的阴极和阳极采用激光刻出阴极和阳极的引线孔
划片步骤具体为:将Si片割成8mm×8mm的方片
烧结步骤具体为:对烧结炉抽真空,真空度达到10-1Pa以上,控制烧结温度在690℃,恒温时间5分钟;以15℃/min的速率使烧结炉降温,至400℃以下可使其在空气中自然降温。
涂胶保护步骤具体为:对台面、终端进行涂硅橡胶保护,室温固化3天。
测试步骤具体为:对上述芯片进行电路测试。
图2示出了RBDT的阴极结构,其中,激光开槽的目的是便于闭管扩铝。当施加正向高dv/dt的触发电压时,在RBDT内部形成位移电流,此位移电流会使得阴极的PN结之间形成电压差,进而击穿PN结使得n发射极向p基区注入电子,从而导通。
图3示出了RBDT的剖面结构,RBDT本身为pnpn四层结构,具体为:阳极p发射极7,n基区6,p基区5以及阴极n发射极4;采用激光在RBDT阴极开第一槽1,在阳极开第二槽2和第三槽3,且槽的底端截面形状可以为圆弧状,开槽的目的是使得RBDT器件具有更高的耐压。通过适当增加n基区的厚度,在阳极刻蚀了第二槽和第三槽,从而改善了阳极终端电场线分布,进而提升了耐压。
图4示出了RBDT的阳极结构,在阳极刻蚀了第二槽2和第三槽3,从而改善了阳极终端电场线分布,进而提升了耐压。
图5示出了RBDT测试波形,其中,具有正弦半波形状的为RBDT电流波形,另一波形为RBDT电压波形,可以看出当开通电压为1100V时,RBDT的通流能力可以达到3000A以上,电流上升率di/dt大于10kA/μs。因此,采用本发明实施例提供的制备方法获得发方片半导体脉冲功率开关可以提高耐压能力和电流上升率di/dt耐量。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种方片半导体脉冲功率开关的制备方法,其特征在于,包括下述步骤:
(1)将n型Si芯片清洗干净后,采用激光在所述Si芯片的周边位置进行单面开第一槽,所述第一槽的形状为方形;
(2)对开设有第一槽的Si芯片进行掺杂处理并形成pnpn结构;
(3)在pnpn结构的阳极四周内边缘刻蚀第二槽;
(4)在pnpn结构的阳极四周外边缘刻蚀第三槽;且所述第三槽的宽度大于所述第二槽的宽度,所述第三槽的深度大于所述第二槽的深度;
(5)对开槽后的Si芯片进行保护;
(6)根据需要将Si芯片切割成预设大小的方形后获得方片半导体脉冲功率开关。
2.如权利要求1所述的制备方法,其特征在于,所述第一槽的槽深350μm~1250μm,槽宽80μm~150μm。
3.如权利要求1或2所述的制备方法,其特征在于,步骤(2)具体包括:
(21)在所述Si芯片上进行淡杂质扩散来增加表面和体内浓度,形成pnp结构;
(22)通过化学腐蚀对pnp结构的阳极进行减薄至预先设定的厚度;
(23)采用正离子杂质对pnp结构的p区进行扩散来实现表面浓度的增加,并形成pnpn结构。
4.如权利要求3所述的制备方法,其特征在于,步骤(2)还包括:
(24)通过对所述Si芯片的表面进行第一次氧化,形成SiO2层掩蔽层;
(25)通过将光刻板的图形转移到Si芯片的阴极上,使pnpn结构的n+发射极处形成光刻胶保护膜;
(26)通过腐蚀去掉没有光刻胶保护处的SiO2层;并对pnpn结构的n+发射极处的光刻胶进行去除;
(27)对阴极n+发射区进行磷扩散,形成阴极侧的n+发射极;
(28)对阳极p+发射区进行浓硼扩散,形成阳极侧的p+发射极;
(29)对上述经过扩散后的Si芯片表面进行第二次氧化,形成SiO2层掩蔽层。
5.如权利要求3所述的制备方法,其特征在于,步骤(22)中预先设定的厚度为55μm~100μm。
6.如权利要求4所述的制备方法,其特征在于,阴极n+发射区的掺杂浓度为(1×1017~1×1020)cm-3,结深为(5~16)μm;阳极发射区p+掺杂浓度为(1×1014~1×1020)cm-3,深度为(55~100)μm。
7.如权利要求1-6任一项所述的制备方法,其特征在于,所述第二槽宽度为40μm~70μm,深度为20μm~30μm;所述第三槽宽度为70μm~110μm,深度为30μm~50μm。
8.如权利要求1-7任一项所述的制备方法,其特征在于,步骤(5)具体包括:
(51)对开槽后的Si芯片进行玻璃钝化保护;
(52)通过LPCVD淀积LTO膜使得其在低温下形成二氧化硅保护膜。
9.如权利要求1-8任一项所述的制备方法,其特征在于,在步骤(5)之后且步骤(6)之前还包括:通过激光在Si芯片的阴极刻出阴极,在Si芯片的阳极刻出阳极引线孔。
10.一种基于权利要求1-9任一项所述的制备方法获得的方片半导体脉冲功率开关。
CN202111191368.7A 2021-10-13 2021-10-13 一种方片半导体脉冲功率开关及其制备方法 Active CN114005743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111191368.7A CN114005743B (zh) 2021-10-13 2021-10-13 一种方片半导体脉冲功率开关及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111191368.7A CN114005743B (zh) 2021-10-13 2021-10-13 一种方片半导体脉冲功率开关及其制备方法

Publications (2)

Publication Number Publication Date
CN114005743A true CN114005743A (zh) 2022-02-01
CN114005743B CN114005743B (zh) 2022-08-30

Family

ID=79922728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111191368.7A Active CN114005743B (zh) 2021-10-13 2021-10-13 一种方片半导体脉冲功率开关及其制备方法

Country Status (1)

Country Link
CN (1) CN114005743B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076555A (en) * 1976-05-17 1978-02-28 Westinghouse Electric Corporation Irradiation for rapid turn-off reverse blocking diode thyristor
CN1409405A (zh) * 2001-09-18 2003-04-09 吴平靖 半导体放电管半导体芯片
CN101013699A (zh) * 2007-02-09 2007-08-08 华中科技大学 一种半导体脉冲功率开关及其制备方法
US20080146034A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. Method for recess etching
CN101582380A (zh) * 2008-05-13 2009-11-18 杨景仁 高压晶闸管及其生产工艺
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法
CN101931002A (zh) * 2009-06-24 2010-12-29 湖北台基半导体股份有限公司 反向阻断二极晶闸管
CN102496619A (zh) * 2011-12-26 2012-06-13 天津环联电子科技有限公司 一种发光二极管的保护器件芯片及生产工艺
CN102856352A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 绝缘栅双极晶体管终端及其制作方法
CN103151263A (zh) * 2013-03-11 2013-06-12 浙江正邦电力电子有限公司 一种晶闸管芯片制备方法
CN103367140A (zh) * 2013-07-08 2013-10-23 华中科技大学 一种基于碳化硅的脉冲功率半导体开关及其制造方法
CN103579323A (zh) * 2013-11-14 2014-02-12 电子科技大学 一种宽元胞绝缘栅双极型晶体管
CN104409491A (zh) * 2013-08-26 2015-03-11 湖北台基半导体股份有限公司 高压快开通晶闸管及其制造方法
CN105097908A (zh) * 2014-05-20 2015-11-25 湖北台基半导体股份有限公司 一种超高速脉冲晶闸管及其制造方法
CN105529370A (zh) * 2015-11-30 2016-04-27 电子科技大学 一种mos触发负阻二极管及其制造方法
CN110444596A (zh) * 2019-07-26 2019-11-12 浙江里阳半导体有限公司 一种可控硅芯片及其制造方法
CN112071898A (zh) * 2020-09-03 2020-12-11 华中科技大学 一种快速离化器件及其制备方法
CN112242446A (zh) * 2020-09-22 2021-01-19 上海格瑞宝电子有限公司 一种mosfet终端结构及其制备方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076555A (en) * 1976-05-17 1978-02-28 Westinghouse Electric Corporation Irradiation for rapid turn-off reverse blocking diode thyristor
CN1409405A (zh) * 2001-09-18 2003-04-09 吴平靖 半导体放电管半导体芯片
US20080146034A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. Method for recess etching
CN101013699A (zh) * 2007-02-09 2007-08-08 华中科技大学 一种半导体脉冲功率开关及其制备方法
CN101582380A (zh) * 2008-05-13 2009-11-18 杨景仁 高压晶闸管及其生产工艺
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法
CN101931002A (zh) * 2009-06-24 2010-12-29 湖北台基半导体股份有限公司 反向阻断二极晶闸管
CN102856352A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 绝缘栅双极晶体管终端及其制作方法
CN102496619A (zh) * 2011-12-26 2012-06-13 天津环联电子科技有限公司 一种发光二极管的保护器件芯片及生产工艺
CN103151263A (zh) * 2013-03-11 2013-06-12 浙江正邦电力电子有限公司 一种晶闸管芯片制备方法
CN103367140A (zh) * 2013-07-08 2013-10-23 华中科技大学 一种基于碳化硅的脉冲功率半导体开关及其制造方法
CN104409491A (zh) * 2013-08-26 2015-03-11 湖北台基半导体股份有限公司 高压快开通晶闸管及其制造方法
CN103579323A (zh) * 2013-11-14 2014-02-12 电子科技大学 一种宽元胞绝缘栅双极型晶体管
CN105097908A (zh) * 2014-05-20 2015-11-25 湖北台基半导体股份有限公司 一种超高速脉冲晶闸管及其制造方法
CN105529370A (zh) * 2015-11-30 2016-04-27 电子科技大学 一种mos触发负阻二极管及其制造方法
CN110444596A (zh) * 2019-07-26 2019-11-12 浙江里阳半导体有限公司 一种可控硅芯片及其制造方法
CN112071898A (zh) * 2020-09-03 2020-12-11 华中科技大学 一种快速离化器件及其制备方法
CN112242446A (zh) * 2020-09-22 2021-01-19 上海格瑞宝电子有限公司 一种mosfet终端结构及其制备方法

Also Published As

Publication number Publication date
CN114005743B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
CN106298512B (zh) 一种快恢复二极管及其制备方法
CN103344151B (zh) 用于爆炸箔起爆器的肖特基结平面爆炸开关及其制备方法
CN105405896A (zh) 一种玻璃钝化高压双向触发二极管及制备工艺
CN106062975A (zh) 太阳能电池的制造方法以及太阳能电池
CN105185831A (zh) 一种沟道自对准的碳化硅mosfet结构及其制造方法
JP6657176B2 (ja) シリコン薄膜太陽電池のためのバックコンタクトシステムの製造方法
CN102496619B (zh) 一种发光二极管的保护器件芯片及生产工艺
CN114005743B (zh) 一种方片半导体脉冲功率开关及其制备方法
CN112071898B (zh) 一种快速离化器件及其制备方法
CN105070663A (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN103258914A (zh) Mwt太阳能电池及其制备方法
CN110828313A (zh) 一种可控硅器件及其制备方法
Butschen et al. Development of a Dual GCT
TWI467783B (zh) A solar cell manufacturing method and solar cell with curved embedded electrode wire
CN215815877U (zh) 高维持高失效双向可控硅静电防护器件
CN115881789A (zh) 台阶状阴极发射极反向阻断双端固态闸流管及制备方法
CN210535671U (zh) 一种可控硅器件
CN109935584B (zh) 可调制触发电压的esd保护装置及其制备方法
CN116230757A (zh) 一种肖特基短路点反向阻断双端固态闸流管及其制备方法
CN107369723A (zh) 一种降低导通电阻的光导开关及其制备方法
CN113097299A (zh) 一种单向可控硅芯片及其制造方法
CN111640670B (zh) 一种小电容导向整流管的制造方法
CN205845962U (zh) 一种玻璃钝化高压双向触发二极管
CN114361287B (zh) 一种用于高温环境的硅基光触发多门极半导体开关芯片
Yan et al. Design and fabrication for high-voltage silicon carbide drift step recovery diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant