CN102856352A - 绝缘栅双极晶体管终端及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种绝缘栅双极晶体管终端及其制作方法。该所述终端保护结构包括：漂移区；位于漂移区内的终端保护结构；其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。本发明所提供的绝缘栅双极晶体管终端，在主结与截止环之间设置有分压沟槽，所述分压沟槽截断主结曲面的结弯曲，消除电场集中，提高击穿电压。同时由于分压沟槽以沟槽的形式存在于漂移区内，因此，这种结构相比场限环结构来说，可大大减小终端保护结构的面积，进而可减小芯片的总面积，降低芯片的制造成本。

Description

绝缘栅双极晶体管终端及其制作方法

技术领域

本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种绝缘栅双极晶体管终端及其制作方法。

背景技术

绝缘栅双极晶体管(Insulate Gate Bipolar Transistor，IGBT)，是新型的大功率器件，它集场效应晶体管(MOSFET)栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点，在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。

IGBT具有高电压特性的一个重要前提条件是需要具有优良的终端保护结构。现有的终端保护结构包括：场板结构、场限环(FLR)结构、场限环结合场板结构、结终端延伸(JTE)结构和横向变掺杂(VLD)结构。目前广泛用于中高压(2500V及其以上)IGBT终端保护结构的主要是场限环(FLR)和结终端延伸(JTE)结构。

传统的场限环(FLR)结构如图1所示，由图可知，该IGBT的终端保护结构包括：内圈的分压保护区101和外圈的截止保护环102。当偏压加在集电极103上时，随着所加偏压的增大，耗尽层沿着主结104向第一场限环105(或第二场限环106)的方向向外延伸。主结104和第一场限环105之间的距离可以这样设置：在主结104雪崩击穿之前，第一场限环105穿通，这样就减小了主结104附近的最大电场，偏压的继续增加由第一场限环105承担，直到耗尽层穿通了第二场限环106。

但是，在由场限环作为终端保护结构的IGBT器件中，场限环面积占芯片总面积的比例较大，从而使得芯片总面积较大，增加了芯片的制造成本。

发明内容

有鉴于此，本发明提供一种绝缘栅双极晶体管终端及其制作方法，该终端保护结构在保证击穿电压和可靠性的同时，占芯片总面积的比例较小，从而可减小芯片的面积，降低芯片的制造成本。

为实现上述目的，本发明提供如下技术方案：

一种绝缘栅双极晶体管终端，该绝缘栅双极晶体管终端包括：

漂移区；

位于漂移区内的终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

优选的，上述终端还包括：位于所述漂移区上、覆盖分压沟槽的场板。

优选的，所述场板为半绝缘多晶硅层。

优选的，所述场板包括：下层的氧化硅层；上层的金属层或半绝缘多晶硅层。

优选的，所述分压沟槽内包括：

通过离子注入工艺在分压沟槽的底部及侧壁形成的轻掺杂区；

位于所述轻掺杂区上、沟槽内部的绝缘层。

优选的，在绝缘栅双极晶体管终端中，与主结相邻的分压沟槽的深度大于所述主结的深度。

优选的，所述分压沟槽的数量为多个，且沿着主结指向截止环的方向所述多个分压沟槽的深度逐渐变浅、宽度逐渐变窄。

本发明还提供了一种绝缘栅双极晶体管终端制作方法，该方法包括：

采用轻掺杂的硅衬底作为漂移区；

在所述漂移区内形成终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

优选的，上述方法还包括：

在所述漂移区上形成覆盖分压沟槽的场板。

优选的，在所述漂移区内形成分压沟槽采用干法刻蚀工艺。

从上述技术方案可以看出，本发明所提供的绝缘栅双极晶体管终端包括：漂移区；位于漂移区内的终端保护结构；其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。本发明所提供的绝缘栅双极晶体管终端，在主结与截止环之间设置有分压沟槽，所述分压沟槽截断主结曲面的结弯曲，消除电场集中，提高击穿电压。同时由于分压沟槽以沟槽的形式存在于漂移区内，因此，这种结构相比场限环结构来说，可大大减小终端保护结构的面积，进而可减小芯片的总面积，降低芯片的制造成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种场限环结构的示意图；

图2为本发明实施例所提供的一种绝缘栅双极晶体管终端的结构示意图；

图3为现有技术中的一种结终端延伸结构的示意图；

图4为本发明实施例所提供的另一种绝缘栅双极晶体管终端的结构示意图；

图5为本发明实施例所提供的一种绝缘栅双极晶体管终端制作方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参考图2，图2为本发明实施例所提供的一种绝缘栅双极晶体管终端的结构示意图，该绝缘栅双极晶体管终端包括：漂移区302；位于漂移区302正面内的终端保护结构309；位于漂移区302背面内的集电极区303。所述漂移区302是轻掺杂的第一导电类型的半导体，所述集电极区303是重掺杂的第二导电类型的半导体。本实施例中所述第一导电类型的半导体与第二导电类型的半导体的掺杂类型相反。

所述终端保护结构309包括：内圈的分压保护区305和外圈的截止环306；其中，所述内圈的分压保护区305包括：主结307和分压沟槽310，所述分压沟槽310位于主结307朝向截止环306方向的一侧；所述主结307为重掺杂的第二导电类型的半导体，所述截止环306为重掺杂的第一导电类型的半导体。

所述分压沟槽310的数量可以为一个，也可以为多个；当分压沟槽310的数量为多个时，通过设置可以使得沿着主结307指向截止环306方向的所述多个分压沟槽的深度逐渐变浅、宽度逐渐变窄，图2中示出了三个分压沟槽310，且这三个分压沟槽310自左向右深度和宽度均依次减小。

对于与主结307相邻的分压沟槽310，应保证其深度大于所述主结307的深度，这样，与主结307相邻的分压沟槽310可截断主结307曲面的结弯曲，从而可消除电场集中，提高击穿电压。

本发明实施例中所述分压沟槽310可通过干法刻蚀工艺来形成，分压沟槽310形成后，首先通过离子注入工艺在分压沟槽310的底部及侧壁形成轻掺杂区304，所述轻掺杂区304为第二导电类型的半导体，且所述轻掺杂区304的厚度较薄，约为2μm，轻掺杂区304的形状犹如一个纵向的结终端延伸(JTE)结构；之后在所述分压沟槽310内的轻掺杂区304上形成绝缘层308，该绝缘层308填充满整个分压沟槽310，所述绝缘层308可以为二氧化硅或低介电常数绝缘介质。通过在分压沟槽310内形成轻掺杂区304及绝缘层308，使得该分压沟槽310比硅材料能承受更大的峰值电场，从而可以大大提高器件的击穿电压。

本发明所提供的绝缘栅双极晶体管(IGBT)，其可以承受2500V及其以上的电压，因此，也可称此器件为中高压IGBT。

本发明所提供的中高压IGBT终端，由于采用了分压沟槽来代替传统的场限环(FLR)结构，而所述分压沟槽是以在漂移区内形成沟槽为前提条件的，因此，分压沟槽结构比场限环(FLR)结构在器件横向上所占面积要小，从而可减小中高压IGBT的终端保护结构的面积，减小终端保护结构占芯片总面积的比重，因此，芯片的面积得以减小，芯片的制造成本得以降低。而且，通过在分压沟槽内形成轻掺杂区及绝缘层，可使得该中高压IGBT具有较高的击穿电压。

实施例二

背景技术中对IGBT终端保护结构为场限环(FLR)的结构进行了详细描述，所述场限环结构除了具有占芯片总面积的比重较大的缺点外，其还极易受界面不稳定性和氧化层(图1中场限环上的部分)界面电荷的影响，进而影响器件的击穿电压及高压下的可靠性。

而且，除了所述场限环结构易受表面电荷的影响外，结终端延伸(JTE)结构也有此缺点。参考图3，图3为传统的IGBT器件中结终端延伸(JTE)结构的示意图，图中示出了重掺杂的主结201，以及位于所述主结201附近通过离子注入或扩散工艺而形成的轻掺杂的分压区202。当IGBT器件耐压工作时全部耗尽，耗尽层沿着结终端延伸结构表面向外扩展，大大提高了击穿电压。但是，JTE结构仍然存在容易受表面电荷影响的缺点，因此，所述JTE结构也会影响IGBT器件的击穿电压和可靠性。

基于此，本实施例提供一种绝缘栅双极晶体管终端，以解决传统的FLR和JTE结构易受表面电荷影响的问题，从而提高IGBT器件的击穿电压和可靠性。

参考图4，图4为本发明实施例所提供的另一种绝缘栅双极晶体管终端的结构示意图，该绝缘栅双极晶体管终端在实施例一中所述结构(参见图2)的基础上，还包括：位于所述漂移区302上、覆盖分压沟槽310的场板301。所述场板301的长度应满足能够覆盖所有的分压沟槽310，对于其是否覆盖截止环306，并无特别限制。

所述场板可以为单级场板，也可以为多级场板。本实施例中所述场板301为单级场板，其可以包括半绝缘多晶硅层(SIPOS)；或者下层的氧化硅层，上层的金属层或半绝缘多晶硅层。所述半绝缘多晶硅层是采用低压增强型化学气相沉积(PECVD)方法通过掺氧或掺氮而制成的，其厚度可以控制在1μm～2μm之间。

由于SIPOS具有高阻性，SIPOS场板可以屏蔽界面电荷，改善表面电场，同时起到钝化作用，在保证IGBT器件高击穿电压的同时，提高了器件的可靠性。

当所述场板为多级场板时，其可以包括：下层的多晶硅层；上层的金属层；中间用于隔离多晶硅层与金属层的绝缘层；而且，所述多晶硅层与器件终端保护结构表面也应该以绝缘层来隔开；各氧化层的厚度以及多晶硅层和金属层的长度都需要根据制造工艺优化以达到高击穿电压和高可靠性的要求。多级场板结构可以改善器件表面电场集中的现象。

本发明实施例所提供的IGBT终端，由于设置有场板，所述场板可以屏蔽终端保护结构表面的电荷，进而改善表面电场，同时起到钝化作用，因此，在保证IGBT器件高击穿电压的同时，提高了器件的可靠性。故，相比传统的场限环结构或结终端延伸结构来说，本发明所提供的IGBT终端，不易受界面电荷的影响，因此能够在保证IGBT器件高击穿电压的同时，提高器件的可靠性。

实施例三

上面详细描述了本发明所提供的绝缘栅双极晶体管终端，下面具体介绍该终端的制作方法。

参考图5，图5为本发明实施例所提供的一种绝缘栅双极晶体管终端制作方法的流程示意图，该方法具体包括如下几个步骤：

步骤S1：采用轻掺杂的硅衬底作为漂移区。

利用现有的轻掺杂的硅衬底作为制作该IGBT终端的漂移区，以后的工艺步骤均是在该硅衬底内或硅衬底上来实现。

步骤S2：在所述漂移区内形成终端保护结构；其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

该步骤由可包括如下几个步骤：

步骤S21：在所述漂移区内形成主结。

通过离子注入工艺在漂移区正面内形成重掺杂的主结，所述主结的导电类型与漂移区的导电类型相反。所述主结位于该终端保护结构的内部区域。

步骤S22：在所述漂移区内形成截止环。

通过离子注入工艺在漂移区正面内形成重掺杂的截止环，所述截止环的导电类型与漂移区的导电类型相同。所述截止环位于该终端保护结构的外围区域。

步骤S23：在所述漂移区内主结与截止环之间形成分压沟槽。

首先通过干法刻蚀工艺在漂移区内主结与截止环之间刻蚀出沟槽，所形成的沟槽的个数可以为一个或多个，且对于多个沟槽的情况，应控制所述多个沟槽的宽度及深度沿主结向截止环的方向呈逐渐减小梯度。而且，对于与主结相邻的沟槽，应通过控制刻蚀时间使得沟槽的深度大于所述主结的深度，这样，该沟槽就能截断主结曲面的结弯曲，从而可消除电场集中，提高击穿电压。

之后通过离子注入工艺在沟槽底部及侧壁形成很薄的轻掺杂区，所述轻掺杂区的导电类型与漂移区的导电类型相反，且所述轻掺杂区的厚度约为2μm，轻掺杂区如同一个纵向的结终端延伸(JTE)结构。

最后通过化学气相沉积工艺在沟槽内的轻掺杂区上形成绝缘层，所述绝缘层填充满整个沟槽，所述绝缘层可以为二氧化硅或低介电常数绝缘介质等。最终形成的沟槽结构比硅衬底能承受更大的峰值电场，从而可以大大提高器件的击穿电压，故该沟槽结构也称为分压沟槽。

步骤S3：在所述漂移区上形成覆盖分压沟槽的场板。

本步骤中所形成的覆盖分压沟槽的场板可以为单级场板或多级场板。单级场板可以为半绝缘多晶硅层，具体工艺可以为：采用低压增强型化学气相沉积(PECVD)方法通过掺氧或掺氮而制成的，其厚度可以控制在1μm～2μm之间。单级场板也可以包括：下层的氧化硅层；上层的金属层或半绝缘多晶硅层。多级场板可以包括：由下至上依次形成的第一绝缘层、多晶硅层、第二绝缘层和金属层。

步骤S4：在所述漂移区背面内形成集电极区。

通过离子注入工艺在所述漂移区背面内形成重掺杂的集电极区，所述集电极区的导电类型与漂移区的导电类型相反。所述漂移区背面是相对漂移区正面而言，所述终端保护结构形成于漂移区正面。

本发明所提供的绝缘栅双极晶体管终端制作方法，通过干法刻蚀工艺在漂移区内形成沟槽，并在沟槽内形成轻掺杂区及绝缘层，这种分压沟槽结构相对场限环结构来说，可减小IGBT的终端保护结构的面积，减小终端保护结构占芯片总面积的比重，因此，可使芯片的面积减小，进而降低生产成本。

而且，该方法中在形成终端保护结构后，在所述终端保护结构表面上形成了场板，所述场板的形成可减小终端保护结构受界面电荷的影响，因此能够在保证IGBT器件高击穿电压的同时，提高器件的可靠性。

再有，传统的具有场限环(FLR)结构的IGBT，其击穿电压的大小与场限环的间距、结深、宽度及个数等都有很大的关系，因此，其在制作过程中所需考虑的因素较多，从而使得制作过程复杂。而本发明所提供的IGBT终端制作方法，无需考虑太多因素，制作过程相对简单。

本发明实施例中对绝缘栅双极晶体管终端及其制作方法的描述各有侧重点，各实施例之间相关、相似之处可相互参考。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种绝缘栅双极晶体管终端，其特征在于，包括：

漂移区；

位于漂移区内的终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

2.根据权利要求1所述的绝缘栅双极晶体管终端，其特征在于，还包括：

位于所述漂移区上、覆盖分压沟槽的场板。

3.根据权利要求2所述的绝缘栅双极晶体管终端，其特征在于，所述场板为半绝缘多晶硅层。

4.根据权利要求2所述的绝缘栅双极晶体管终端，其特征在于，所述场板包括：

下层的氧化硅层；

上层的金属层或半绝缘多晶硅层。

5.根据权利要求1所述的绝缘栅双极晶体管终端，其特征在于，所述分压沟槽内包括：

通过离子注入工艺在分压沟槽的底部及侧壁形成的轻掺杂区；

位于所述轻掺杂区上、沟槽内部的绝缘层。

6.根据权利要求1所述的绝缘栅双极晶体管终端，其特征在于，与主结相邻的分压沟槽的深度大于所述主结的深度。

7.根据权利要求1所述的绝缘栅双极晶体管终端，其特征在于，所述分压沟槽的数量为多个，且沿着主结指向截止环的方向所述多个分压沟槽的深度逐渐变浅、宽度逐渐变窄。

8.一种绝缘栅双极晶体管终端制作方法，其特征在于，包括：

采用轻掺杂的硅衬底作为漂移区；

在所述漂移区内形成终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

9.根据权利要求8所述的方法，其特征在于，还包括：

在所述漂移区上形成覆盖分压沟槽的场板。

10.根据权利要求8所述的方法，其特征在于，在所述漂移区内形成分压沟槽采用干法刻蚀工艺。

Images