CN109935584B - 可调制触发电压的esd保护装置及其制备方法 - Google Patents
可调制触发电压的esd保护装置及其制备方法 Download PDFInfo
- Publication number
- CN109935584B CN109935584B CN201910260093.4A CN201910260093A CN109935584B CN 109935584 B CN109935584 B CN 109935584B CN 201910260093 A CN201910260093 A CN 201910260093A CN 109935584 B CN109935584 B CN 109935584B
- Authority
- CN
- China
- Prior art keywords
- well region
- semiconductor substrate
- trigger
- region
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000003071 parasitic effect Effects 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 55
- 238000002955 isolation Methods 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000005641 tunneling Effects 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000009377 nuclear transmutation Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种可调制触发电压的ESD保护装置及其制备方法，在装置内形成一个或者多个隧穿二极管。在寄生结构上以齐纳二极管替代雪崩二极管，在击穿原理上以隧穿击穿替代雪崩击穿，从而改变寄生SCR的电学击穿点，有效地降低触发电压，并根据结构的变化对触发电压进行调制。同时，公开了一种可调制触发电压的ESD保护装置制备方法，用以制备该可调制触发电压的ESD保护装置。调制触发电压形成的可调制触发电压的ESD保护装置，能够满足FinFET工艺下ESD保护窗口要求，确保触发电压低于被保护单元的损伤电压。
Description
技术领域
本发明涉及静电可靠性领域，特别涉及可调制触发电压的ESD保护装置及其制备方法。
背景技术
随着大规模、超大规模集成电路的广泛应用和不断进步，电子器件非常容易由于静电放电(ElectroStatic Discharge，ESD)造成损坏或早期失效。FinFET是45nm以下制程出现的、在14nm以下制程被普遍采用的一种新式的三维半导体结构。这种三维结构有效地克服了随着平面MOSFET的尺寸日益下降所带来的越来越显著的短沟道效应，通过三个侧面控制沟道，大大提高了对沟道的控制能力，减小了泄漏电流。然而每一次工艺的进步、器件尺寸的进一步缩小对于静电防护老说都是不小的挑战。相比于平面型MOSFET，FinFET一开始就在静电防护方面现实了不友好的一面。一方面，由于电流流经沟道的硅材料体积的区域非常的小，若干个沟道之中一个或者几个发生热击穿烧毁的概率非常大，整体的静电防护性能迅速下降。另一方面，制程的不断推进造成了ESD设计窗口的进一步缩小。
寄生的SCR作为ESD保护单元时，具有单位泄放电流密度高、集成度高、面积小、寄生单位电容小的优点。但是，其触发电压非常大，往往超过了被保护单元的损伤电压。特别是在FinFET先进制程中，应用寄生的SCR作为ESD保护单元时，其触发电压必须足够低以符合ESD设计窗口的要求。
发明内容
针对现有技术中存在的上述问题，本发明提出了一种可调制触发电压的ESD保护装置及其制备方法，公开了一种应用在FinFET工艺中的触发电压可调制的ESD保护装置，及其相应的制备方法。
本发明提供一种可调制触发电压的ESD保护装置，包括：
触发调制；
半导体衬底；
位于半导体衬底内的阱区；
鳍片之间的隔离结构；
与阱区掺杂类型相反的鳍片区域；
与阱区掺杂类型相同的鳍片区域；
与衬底掺杂类型相反的鳍片区域；
与衬底掺杂类型相同的鳍片区域；
与阱区掺杂类型相反的鳍片区域、与阱区掺杂类型相同的鳍片区域、与衬底掺杂类型相反的鳍片区域、与衬底掺杂类型相同的鳍片区域组成鳍片；
半导体衬底、位于半导体衬底内的阱区、与阱区掺杂类型相反的鳍片区域、与阱区掺杂类型相同的鳍片区域、与衬底掺杂类型相反的鳍片区域、与衬底掺杂类型相同的鳍片区域一起构成了SCR结构，起泄放ESD电荷的作用；与阱区掺杂类型相同的鳍片区域、位于半导体衬底内的阱区、触发调制、半导体衬底、与衬底掺杂类型相同的鳍片区域形成了寄生二极管结构，通过调节触发调制的结构和形态调节触发电压。
结构形态上，本发明公开的半导体纳米制程具有可调制触发电压的ESD保护装置的结构包含明显的触发调制。触发调制的类型与半导体衬底的类型相同，与位于半导体衬底内的阱区的类型相反。触发调制的掺杂浓度高于半导体衬底，可以但不限于由埋层注入、扩散、中子嬗变方法形成。触发调制的位置处于半导体衬底之内，部分或者完全的伸入位于半导体衬底内的阱区，或者与半导体衬底内的阱区保持一定的距离。鳍片之间的隔离结构为且不限为沟槽隔离工艺所形成的氧化物。
半导体衬底内存在但不限定唯一的半导体衬底内的阱区，可以形成与半导体衬底内的阱区类型相反的阱区达到相同的结构形态。
材料上，本发明公开的半导体纳米制程具有可调制触发电压的ESD保护装置中半导体衬底和鳍片为且不限为硅基、锗基和化合物衬底，电流通路的材料为且不限为硅、锗以及化合物。鳍片之间的隔离结构为且不限为氧化硅、氧化锗以及化合物隔离物。
功能上，触发调制达到调制触发电压的目的。在寄生结构上以齐纳二极管替代雪崩二极管，在击穿原理上以隧穿击穿替代雪崩击穿，通过不同形态和结构，得到不同的击穿电压，从而改变寄生SCR的电学击穿点。
应用上，ESD电流通路的两端，一端接在与阱区掺杂类型相反的鳍片区域和与阱区掺杂类型相同的鳍片区域组成的鳍片上，形成ESD防护装置的阳极；另一端接在与衬底掺杂类型相反的鳍片区域和与衬底掺杂类型相同的鳍片区域组成的鳍片上，形成ESD防护装置的阴极。半导体衬底背面，即与鳍片之间的隔离结构相反的一面，可以浮接亦可以与阴极接同一电位。
本发明还提供一种可调制触发电压的ESD保护装置的制备方法，包括：
1)以硅基、锗基或者化合物衬底的半导体衬底为基地实施该发明装置的制备，半导体衬底可以为中、低掺杂浓度的晶圆片，也可以为晶圆片上经过外延工艺形成的外延层。
2)在形成的半导体衬底中利用但不限于注入、扩散等手段形成至少一个位于半导体衬底内的阱区。除了位于半导体衬底内的阱区，可以在形成与阱区类型相反的另一个阱区。
3)阱区形成之后，此时可以选择进行触发调制①。利用深埋层注入、表面注入、或者衬底扩散的方式形成触发调制。
4)在完成触发调制①之后，利用ICP等方法刻蚀形成鳍片。
5)鳍片成型之后，此时可以选择进行触发调制②。利用深埋层注入、表面注入、或者衬底扩散的方式形成触发调制。
6)在完成触发调制②之后，利用沟槽隔离等方法形成鳍片之间的隔离结构。
7)隔离区生成之后，进行掺杂注入，完成鳍片引出。
触发调制①和触发调制②不需要全部进行，选择其中之一或者全部，达到形成触发调制的目的。
本发明实现了ESD保护装置的触发电压可调制，从而可将触发电压调制为足够低，以符合ESD设计窗口的要求。
附图说明
图1是本发明实施例提供的可调制触发电压的ESD保护装置结构示意图；
图2是本发明实施例提供的可调制触发电压的ESD保护装置图1的等效电路示意图；
图3是本发明实施例提供的可调制触发电压的ESD保护装置结构示意图；
图4是本发明实施例提供的可调制触发电压的ESD保护装置图3的等效电路示意图；
图5是本发明实施例提供的可调制触发电压的ESD保护装置制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
在图1中(a)中，P型鳍片区域(105)、N型阱区(103)、P型半导体衬底(102)、N型鳍片区域(107)形成PNPN的寄生SCR结构，起到泄放静电正电荷的作用。N型阱区(103)、触发调制(101)形成N/P+隧穿二极管结构。该隧穿二极管的击穿电压决定于N型阱区(103)掺杂浓度、触发调制(101)掺杂浓度。该隧穿二极管一旦击穿，大量电荷经N型鳍片区域(106)流过N型阱区(103)、P型半导体衬底(102)、P型鳍片区域(108)，开启寄生SCR达到提前触发的目的。其等效电路如图2可调制触发电压的ESD保护装置的等效电路示意图所示。
在图1中(b)和(c)中，P型鳍片区域(105)、N型阱区(103)、P型半导体衬底(102)、N型鳍片区域(107)形成PNPN的寄生SCR结构，起到泄放静电正电荷的作用。N型阱区(103)、P型半导体衬底(102)、触发调制(101)形成N/P/P+隧穿二极管结构。该隧穿二极管的击穿电压决定于N型阱区(103)掺杂浓度、触发调制(101)掺杂浓度、触发调制(101)的位置。触发调制(101)的位置为但不限于触发调制(101)纵向方向与N型阱区(103)的距离，或者触发调制(101)横向方向与N型阱区(103)的距离。该隧穿二极管一旦击穿，大量电荷经N型鳍片区域(106)流过N型阱区(103)、P型半导体衬底(102)、触发调制(101)、P型半导体衬底(102)、P型鳍片区域(108)，开启寄生SCR达到提前触发的目的。其等效电路如图2可调制触发电压的ESD保护装置的等效电路示意图所示。
在图1中(d)中，P型鳍片区域(105)、N型阱区(103)、P型半导体衬底(102)、N型鳍片区域(107)形成PNPN的寄生SCR结构，起到泄放静电正电荷的作用。N型阱区(103)、触发调制(101)形成N/P+隧穿二极管结构。该隧穿二极管的击穿电压决定于N型阱区(103)掺杂浓度、触发调制(101)掺杂浓度、触发调制(101)的位置。触发调制(101)的位置为但不限于触发调制(101)横向方向上，与P型鳍片区域(105)与N型鳍片区域(106)所在鳍片的距离。该隧穿二极管一旦击穿，大量电荷经N型鳍片区域(106)流过N型阱区(103)、触发调制(101)、P型半导体衬底(102)、P型鳍片区域(108)，开启寄生SCR达到提前触发的目的。其等效电路如图2可调制触发电压的ESD保护装置的等效电路示意图所示。
需要强调的是，借鉴本发明公开细节，利用相反类型用来泄放静电负电荷的方法，亦在本发明的保护范围之内。
在图3中，为了达到泄放正负电荷的效果，形成了具有正负静电保护能力可调制触发电压的ESD保护装置。如图3所示，P型鳍片区域(105)、P型阱区(109)、N型阱区(103)、P型阱区(109)、N型鳍片区域(107)形成PNPN的寄生SCR结构，起到泄放静电正电荷的作用。同时，N型鳍片区域(106)、P型阱区(109)、N型阱区(103)、P型阱区(109)、P型鳍片区域(108)形成NPNP的寄生SCR结构，起到泄放静电负电荷的作用。
P型阱区(109)、触发调制(101)、N型阱区(103)形成隧穿二极管结构。该结构内供形成两个寄生的隧穿二极管，达到提前触发静电防护装置的目的。其等效电路如图2可调制触发电压的ESD保护装置的等效电路示意图4所示。
本发明公开一种可调制触发电压的ESD保护装置制备方法实施例，主要流程如图5所示，包括，
以硅基衬底(102)为基地、硅基衬底(102)掺杂浓度在1e15到1e18之间，掺杂类型为P型。
多次分层注入并退火，形成N型阱区(103)或者P型阱区(109)，阱区浓度在1e15到1e18之间。
阱区形成之后进行触发调制①，利用深埋层注入形成图1中(a)(b)(c)和图3的实施例所示的触发调制(101)，或者利用表面注入形成图1中(d)的实施例所示的触发调制(101)。触发调制(101)的浓度高于N型阱区(103)和P型阱区(109)的浓度。
在完成触发调制①之后，利用ICP方法刻蚀形成鳍片，并利用沟槽隔离等方法形成鳍片之间的隔离结构(104)。
隔离区生成之后，根据实施例对鳍片进行掺杂注入，形成P型鳍片区域(105)、N型鳍片区域(106)、N型鳍片区域(107)、P型鳍片区域(108)，完成鳍片引出。
触发调制①和触发调制②不需要全部进行，选择其中之一或者全部，达到形成触发调制的目的。
本发明具有以下有益效果：
1、通过上述实施例，装置内形成一个或者多个隧穿二极管。在寄生结构上以齐纳二极管替代雪崩二极管，在击穿原理上以隧穿击穿替代雪崩击穿。
2、通过不同触发调制(101)的形态和结构，得到不同的击穿电压，从而改变寄生SCR的电学击穿点，达到调制触发电压的目的。
3、调制触发电压形成的可调制触发电压的ESD保护装置，能够满足FinFET工艺下ESD保护窗口要求，确保触发电压低于被保护单元的损伤电压。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (9)
1.可调制触发电压的ESD保护装置，其特征在于，包括：
触发调制(101)；
半导体衬底(102)；
位于半导体衬底内的阱区(103)；
鳍片之间的隔离结构(104)；
与阱区掺杂类型相反的鳍片区域(105)；
与阱区掺杂类型相同的鳍片区域(106)；
与衬底掺杂类型相反的鳍片区域(107)；
与衬底掺杂类型相同的鳍片区域(108)；
与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相同的鳍片区域(106)、与衬底掺杂类型相反的鳍片区域(107)、与衬底掺杂类型相同的鳍片区域(108)组成鳍片；
半导体衬底(102)、位于半导体衬底内的阱区(103)、与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相同的鳍片区域(106)、与衬底掺杂类型相反的鳍片区域(107)、与衬底掺杂类型相同的鳍片区域(108)一起构成了SCR结构，用于泄放ESD电荷；与阱区掺杂类型相同的鳍片区域(106)、位于半导体衬底内的阱区(103)、触发调制(101)、半导体衬底(102)、与衬底掺杂类型相同的鳍片区域(108)形成了寄生二极管结构，通过调节触发调制(101)的结构和形态调节触发电压。
2.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：
所述触发调制(101)的类型与半导体衬底(102)的类型相同，与位于半导体衬底内的阱区(103)的类型相反。
3.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述触发调制(101)的掺杂浓度高于半导体衬底(102)。
4.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述触发调制(101)的位置处于半导体衬底(102)之内，部分或者完全的伸入位于半导体衬底内的阱区(103)，或者与半导体衬底内的阱区(103)保持一定的距离。
5.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述鳍片之间的隔离结构(104)为沟槽隔离工艺所形成的氧化物。
6.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述半导体衬底(102)内存在半导体衬底内的阱区(103)，可以形成与半导体衬底内的阱区(103)类型相反的阱区达到相同的结构形态。
7.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：包括ESD电流通路，所述ESD电流通路的两端，一端接在与阱区掺杂类型相反的鳍片区域(105)和与阱区掺杂类型相同的鳍片区域(106)组成的鳍片上，形成ESD防护装置的阳极；另一端接在与衬底掺杂类型相反的鳍片区域(107)和与衬底掺杂类型相同的鳍片区域(108)组成的鳍片上，形成ESD防护装置的阴极。
8.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述半导体衬底(102)背面，即与鳍片之间的隔离结构(104)相反的一面，为浮接或者与阴极接同一电位。
9.可调制触发电压的ESD保护装置的制备方法，其特征在于，包括：
1)以硅基、锗基或者化合物衬底的半导体衬底(102)为基底实施如权利要求1至7中任意一项所述装置的制备，半导体衬底(102)为中、低掺杂浓度的晶圆片，或者为晶圆片上经过外延工艺形成的外延层；
2)在形成的半导体衬底(102)中形成至少一个位于半导体衬底内的阱区(103)；除了位于半导体衬底内的阱区(103)，可以在形成与阱区(103)类型相反的另一个阱区；
3)阱区形成之后，选择进行触发调制①；利用深埋层注入、表面注入、或者衬底扩散的方式形成触发调制(101)；
4)在完成触发调制①之后，利用ICP等方法刻蚀形成鳍片；
5)鳍片成型之后，选择进行触发调制②；利用深埋层注入、表面注入、或者衬底扩散的方式形成触发调制(101)；
6)在完成触发调制②之后，形成鳍片之间的隔离结构(104)；
7)隔离区生成之后，进行掺杂注入，完成鳍片引出；
其中，触发调制①和触发调制②不需全部进行，选择其中之一或者全部，形成触发调制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910260093.4A CN109935584B (zh) | 2019-04-02 | 2019-04-02 | 可调制触发电压的esd保护装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910260093.4A CN109935584B (zh) | 2019-04-02 | 2019-04-02 | 可调制触发电压的esd保护装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109935584A CN109935584A (zh) | 2019-06-25 |
| CN109935584B true CN109935584B (zh) | 2021-05-07 |
Family
ID=66989091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910260093.4A Active CN109935584B (zh) | 2019-04-02 | 2019-04-02 | 可调制触发电压的esd保护装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109935584B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709210B (zh) * | 2022-06-07 | 2022-09-02 | 深圳市晶扬电子有限公司 | 适用纳米级FinFET工艺的低钳位电压静电保护器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019292A (zh) * | 2004-07-26 | 2007-08-15 | 沙诺夫公司 | 用于有混合和超低电压源的高速技术的静电放电保护结构 |
| US20150091054A1 (en) * | 2013-10-02 | 2015-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | SCRs with Checker Board Layouts |
| US20160276335A1 (en) * | 2013-10-18 | 2016-09-22 | Jean Philippe Laine | Electrostatic discharge protection device structures and methods of manufacture |
| CN107731810A (zh) * | 2017-09-06 | 2018-02-23 | 电子科技大学 | 一种用于esd防护的低触发电压mlscr器件 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006022105B4 (de) * | 2006-05-11 | 2012-03-08 | Infineon Technologies Ag | ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis |
-
2019
- 2019-04-02 CN CN201910260093.4A patent/CN109935584B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019292A (zh) * | 2004-07-26 | 2007-08-15 | 沙诺夫公司 | 用于有混合和超低电压源的高速技术的静电放电保护结构 |
| US20150091054A1 (en) * | 2013-10-02 | 2015-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | SCRs with Checker Board Layouts |
| US20160276335A1 (en) * | 2013-10-18 | 2016-09-22 | Jean Philippe Laine | Electrostatic discharge protection device structures and methods of manufacture |
| CN107731810A (zh) * | 2017-09-06 | 2018-02-23 | 电子科技大学 | 一种用于esd防护的低触发电压mlscr器件 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109935584A (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| JP5843323B2 (ja) | Ｅｓｄ保護デバイスおよび方法 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| US10262993B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN106997899B (zh) | 一种igbt器件及其制备方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN102789979A (zh) | 肖特基二极管及其形成方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN109935584B (zh) | 可调制触发电压的esd保护装置及其制备方法 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN111710674A (zh) | 超低压触发器件及其制作方法 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN104078494A (zh) | 功率半导体设备及其制作方法 | |
| CN110867440A (zh) | 非对称双向可控硅静电防护器件及其制作方法 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN107452790B (zh) | 一种功率半导体器件及其制作方法 | |
| CN112466937B (zh) | 一种维持电压可调的soi工艺可控硅静电放电保护结构 | |
| CN112271136B (zh) | 一种触发式可控硅器件的制备方法及整流装置 | |
| CN112928113B (zh) | 一种隧穿电流触发的scr器件 | |
| CN105140221A (zh) | 半导体器件及其形成方法、静电放电保护方法 | |
| CN105556679A (zh) | 具有更高反向浪涌能力和更小漏电流的含多晶硅层齐纳二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231229 Address after: No. 139-1 Hualin Road, Xilin Street, Zhonglou District, Changzhou City, Jiangsu Province, 213012 Patentee after: Changzhou Dingxian Electronics Co.,Ltd. Address before: 213032 No. 666 Liaohe Road, Xinbei District, Changzhou City, Jiangsu Province Patentee before: CHANGZHOU INSTITUTE OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |