JPS61114548A - 半導体素子分離帯の形成方法 - Google Patents
半導体素子分離帯の形成方法Info
- Publication number
- JPS61114548A JPS61114548A JP23529084A JP23529084A JPS61114548A JP S61114548 A JPS61114548 A JP S61114548A JP 23529084 A JP23529084 A JP 23529084A JP 23529084 A JP23529084 A JP 23529084A JP S61114548 A JPS61114548 A JP S61114548A
- Authority
- JP
- Japan
- Prior art keywords
- separation
- forming
- band
- separation band
- isolating zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、複数または多数の素子を半導体基板（ウェハ
ー）上に集積化する際、各素子を電気的に分離する方法
で、特にＵ字型溝切りおよび溝充填を用いる分離帯形成
方法に関するものである。
ー）上に集積化する際、各素子を電気的に分離する方法
で、特にＵ字型溝切りおよび溝充填を用いる分離帯形成
方法に関するものである。
［先行技術の説明］
シリコン集積回路（ＩＣ）の素子間分離方法として。
その初期においてはＰＮ接合分離が用いられていたが、
高集積化、微細化に伴ない、 ＬＳＩ用としては主とし
て選択酸化法（ＬＯＧＯ５）が用いられてきた。ところ
が、更に超ＬＳＩ用の素子間分離としては、より微細化
が要求され、現在では主にＵ字型溝切りおよび溝充填（
Ｕ字分離）法が実用化されようとしている。このＵ字分
離は、その断面形状に由来する名称であり１通常、以下
の方法で形成される。
高集積化、微細化に伴ない、 ＬＳＩ用としては主とし
て選択酸化法（ＬＯＧＯ５）が用いられてきた。ところ
が、更に超ＬＳＩ用の素子間分離としては、より微細化
が要求され、現在では主にＵ字型溝切りおよび溝充填（
Ｕ字分離）法が実用化されようとしている。このＵ字分
離は、その断面形状に由来する名称であり１通常、以下
の方法で形成される。
即ち、第７図に示すように。
（ａ） シリコン基板１上の分離帯となるべき部分に
、１〜３μｍ幅の開口部を持つパターンをＳｉ０２２等
を用いて形成する。
、１〜３μｍ幅の開口部を持つパターンをＳｉ０２２等
を用いて形成する。
（ｂ） ＣＣα４．ＣＣΩ２Ｆ２等のエツチングガス
を用い、ＳｉＯ：２をマスクとして１、シリコン基板ｌ
に数μｍ程度の深さの垂直な溝３を反応性イオンエツチ
ング（以下、ＲＩＢと略す）にて形成する。
を用い、ＳｉＯ：２をマスクとして１、シリコン基板ｌ
に数μｍ程度の深さの垂直な溝３を反応性イオンエツチ
ング（以下、ＲＩＢと略す）にて形成する。
（ｃ） ＲＩＥによる汚染を化学エツチングにより数
百人除去した後、シリコン基板全体を熱酸化し数千への
Ｓｉ０２２を全体に形成する。更に、多結晶シリコン４
のＣＶＤ等により、残った溝を完全に充填する。
百人除去した後、シリコン基板全体を熱酸化し数千への
Ｓｉ０２２を全体に形成する。更に、多結晶シリコン４
のＣＶＤ等により、残った溝を完全に充填する。
（ｄ） 然る後に、表面からプラズマエツチング（Ｃ
Ｆ ４ ＋０２等エツチングガス）を用いて溝部を除き
、多結晶シリコンを除去し、全体を再び酸化することに
よってＵ字分離が形成できる。
Ｆ ４ ＋０２等エツチングガス）を用いて溝部を除き
、多結晶シリコンを除去し、全体を再び酸化することに
よってＵ字分離が形成できる。
ところで、従来のＵ字分離の形成は、素子配列デザイン
が容易であることから、例えば結晶面（１００）基板の
場合、第８図のように（０１１＞または＜ｏＩＴ＞等の
へき開面に沿った方向に対して９０′に交差する網状に
形成していた。しかし１通常この分離帯１１の形成は工
程の最初に近い段階で行なわれるため、これに続く素子
領域１２の形成のための酸化、拡散等の長時間高温の熱
処理により、上記の分離帯１１方向（即ち、当該結晶軸
方向）に沿って結晶欠陥１３の発生が避けられなかった
。つまり。
が容易であることから、例えば結晶面（１００）基板の
場合、第８図のように（０１１＞または＜ｏＩＴ＞等の
へき開面に沿った方向に対して９０′に交差する網状に
形成していた。しかし１通常この分離帯１１の形成は工
程の最初に近い段階で行なわれるため、これに続く素子
領域１２の形成のための酸化、拡散等の長時間高温の熱
処理により、上記の分離帯１１方向（即ち、当該結晶軸
方向）に沿って結晶欠陥１３の発生が避けられなかった
。つまり。
結晶のへき開に用いられるなど歪や欠陥が拡がりやすい
結晶面に沿ってＵ字型溝の分離帯１１を形成し、充填後
、各種熱処理を加えるため、欠陥１３が発生し易い状況
となる。これらの欠陥１３は多くの再結合電流を供給す
るため、近傍の各素子領域１２はリーク電流が大きく、
かつ、分離特性も劣る他、チップ全体の消費電力も大き
くなる等の問題点をひき起こしていた。
結晶面に沿ってＵ字型溝の分離帯１１を形成し、充填後
、各種熱処理を加えるため、欠陥１３が発生し易い状況
となる。これらの欠陥１３は多くの再結合電流を供給す
るため、近傍の各素子領域１２はリーク電流が大きく、
かつ、分離特性も劣る他、チップ全体の消費電力も大き
くなる等の問題点をひき起こしていた。
また、従来の９０°交差のＵ字分離では、第９図（ａ）
の平面図、（ｂ）のＡ−Ａ断面図に示すように１分離帯
１１に充填物１４を埋め込んだとき、充填されない部分
１５が発生し易く、これは後々の工程でこの、部分の洗
浄不足を引き起こしたり、ＡＱ等の金属配線１６の断線
等が起こり易い。加えて、結晶自体にも大きな歪が加わ
り、欠陥の発生即ち素子のリーク電流増大の誘因となっ
ていた。
の平面図、（ｂ）のＡ−Ａ断面図に示すように１分離帯
１１に充填物１４を埋め込んだとき、充填されない部分
１５が発生し易く、これは後々の工程でこの、部分の洗
浄不足を引き起こしたり、ＡＱ等の金属配線１６の断線
等が起こり易い。加えて、結晶自体にも大きな歪が加わ
り、欠陥の発生即ち素子のリーク電流増大の誘因となっ
ていた。
このため、固体イメージセンサにおいては、基板上に多
数配列形成される素子間の分離帯に沿って結晶欠陥が多
数発生し易く、これが両面のキズとなって現れること、
および、結晶欠陥により暗電流レベルが上昇し、ダイナ
ミックレンジが低下し、特に低照度での撮像が困難とな
って、実用的なイメージセンサが得られなかった。
数配列形成される素子間の分離帯に沿って結晶欠陥が多
数発生し易く、これが両面のキズとなって現れること、
および、結晶欠陥により暗電流レベルが上昇し、ダイナ
ミックレンジが低下し、特に低照度での撮像が困難とな
って、実用的なイメージセンサが得られなかった。
［発明の目的］
本発明は、上記従来技術の欠点を克服し１分離帯の形成
による欠陥の発生が極めて少なく、かつ、分離交差部で
の充填不足等の問題が殆んど生じない半導体素子分離帯
の形成方法を提供することを目的とする。
による欠陥の発生が極めて少なく、かつ、分離交差部で
の充填不足等の問題が殆んど生じない半導体素子分離帯
の形成方法を提供することを目的とする。
［発明の概要］
このため、本発明は、Ｕ字分離の溝の全部または少なく
とも一部をへき開面に沿った方向からずらして形成する
ようにしたことを第１の特徴としている。
とも一部をへき開面に沿った方向からずらして形成する
ようにしたことを第１の特徴としている。
更に、本発明は、Ｕ字分離の交差角をできるだけ大きく
とることで交差部での工程上の欠点（洗浄不足・金属配
線断線）をなくし、かつ、歪を少なくすることにより、
結晶欠陥の発生を少なく抑えるようにしたことを第２の
特徴としている。
とることで交差部での工程上の欠点（洗浄不足・金属配
線断線）をなくし、かつ、歪を少なくすることにより、
結晶欠陥の発生を少なく抑えるようにしたことを第２の
特徴としている。
［発明の実施例コ
以下１本発明の詳細な説明する。
第１図（ａ） 、 （ｂ） 、 （ｃ）は本発明により
形成されたＵ字分離形状例の平面図を示したものである
。図中、第８図と同一符号は同一または相当部分を示す
。
形成されたＵ字分離形状例の平面図を示したものである
。図中、第８図と同一符号は同一または相当部分を示す
。
第１図（ａ）は分離帯１１を９０°に交差する網状に形
成することによって、各素子領域１２を分離した場合の
例で５分離帯１１をへき開面＜０１１＞方向に対して４
５″傾けて配列している。第１図（ｂ）、（ｃ）は六角
形状の分離帯１１の形成例であり、同図（ｂ）ではＡ、
Ｃ方向の分離帯１１がへき開面に対してずれた角度を有
している。また、同図（ｃ）では全ての分離帯１１がへ
き開面に対してずれた角度を有している。
成することによって、各素子領域１２を分離した場合の
例で５分離帯１１をへき開面＜０１１＞方向に対して４
５″傾けて配列している。第１図（ｂ）、（ｃ）は六角
形状の分離帯１１の形成例であり、同図（ｂ）ではＡ、
Ｃ方向の分離帯１１がへき開面に対してずれた角度を有
している。また、同図（ｃ）では全ての分離帯１１がへ
き開面に対してずれた角度を有している。
このように素子領域１２を分離するための分離帯１１を
へき開面に沿った方向に対しである角度だけずらした状
態で形成することにより、分離帯に沿って発生する結晶
欠陥も少なく抑えることができ。
へき開面に沿った方向に対しである角度だけずらした状
態で形成することにより、分離帯に沿って発生する結晶
欠陥も少なく抑えることができ。
素子の分離を良好に行なうことができるようになる。
このときのへき開面に対して分離帯１１をずらす角度は
、フォトエツチング工程での溝パターンを形成する技術
によって決まり、あまり角度を小さくすると、へき開面
からオフ・アングルでのマスク合せが困難になる。従っ
て、現状では５°以上とすることが好ましい。
、フォトエツチング工程での溝パターンを形成する技術
によって決まり、あまり角度を小さくすると、へき開面
からオフ・アングルでのマスク合せが困難になる。従っ
て、現状では５°以上とすることが好ましい。
更に、このとき第１図（ｂ）、（Ｃ）で示すように、分
離帯１１の交差角を１２０＠ と大きくとることにより
、第２図に示すように、前述９０°交差の開口部のよう
な充填されない部分が殆ど発生せず、前記の洗浄不足や
ＡＱ等の金属配線の断線も殆どなくなる。
離帯１１の交差角を１２０＠ と大きくとることにより
、第２図に示すように、前述９０°交差の開口部のよう
な充填されない部分が殆ど発生せず、前記の洗浄不足や
ＡＱ等の金属配線の断線も殆どなくなる。
一方、Ｕ字分離の交差角と結晶に対するストレスの関係
を計算すると第３図に示すようになる。
を計算すると第３図に示すようになる。
ここで、縦軸は正確には一定の深さで対称に交差する溝
切りにより発生するストレスの和と交差のない場合のス
トレスσｏ（２πは規格化のための係数）の比を表わす
。これによれば、より大きな交差角の方がストレスが小
さく、即ち、結晶の歪も少なく欠陥の発生も少ないこと
が判る。
切りにより発生するストレスの和と交差のない場合のス
トレスσｏ（２πは規格化のための係数）の比を表わす
。これによれば、より大きな交差角の方がストレスが小
さく、即ち、結晶の歪も少なく欠陥の発生も少ないこと
が判る。
従って１以上のことから前記第２図に示した分離交差角
１２０°の分離帯１１を形成することが、Ｕ字分離形状
として最適であることが判る。
１２０°の分離帯１１を形成することが、Ｕ字分離形状
として最適であることが判る。
次に、以上に説明した交差角１２０°の素子間分離帯を
シリコン基板上に形成してＰＮダイオードを製造する方
法を第４図（ａ）〜（ｆ）に示す工程説明図を参照して
説明する。
シリコン基板上に形成してＰＮダイオードを製造する方
法を第４図（ａ）〜（ｆ）に示す工程説明図を参照して
説明する。
（ａ） ｐ型（１００）面で比抵抗５Ω・印のシリコ
ン基板２１を熱酸化またはＣＶＤにより約０．６〜１．
２μｍ程度のＳｉ０２２２を成長させる。そして、フォ
トレジストを塗布ベーク後に、所望する素子を１２０°
の角度で交差する１〜３μｍ幅の分離帯網で分離できる
ように配列すべく設計されたフォトマスクを用いて、紫
外線露光等により露光現象し、パターンを得る。
ン基板２１を熱酸化またはＣＶＤにより約０．６〜１．
２μｍ程度のＳｉ０２２２を成長させる。そして、フォ
トレジストを塗布ベーク後に、所望する素子を１２０°
の角度で交差する１〜３μｍ幅の分離帯網で分離できる
ように配列すべく設計されたフォトマスクを用いて、紫
外線露光等により露光現象し、パターンを得る。
（ｂ） 次に、ウェハーを所定のＲＩＥ装置内の真空
槽に入れ、前工程で形成したＳｉ０２２２のパターンを
マスクとしてシリコン基板２１にＲＩＥを施こし、４〜
７μｍの垂直な溝２３を形成する。このエツチングを行
なう代表的条件はエツチングガスＣＣＱ４１００ｃｃ／
分＋０２４０ｃｃ／分、 ＲＦ電力１５０１（１３，６
ＭＨｚ）、圧力３゜５ｐａなどである。
槽に入れ、前工程で形成したＳｉ０２２２のパターンを
マスクとしてシリコン基板２１にＲＩＥを施こし、４〜
７μｍの垂直な溝２３を形成する。このエツチングを行
なう代表的条件はエツチングガスＣＣＱ４１００ｃｃ／
分＋０２４０ｃｃ／分、 ＲＦ電力１５０１（１３，６
ＭＨｚ）、圧力３゜５ｐａなどである。
（ｃ） ＲＩＥによる汚染をＨＮＯｓ ： ＨＦ ：
ＣＨ３ＣＯＯＨ＝５０ ： １ ： ５０のエツチン
グ液にて約１分化学エツチングすることにより除去した
後、熱酸化により数千へのＳｉ０２２２を全体に形成す
る。
ＣＨ３ＣＯＯＨ＝５０ ： １ ： ５０のエツチン
グ液にて約１分化学エツチングすることにより除去した
後、熱酸化により数千へのＳｉ０２２２を全体に形成す
る。
然る後に、多結晶シリコン２４のＣｖＤ等により残りの
溝を完全に充填する。
溝を完全に充填する。
（ｄ） シリコンウェハーをプラズマエツチング装置
の真空槽内に入れ、プラズマエツチングを用いて溝部を
除き多結晶シリコンを除去する。この場合のエツチング
条件はエツチングガスＣＦ ａ １００ｃｃ／分十０２
１０ｃｃ／分、 ＲＦ電力１５０１ｔｌ−圧力１．０Ｔ
ｏｒｒである。
の真空槽内に入れ、プラズマエツチングを用いて溝部を
除き多結晶シリコンを除去する。この場合のエツチング
条件はエツチングガスＣＦ ａ １００ｃｃ／分十０２
１０ｃｃ／分、 ＲＦ電力１５０１ｔｌ−圧力１．０Ｔ
ｏｒｒである。
然る後に、シリコンウェハー全体を熱酸化して多結晶シ
リコン２４上にもＳｉ０２２を形成する。
リコン２４上にもＳｉ０２２を形成する。
（ｅ） シリコンウェハーの所定の場所にフォトエツ
チングにより５１０２に開口を設け、ここからｐ型不純
物であるボロンを９００〜１０００°Ｃ程度の温度で選
択的に３１基板に付着（デポジション）させ、かつ、
ｔｏｏｏ〜１１００℃の温度で酸化性雰囲気に置くこと
により、より深く拡散させ、ｐ型拡散領域２５を形成す
ると同時に表面にＳｉＯｘ ２２膜を得る。これによっ
て、接合深さ１〜３μｍでｐ型の表面濃度がＬ Ｘ １
０１ ａ〜ｌＸｌ０” ’ ／印１程度のＰＮ接合が形
成される。
チングにより５１０２に開口を設け、ここからｐ型不純
物であるボロンを９００〜１０００°Ｃ程度の温度で選
択的に３１基板に付着（デポジション）させ、かつ、
ｔｏｏｏ〜１１００℃の温度で酸化性雰囲気に置くこと
により、より深く拡散させ、ｐ型拡散領域２５を形成す
ると同時に表面にＳｉＯｘ ２２膜を得る。これによっ
て、接合深さ１〜３μｍでｐ型の表面濃度がＬ Ｘ １
０１ ａ〜ｌＸｌ０” ’ ／印１程度のＰＮ接合が形
成される。
（ｆ） 前工程で形成したｐ型拡散領域２５に電気的
コンタクトを得るためフォトエツチングにてＳｉＯｘに
開口を設ける。ＡＱ等の金属を真空蒸気などにより約１
μｍの厚さに形成し、同様にフォトエツチングによりＡ
Ｑ電極２６パターンを得る。また。
コンタクトを得るためフォトエツチングにてＳｉＯｘに
開口を設ける。ＡＱ等の金属を真空蒸気などにより約１
μｍの厚さに形成し、同様にフォトエツチングによりＡ
Ｑ電極２６パターンを得る。また。
ウェハー裏面にも同様にＡｌ１．Ａｕ等の金属を真空蒸
気などにより数千へ程度被着させて裏面電極２７を形成
し、Ｉ＆終的に電気炉などで加熱し、Ｓｉと合金化させ
る。
気などにより数千へ程度被着させて裏面電極２７を形成
し、Ｉ＆終的に電気炉などで加熱し、Ｓｉと合金化させ
る。
これにより、第５図（ａ）に示す如き分離帯形状を素子
間に有するＰＮダイオード八が得られる。
間に有するＰＮダイオード八が得られる。
更に、第５図（ｂ）は上記工程のうち（ａ）のフォトマ
スクを異ならせて製造したＰＮダイオードＢを示し、ま
た、第５図（ｃ）は分離帯の形状だけは従来通リとし、
他は上記工程と同じ条件で製造したＰＮダイオードＣを
示している。
スクを異ならせて製造したＰＮダイオードＢを示し、ま
た、第５図（ｃ）は分離帯の形状だけは従来通リとし、
他は上記工程と同じ条件で製造したＰＮダイオードＣを
示している。
これら第５図（ａ）〜（ｃ）に示すＰＮダイオードの逆
方向電流を測定したところ、第６図に示す結果が得られ
た。即ち、従来の構造である（Ｏｌｌ＞方向に沿った分
離帯を持つダイオードＣが最も逆方向電流が大きく、顕
微鏡観察により分離帯に沿って多くの結晶欠陥の発生が
見られた。一方、ダイオードＡ、Ｂにおいては、顕微１
ＩＡＩｌ！察にても特に結晶欠陥の発生が見られず、ダ
イオードＣを４５°回転して（０１１）方向に沿った結
晶欠陥の発生を抑えであるダイオードＢではダイオード
こより小さい逆方向電流が観測された。また１分離帯の
交差角を１２０°と大きくシ、歪を小さくすることによ
り。
方向電流を測定したところ、第６図に示す結果が得られ
た。即ち、従来の構造である（Ｏｌｌ＞方向に沿った分
離帯を持つダイオードＣが最も逆方向電流が大きく、顕
微鏡観察により分離帯に沿って多くの結晶欠陥の発生が
見られた。一方、ダイオードＡ、Ｂにおいては、顕微１
ＩＡＩｌ！察にても特に結晶欠陥の発生が見られず、ダ
イオードＣを４５°回転して（０１１）方向に沿った結
晶欠陥の発生を抑えであるダイオードＢではダイオード
こより小さい逆方向電流が観測された。また１分離帯の
交差角を１２０°と大きくシ、歪を小さくすることによ
り。
欠陥発生をより低く抑えたダイオードＡでは、より少な
い逆方向電流が観測され１本発明の効果が実証された。
い逆方向電流が観測され１本発明の効果が実証された。
このことから、本発明による分離帯形成方法を用いて固
体イメージセンサの各画素間分離を行なえば、従来の接
合分離に比べ、■寄生容量が小さく絶縁性が良いこと、
■光吸収の大きい多結晶シリコンを溝充填に用いている
ので、素子間の遮光性も良いことなどがあるため、画素
間の信号のクロストークが極めて小さ、くなる。従って
１画像のぼけが少なく、高解像度で、かつブルーミング
の少ない撮像が期待できる。
体イメージセンサの各画素間分離を行なえば、従来の接
合分離に比べ、■寄生容量が小さく絶縁性が良いこと、
■光吸収の大きい多結晶シリコンを溝充填に用いている
ので、素子間の遮光性も良いことなどがあるため、画素
間の信号のクロストークが極めて小さ、くなる。従って
１画像のぼけが少なく、高解像度で、かつブルーミング
の少ない撮像が期待できる。
尚、本発明は上記実施例のみならず、殆どすべてのバイ
ポーラトランジスタ、ＦＥＴ、ＳＩＴ、ＭＯＳ。
ポーラトランジスタ、ＦＥＴ、ＳＩＴ、ＭＯＳ。
Ｃ−ＭＯＳ等の素子を用いたＩＣ，ＬＳＩの素子間分難
に問題なく適用できる。
に問題なく適用できる。
また、上記実施例のように、必ずしも素子工程前に分離
帯を製作する必要はなく、素子形成工程後に分離帯を形
成することも充分可能である。
帯を製作する必要はなく、素子形成工程後に分離帯を形
成することも充分可能である。
更に１本発明はシリコン（１００）面ウェハーに限られ
るものではなく、シリコン（１１１）面の場合は＜１１
０＞ 、 ＜１０１＞ 、 ＜０１１＞等の方向からず
らすことなどにより実現でき、また、他面方向も同様な
原理により可能である。
るものではなく、シリコン（１１１）面の場合は＜１１
０＞ 、 ＜１０１＞ 、 ＜０１１＞等の方向からず
らすことなどにより実現でき、また、他面方向も同様な
原理により可能である。
更にまた、半導体基板はシリコンのみに限られる訳では
な（、ＧａＡｓ等の■−■族半導体等の分離帯形式にも
適用可能なことは言う迄もない。
な（、ＧａＡｓ等の■−■族半導体等の分離帯形式にも
適用可能なことは言う迄もない。
［発明の効果コ
以上のように本発明によれば、分離帯をへき開面に沿っ
た方向から傾けて形成するようにしたので１分離帯に生
じる結晶欠陥が少なくなる。更に素子間に形成する分離
帯の形状を六角形状とすることにより、結晶歪も結晶欠
陥も少なくなり、素子間分離が良好に行なわれるように
なる。
た方向から傾けて形成するようにしたので１分離帯に生
じる結晶欠陥が少なくなる。更に素子間に形成する分離
帯の形状を六角形状とすることにより、結晶歪も結晶欠
陥も少なくなり、素子間分離が良好に行なわれるように
なる。
第１図（ａ）〜（ｃ）は本発明の各実施例を示す素子分
離帯形成方法説明図、第２図は第１図（ｂ）、（ｃ）の
分離帯交差部の拡大説明図、第３図は交差角と結晶スト
レスの関係図、第４図（ａ）〜（ｆ）は本発明の適用例
を示すＰＮダイオード製造工程説明図、第５図（ａ）〜
（ｃ）は本発明と従来例を比較するための各素子の平面
構造図、第６図は第５図の各素子の逆方向電流特性図、
第７図（ａ）〜（ｄ）は一般的なＵ字分離帯形成工程説
明図、第８図は従来例におけるＵ字分離帯平面構成図、
第９図は第２図の交差部拡大図で、（ａ）はその平面図
、（ｂ）はそのＡ−Ａ断面図である。 １．２１・・・シリコン基板、２，２２・・・ＳｉＯ２
。 ３．２３・・・溝、 ４．２４・・・多結晶シリコン、
１１・・・分離帯、１２・・・素子領域、１３・・・結
晶欠陥、１４・・・充填物、１５・・・充填されない部
分、１６・・・金属配線、２５・・・ｐ型拡散領域、２
６・・・ＡＱ電極、２７・・・裏面電極。 第 １ 図 ＜＋）＋ｊ＞ 第２図 第３図 第４図 （ａ） （Ｃ） 第４図 （ｄ） 第５図 く○ＩＴ＞ 第６図 逆方向即如電圧（■）− 第７図 第８図 第９図
離帯形成方法説明図、第２図は第１図（ｂ）、（ｃ）の
分離帯交差部の拡大説明図、第３図は交差角と結晶スト
レスの関係図、第４図（ａ）〜（ｆ）は本発明の適用例
を示すＰＮダイオード製造工程説明図、第５図（ａ）〜
（ｃ）は本発明と従来例を比較するための各素子の平面
構造図、第６図は第５図の各素子の逆方向電流特性図、
第７図（ａ）〜（ｄ）は一般的なＵ字分離帯形成工程説
明図、第８図は従来例におけるＵ字分離帯平面構成図、
第９図は第２図の交差部拡大図で、（ａ）はその平面図
、（ｂ）はそのＡ−Ａ断面図である。 １．２１・・・シリコン基板、２，２２・・・ＳｉＯ２
。 ３．２３・・・溝、 ４．２４・・・多結晶シリコン、
１１・・・分離帯、１２・・・素子領域、１３・・・結
晶欠陥、１４・・・充填物、１５・・・充填されない部
分、１６・・・金属配線、２５・・・ｐ型拡散領域、２
６・・・ＡＱ電極、２７・・・裏面電極。 第 １ 図 ＜＋）＋ｊ＞ 第２図 第３図 第４図 （ａ） （Ｃ） 第４図 （ｄ） 第５図 く○ＩＴ＞ 第６図 逆方向即如電圧（■）− 第７図 第８図 第９図
Claims (3)
- （１）半導体基板上に形成する複数個の素子間に分離帯
を形成する半導体素子分離帯の形成方法において、少な
くとも分離帯の一部に当該半導体のへき開面に対して角
度を持たせて前記分離帯を形成することを特徴とする半
導体素子分離帯の形成方法。 - （２）半導体基板上に形成する複数個の素子間に分離帯
を形成する半導体素子分離帯の形成方法において、素子
間に形成する前記分離帯の形状を六角形状に形成するこ
とを特徴とする半導体素子分離帯の形成方法。 - （３）特許請求の範囲第１項または第２項記載において
、半導体基板上に形成、分離すべき複数個の素子がフォ
トダイオードまたはイメージセンサ用受光素子であるこ
とを特徴とする半導体素子分離帯の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23529084A JPS61114548A (ja) | 1984-11-09 | 1984-11-09 | 半導体素子分離帯の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23529084A JPS61114548A (ja) | 1984-11-09 | 1984-11-09 | 半導体素子分離帯の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61114548A true JPS61114548A (ja) | 1986-06-02 |
| JPH0314228B2 JPH0314228B2 (ja) | 1991-02-26 |
Family
ID=16983915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23529084A Granted JPS61114548A (ja) | 1984-11-09 | 1984-11-09 | 半導体素子分離帯の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114548A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469338B2 (en) | 1998-12-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| KR20030094741A (ko) * | 2002-06-07 | 2003-12-18 | 삼성전자주식회사 | 망사 모양의 산화막을 포함하는 반도체 웨이퍼 및 그 제조방법과 이를 이용한 아이솔레이션 방법 |
| WO2008004547A1 (fr) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Ensemble photodiode |
| JP2009065118A (ja) * | 2007-08-09 | 2009-03-26 | Panasonic Corp | 固体撮像装置 |
| JP2015216172A (ja) * | 2014-05-08 | 2015-12-03 | 住友電気工業株式会社 | アレイ型受光素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494995A (ja) * | 1972-04-26 | 1974-01-17 |
-
1984
- 1984-11-09 JP JP23529084A patent/JPS61114548A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494995A (ja) * | 1972-04-26 | 1974-01-17 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469338B2 (en) | 1998-12-09 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| KR20030094741A (ko) * | 2002-06-07 | 2003-12-18 | 삼성전자주식회사 | 망사 모양의 산화막을 포함하는 반도체 웨이퍼 및 그 제조방법과 이를 이용한 아이솔레이션 방법 |
| WO2008004547A1 (fr) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Ensemble photodiode |
| US8008741B2 (en) | 2006-07-03 | 2011-08-30 | Hamamatsu Photonics K.K. | Photodiode array |
| US8610231B2 (en) | 2006-07-03 | 2013-12-17 | Hamamatsu Photonics K.K. | Photodiode array including channel surrounding part |
| US9484366B2 (en) | 2006-07-03 | 2016-11-01 | Hamamatsu Phonotics K.K. | Photodiode array |
| US10050069B2 (en) | 2006-07-03 | 2018-08-14 | Hamamatsu Photonics K.K. | Photodiode array |
| US10396107B2 (en) | 2006-07-03 | 2019-08-27 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2009065118A (ja) * | 2007-08-09 | 2009-03-26 | Panasonic Corp | 固体撮像装置 |
| JP2013157639A (ja) * | 2007-08-09 | 2013-08-15 | Panasonic Corp | 固体撮像装置 |
| JP2015216172A (ja) * | 2014-05-08 | 2015-12-03 | 住友電気工業株式会社 | アレイ型受光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314228B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0350420B2 (ja) | ||
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JPS61114548A (ja) | 半導体素子分離帯の形成方法 | |
| KR940003217B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN1312756C (zh) | 光半导体集成电路装置的制造方法 | |
| KR100314347B1 (ko) | 반도체장치및그제조방법 | |
| KR890003146B1 (ko) | 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법 | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JP2000260772A (ja) | 半導体集積回路装置 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JP2003258049A (ja) | 半導体装置の製造方法 | |
| JP4241590B2 (ja) | サージ保護用半導体装置の製造方法 | |
| JPH0574781A (ja) | 半導体装置の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS6132541A (ja) | 絶縁分離基板の製法 | |
| KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPS61112331A (ja) | 半導体装置の製造方法 | |
| US20040150087A1 (en) | Method for removing impurities of a semiconductor wafer, semiconductor wafer assembly, and semiconductor device | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPS61150212A (ja) | 半導体装置の製造方法 |