JPH0314228B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、複数または多数の素子を半導体基板
（ウエハー）上に集積化する際、各素子を電気的
に分離する方法で、特にＵ字型溝切りおよび溝充
填を用いる分離帯形成方法に関するものである。

［先行技術の説明］ シリコン集積回路（IC）の素子間分離方法と
して、その初期においてはPN接合分離が用いら
れていたが、高集積化、微細化に伴ない、LSI用
としては主として選択酸化法（LOCOS）が用い
られてきた。ところが、更に超LSI用の素子間分
離としては、より微細化が要求され、現在では主
にＵ字型溝切りおよび溝充填（Ｕ字分離）法が実
用化されようとしている。このＵ字分離は、その
断面形状に由来する名称であり、通常、以下の方
法で形成される。

即ち、第７図に示すように、 (a) シリコン基板１上の分離帯となるべき部分
に、１〜3μm幅の開口部を持つパターンを
SiO₂２等を用いて形成する。

(b) CCl₄、CCl₂F₂等のエツチングガスを用い、
SiO₂２をマスクとして、シリコン基板１に数
μm程度の深さの垂直な溝３を反応性イオンエ
ツチング（以下、RIEと略す）にて形成する。

(c) RIEによる汚染を化学エツチングにより数百
Å除去した後、シリコン基板全体を熱酸化し数
千ÅのSiO₂２を全体に形成する。更に、多結
晶シリコン４のCVD等により、残つた溝を完
全に充填する。

(d) 然る後に、表面からプラズマエツチング
（CF₄＋O₂等エツチングガス）を用いて溝部を
除き、多結晶シリコンを除去し、全体を再び酸
化することによつてＵ字分離が形成できる。

ところで、従来のＵ字分離の形成は、素子配列
デザインが容易であることから、例えば結晶面
（100）基板の場合、第８図のように〈011〉また
は〈01１〉等のへき開面に沿つた方向に対して
90゜に交差する網状に形成していた。しかし、通
常この分離帯１１の形成は工程の最初に近い段階
で行なわれるため、これに続く素子領域１２の形
成のための酸化、拡散等の長時間高温の熱処理に
より、上記の分離帯１１方向（即ち、当該結晶軸
方向）に沿つて結晶欠陥１３の発生が避けられな
かつた。つまり、結晶のへき開に用いられるなど
歪や欠陥が拡がりやすい結晶面に沿つてＵ字型溝
の分離帯１１を形成し、充填後、各種熱処理を加
えるため、欠陥１３が発生し易い状況となる。こ
れらの欠陥１３は多くの再結合電流を供給するた
め、近傍の各素子領域１２はリーク電流が大き
く、かつ、分離特性も劣る他、チツプ全体の消費
電力も大きくなる等の問題点をひき起こしてい
た。

また、従来の90゜交差のＵ字分離では、第９図
ａの平面図、ｂはＡ−Ａ断面図に示すように、分
離帯１１に充填物１４を埋め込んだとき、充填さ
れない部分１５が発生し易く、これは後々の工程
でこの部分の洗浄不足を引き起こしたり、Al等
の金属配線１６の断線等が起こり易い。加えて、
結晶自体にも大きな歪が加わり、欠陥の発生即ち
素子のリーク電流増大の誘因となつていた。

このため、固体イメージセンサにおいては、基
板上に多数配列形成される素子間の分離帯に沿つ
て結晶欠陥が多数発生し易く、これが画面のキズ
となつて現れること、および、結晶欠陥により暗
電流レベルが上昇し、ダイナミツクレンジが低下
し、特に低照度での撮像が困難となつて、実用的
なイメージセンサが得られなかつた。

［発明の目的］ 本発明は、上記従来技術の欠点を克服し、分離
帯の形成による欠陥の発生が極めて少なく電気的
特性の優れた集積回路が得られる半導体素子分離
帯の形成方法を提供することを目的とする。

［発明の概要］ このため、本発明はＵ字分離帯の溝を結晶へき
開面に沿つた方向から5゜以上ずらして形成するよ
うにしたことを特徴としている。

［発明の実施例］ 以下、本発明の実施例を説明する。

第１図ａ，ｂ，ｃは本発明により形成されたＵ
字分離形状例の平面図を示したものである。図
中、第８図と同一符号は同一または相当部分を示
す。第１図ａは分離帯１１を90゜に交差する網状
に形成することによつて、各素子領域１２を分離
した場合の例で、分離帯１１をへき開面〈011〉
方向に対して45゜傾けて配列している。第１図ｂ，
ｃは六角形状の分離帯１１の形成例であり、同図
ｂではＡ，Ｃ方向の分離帯１１がへき開面に対し
てずれた角度を有している。また、同図ｃでは全
ての分離帯１１がへき開面に対してずれた角度を
有している。

このように素子領域１２を分離するための分離
帯１１をへき開面に沿つた方向に対してある角度
だけずらした状態で形成することにより、分離帯
に沿つて発生する結晶欠陥も少なく抑えることが
でき、素子の分離を良好に行なうことができるよ
うになる。

このときのへき開面に対して分離帯１１をずら
す角度は、フオトエツチング工程での溝パターン
を形成する技術によつて決まり、あまり角度を小
さくすると、へき開面からオフ・アングルでのマ
スク合せが困難になる。従つて、現状では5゜以上
とすることが好ましい。

更に、このとき第１図ｂ，ｃで示すように、分
離帯１１の交差角を120゜と大きくとることによ
り、第２図に示すように、前述90゜交差の開口部
のような充填されない部分が殆ど発生せず、前記
の洗浄不足やAl等の金属配線の断線も殆どなく
なる。

一方、Ｕ字分離の交差角と結晶に対するストレ
スの関係を計算すると第３図に示すようになる。
ここで、縦軸は正確には一定の深さで対称に交差
する溝切りにより発生するストレスの和と交差の
ない場合のストレスσ₀（2πは規格化のための係数）
の比を表わす。これによれば、より大きな交差角
の方がストレスが小さく、即ち、結晶の歪も少な
く欠陥の発生も少ないことが判る。

従つて、以上のことから前記第２図に示した分
離交差角120゜の分離帯１１を形成することが、Ｕ
字分離形状として最適であることが判る。

次に、以上に説明した交差角120゜の素子間分離
帯をシリコン基板上に形成してPNダイオードを
製造する方法を第４図ａ〜ｆに示す工程説明図を
参照して説明する。

(a) ｎ型（100）面で比抵抗5Ω・cmのシリコン基
板２１を熱酸化またはCVDにより約0.6〜
1.2μm程度のSiO₂２２を成長させる。そして、
フオトレジストを塗布ベーク後に、所望する素
子を120゜の角度で交差する１〜3μm幅の分離帯
網で分離できるように配列すべく設計されたフ
オトマスクを用いて、紫外線露光等により露光
現象し、パターンを得る。

(b) 次に、ウエハーを所定のRIE装置内の真空槽
に入れ、前工程で形成したSiO₂２２のパター
ンをマスクとしてシリコン基板２１にRIEを施
こし、４〜7μmの垂直な溝２３を形成する。こ
のエツチングを行なう代表的条件はエツチング
ガスCCl₄100cc／分＋O₂40cc／分、RF電力
150W（13.6MHz）、圧力3.5paなどである。

(c) RIEによる汚染をHNO₃：HF：CH₃COOH
＝50：１：50のエツチング液にて約１分化学エ
ツチングすることにより除去した後、熱酸化に
より数千ÅのSiO₂２２を全体に形成する。

然る後に、多結晶シリコン２４のCVD等に
より残りの溝を完全に充填する。

(d) シリコンウエハーをプラズマエツチング装置
の真空槽内に入れ、プラズマエツチングを用い
て溝部を除き多結晶シリコンを除去する。この
場合のエツチング条件はエツチングガス
CF₄100cc／分＋O₂10cc／分、RF電力150W、
圧力1.0Torrである。

然る後に、シリコンウエハー全体を熱酸化し
て多結晶シリコン２４上にもSiO₂２を形成す
る。

(e) シリコンウエハーの所定の場所にフオトエツ
チングによりSiO₂に開口を設け、ここからｐ
型不純物であるボロンを900〜1000℃程度の温
度で選択的にSi基板に付着（デポジシヨン）さ
せ、かつ、1000〜1100℃の温度で酸化性雰囲気
に置くことにより、より深く拡散させ、ｐ型拡
散領域２５を形成すると同時に表面にSiO₂２
２膜を得る。これによつて、接合深さ１〜3μm
でｐ型の表面濃度が１×10¹⁸〜１×10²⁰／cm³程
度のPN接合が形成される。

(f) 前工程で形成したｐ型拡散領域２５に電気的
コンタクトを得るためフオトエツチングにて
SiO₂に開口を設ける。Al等の金属を真空蒸気
などにより約1μmの厚さに形成し、同様にフオ
トエツチングによりAl電極２６パターンを得
る。また、ウエハー裏面にも同様にAl，Au等
の金属を真空蒸気などにより数千Å程度被着さ
せて裏面電極２７を形成し、最終的に電気炉な
どで加熱し、Siと合金化させる。

これにより、第５図ａに示す如き分離帯形状を
素子間に有するPNダイオードＡが得られる。

更に、第５図ｂは上記工程のうちａのフオトマ
スクを異ならせて製造したPNダイオードＢを示
し、また、第５図ｃは分離帯の形状だけは従来通
りとし、他は上記工程と同じ条件で製造したPN
ダイオードＣを示している。

これら第５図ａ〜ｃに示すPNダイオードの逆
方向電流を測定したところ、第６図に示す結果が
得られた。即ち、従来の構造である〈011〉方向
に沿つた分離帯を持つダイオードＣが最も逆方向
電流が大きく、顕微鏡観察により分離帯に沿つて
多くの結晶欠陥の発生が見られた。一方、ダイオ
ードＡ，Ｂにおいては、顕微鏡観察にても特に結
晶欠陥の発生が見られず、ダイオードＣを45゜回
転して〈011〉方向に沿つた結晶欠陥の発生を抑
えてあるダイオードＢではダイオードＣより小さ
い逆方向電流が観測された。また、分離帯の交差
角を120゜と大きくし、歪を小さくすることによ
り、欠陥発生をより低く抑えたダイオードＡで
は、より少ない逆方向電流が観測され、本発明の
効果が実証された。

このことから、本発明による分離帯形成方法を
用いて固体イメージセンサの各画素間分離を行な
えば、従来の接合分離に比べ、寄生容量が小さ
く絶縁性が良いこと、光吸収の大きい多結晶シ
リコンを溝充填に用いているので、素子間の遮光
性も良いことなどがあるため、画素間の信号のク
ロストークが極めて小さくなる。従つて、画像の
ぼけが少なく、高解像度で、かつブルーミングの
少ない撮像が期待できる。

尚、本発明は上記実施例のみならず、殆どすべ
てのバイポーラトランジスタ、FET、SIT、
MOS、Ｃ−MOS等の素子を用いたIC、LSIの素
子間分離に問題なく適用できる。

また、上記実施例のように、必ずしも素子工程
前に分離帯を製作する必要はなく、素子形成工程
後に分離帯を形成することも充分可能である。

更に、本発明はシリコン（100）面ウエハーに
限られるものではなく、シリコン（111）面の場
合は〈110〉，〈101〉，〈011〉等の方向からずらす
ことなどにより実現でき、また、他面方向も同様
な原理により可能である。

更にまた、半導体基板はシリコンのみに限られ
る訳ではなく、GaAs等の−族半導体等の分
離帯形式にも適用可能なことは言う迄もない。

［発明の効果］ 以上のように本発明によれば、分離帯をへき開
面に沿つた方向から50以上傾けて形成するように
したので、分離帯に生じる結晶欠陥が少なくな
り、素子間分離が良好に行なわれて電気的特性の
優れた集積回路が得られるようになる。

【図面の簡単な説明】

第１図ａ〜ｃは本発明の各実施例を示す素子分
離帯形成方法説明図、第２図は第１図ｂ，ｃの分
離帯交差部の拡大説明図、第３図は交差角と結晶
ストレスの関係図、第４図ａ〜ｆは本発明の適用
例を示すPNダイオード製造工程説明図、第５図
ａ〜ｃは本発明と従来例を比較するための各素子
の平面構造図、第６図は第５図の各素子の逆方向
電流特性図、第７図ａ〜ｄは一般的なＵ字分離帯
形成工程説明図、第８図は従来例におけるＵ字分
離帯平面構成図、第９図は第２図の交差部拡大図
で、ａはその平面図、ｂはそのＡ−Ａ断面図であ
る。 １，２１……シリコン基板、２，２２……
SiO₂、３，２３……溝、４，２４……多結晶シ
リコン、１１……分離帯、１２……素子領域、１
３……結晶欠陥、１４……充填物、１５……充填
されない部分、１６……金属配線、２５……ｐ型
拡散領域、２６……Al電極、２７……裏面電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に形成する複数個の素子間にＵ
   字溝切りおよび溝充填法により分離帯を形成する
   半導体素子分離帯の形成方法において、前記半導
   体基板の結晶へき開面に対して5゜以上の角度を持
   たせて前記分離帯を形成することを特徴とする半
   導体素子分離帯の形成方法。 ２ 特許請求の範囲第１項記載において、素子間
   に形成する前記分離帯の形状を六角形状に形成す
   ることを特徴とする半導体素子分離帯の形成方
   法。 ３ 特許請求の範囲第１項記載において、半導体
   基板上に形成、分離すべき複数個の素子がフオト
   ダイオードまたはイメージセンサ用受光素子であ
   ることを特徴とする半導体素子分離帯の形成方
   法。