JPS6132541A - 絶縁分離基板の製法 - Google Patents

絶縁分離基板の製法

Info

Publication number
JPS6132541A
JPS6132541A JP15455284A JP15455284A JPS6132541A JP S6132541 A JPS6132541 A JP S6132541A JP 15455284 A JP15455284 A JP 15455284A JP 15455284 A JP15455284 A JP 15455284A JP S6132541 A JPS6132541 A JP S6132541A
Authority
JP
Japan
Prior art keywords
single crystal
oxide film
crystal semiconductor
silicon layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15455284A
Other languages
English (en)
Inventor
Shigeo Akiyama
茂夫 秋山
Toshiro Abe
敏郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP15455284A priority Critical patent/JPS6132541A/ja
Publication of JPS6132541A publication Critical patent/JPS6132541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、単結晶半導体基板の上に個々に分離独立し
た単結晶半導体島を形成する絶縁分離基板の製法に関す
る。
（背景技術） 半導体集積回路装置の中の各回路素子間の絶縁分離技術
としては、一般にＰＮ接合がもちいられている。しかし
この方法では隣接する回路素子間の電位に気をつけて電
界効果によるリーク電流が流れないように注意する必要
がある。
（発明の目的） この発明の目的とするところは、単結晶半導体基板の上
に絶縁性膜を介して個々に分離独立した単結晶半導体島
を形成する絶縁分離基板の製法を提供せんとするもので
ある。
（発明の開示） この発明の要旨とするところは、シリコン単結晶半導体
基板１の表面を熱酸化して表面に酸化膜２を形成し、該
酸化膜２の上にポリシリコン４を全面に堆積させてアニ
ーリングを行いポリシリコン４を単結晶化し、該ポリシ
リコン４を部分的に酸化膜２が露出するまでエッテチン
グすることにより酸化膜２上にエツチングで形成された
空間で分離された単結晶半導体島５を形成することを特
徴とする絶縁分離基板の製法である。
以下この発明を図示せる一実施例により説明する。
第１図乃至第４図はこの発明の一実施例である。
まず第１図に示すようにシリコン単結晶半導体基板１の
表面を熱酸化して表面に酸化膜２を形成する。
続いて第２図に示すように、酸化膜２の上にポリシリコ
ン４を全面に厚く堆積させる。
ポリシリコン４を全面に堆積させたうえでアニーリング
を行いポリシリコン４を単結晶化する。第３図はこの状
態をしめす。
最後にポリシリコン４を部分的にエノテチングにより除
去し、単結晶ポリシリコン４からなる単結晶半導体島５
を所用数形成する。部分的にエノテチングにより除去す
るポリシリコン４は酸化膜２が露出するまで除去する。
このようにして絶縁性膜である酸化Ｈ’Ｊ２の上にエツ
チングで形成された空間で分離された単結晶半導体島５
を形成することができるのであるつ以上のようにこの工
程には研磨工程を含まないことが特徴である。
（発明の効果） 以上のようにこの発明によれば、単結晶半導体基板の上
において、絶縁性膜である酸化膜２の上にエツチングで
形成された空間で分離された単結晶半導体島５を形成す
ることができるのである。この発明によれば、絶縁性膜
である酸化膜２の上に空間で分離された単結晶半導体島
５を形成するので、単結晶半導体島５相互間で、電位差
が生してもチャンネルの発生を防止出来、リーク電流の
発生、耐電圧の低下を招くことがない。更に個々の単結
晶半導体島５に形成した回路はディスクリート部品と等
価になるので、耐サージ性に優れた高周波領域での動作
においても不要な寄生容量を生じない半導体集積回路装
置かえられる。加えてこの絶縁分離基板の製法において
は、研磨工程を含まないのて゛製造が容易であるという
利点がある。
【図面の簡単な説明】
第１図乃至第４図はこの発明の一実施例を示す断面図で
ある。 １はシリコン単結晶半導体基板、２は酸化膜５は単結晶
半導体島。

Claims (1)

    【特許請求の範囲】
  1. （１）シリコン単結晶半導体基板１の表面を熱酸化して
    表面に酸化膜２を形成し、該酸化膜２の上にポリシリコ
    ン４を全面に堆積させてアニーリングを行いポリシリコ
    ン４を単結晶化し、該ポリシリコン４を部分的に酸化膜
    ２が露出するまでエッテチングすることにより酸化膜２
    上にエッチングで形成された空間で分離された単結晶半
    導体島５を形成することを特徴とする絶縁分離基板の製
    法。
JP15455284A 1984-07-25 1984-07-25 絶縁分離基板の製法 Pending JPS6132541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15455284A JPS6132541A (ja) 1984-07-25 1984-07-25 絶縁分離基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15455284A JPS6132541A (ja) 1984-07-25 1984-07-25 絶縁分離基板の製法

Publications (1)

Publication Number Publication Date
JPS6132541A true JPS6132541A (ja) 1986-02-15

Family

ID=15586742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15455284A Pending JPS6132541A (ja) 1984-07-25 1984-07-25 絶縁分離基板の製法

Country Status (1)

Country Link
JP (1) JPS6132541A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316576A (ja) * 1988-03-01 1989-12-21 Hitachi Metals Ltd 圧電駆動弁
KR100379136B1 (ko) * 1998-10-02 2003-04-08 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 형성 방법과 반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316576A (ja) * 1988-03-01 1989-12-21 Hitachi Metals Ltd 圧電駆動弁
KR100379136B1 (ko) * 1998-10-02 2003-04-08 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 형성 방법과 반도체 소자

Similar Documents

Publication Publication Date Title
EP0615286B1 (en) Semiconductor device provided with isolation region
US4343080A (en) Method of producing a semiconductor device
JP3006425B2 (ja) 半導体装置及びその製造方法
JPH05190663A (ja) 半導体集積回路の製造方法
JPH0697297A (ja) コンタクトを有する半導体素子及びその製造方法
JPS6132541A (ja) 絶縁分離基板の製法
KR890003146B1 (ko) 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법
JP3321527B2 (ja) 半導体装置の製造方法
JPS6132542A (ja) 絶縁分離基板の製法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JPS6196748A (ja) 誘電体分離基板及びその製造方法
JPS58159348A (ja) 半導体装置の分離方法
JP2763105B2 (ja) 半導体装置の製造方法
JPS6047437A (ja) 半導体装置およびその製造方法
JPS5939044A (ja) 絶縁分離集積回路用基板の製造方法
JPS6089957A (ja) 相補形半導体装置
JPS6025247A (ja) 半導体装置の製造方法
JPS6120141B2 (ja)
JPS6115372A (ja) 半導体装置およびその製造方法
JP3194286B2 (ja) バイポーラトランジスタの製造方法
JPH0464247A (ja) 誘電体分離基板とその製造方法
JPS6244411B2 (ja)
JPH10284478A (ja) 半導体装置の製造方法
JPS60111452A (ja) 半導体装置
JPH07326660A (ja) 半導体装置の製造方法