CN109192769A - 具有低正向压降高电压的二极管整流芯片及其制造方法 - Google Patents
具有低正向压降高电压的二极管整流芯片及其制造方法 Download PDFInfo
- Publication number
- CN109192769A CN109192769A CN201810812197.7A CN201810812197A CN109192769A CN 109192769 A CN109192769 A CN 109192769A CN 201810812197 A CN201810812197 A CN 201810812197A CN 109192769 A CN109192769 A CN 109192769A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer surface
- layers
- layer
- diode rectification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 24
- 239000011574 phosphorus Substances 0.000 claims abstract description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052796 boron Inorganic materials 0.000 claims abstract description 19
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 238000005245 sintering Methods 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 238000004528 spin coating Methods 0.000 claims abstract description 6
- 239000011521 glass Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 13
- 238000006396 nitration reaction Methods 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000000843 powder Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 8
- 229910001868 water Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910019213 POCl3 Inorganic materials 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 5
- 239000004519 grease Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 5
- 238000002242 deionisation method Methods 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
本发明公开了一种具有低正向压降高电压的二极管整流芯片，所述二极管整流芯片的结构为GaB P+N N+型，包括依次设置的GaB P+层、N层和N+层，GaB P+层的上表面镀有金属层，GaB P+层和N层的两侧蚀刻有“U”型沟槽，“U”型沟槽的表面烧结有玻璃层；本发明还公开了所述二极管整流芯片的制造工艺，包括：晶片表面清洗、磷扩、减薄、镓硼扩散、匀胶保护、沟槽腐蚀、清洗、玻璃钝化、镀镍金。本发明通过对芯片制造过程中扩散工艺的改进，使芯片不但正向压降低，而且电压大大提高，提升了芯片的品质。
Description
技术领域
本发明属于功率半导体器件领域，具体地，涉及一种具有低正向压降高电压的二极管整流芯片及其制造方法。
背景技术
随着电器元件的微小型化发展，产品应用对芯片的能力要求越来越高，在芯片封装中高压产品要求芯片反向电压提高，但是芯片的正向压降降低，目前常规芯片制造工艺已无法满足高压产品应用需求，所以需通过芯片流程设计及参数改进，提升产品应用能力。
发明内容
本发明的目的在于提供一种具有低正向压降高电压的二极管整流芯片及其制造方法，以克服现有技术的不足之处。
本发明的目的可以通过以下技术方案实现：
具有低正向压降高电压的二极管整流芯片，所述二极管整流芯片的结构为GaB P+N N+型，包括依次设置的GaB P+层、N层和N+层，GaB P+层的上表面镀有金属层，GaB P+层和N层的两侧蚀刻有“U”型沟槽，“U”型沟槽的表面烧结有玻璃层；
所述二极管整流芯片由如下步骤制造而成：
步骤S1、晶片表面清洗：先用去离子水冲洗1遍，再用甲醇/丙酮清洗2-3遍，再用去离子水冲洗2-3遍，去除晶片表面的杂质、油脂脏物，烘干；
步骤S2、磷扩：采用POCl3液态源进行磷预淀积扩散，然后进行磷再扩散推结，在晶片表面形成N+层；
步骤S3、减薄：通过减薄机将晶片一面磷扩区域减除，将磷结全部去除；
步骤S4、镓硼扩：在去除磷扩的面涂镓硼液态源，将晶片推入扩散炉管进行镓硼扩，形成GaB P+层；
步骤S5、匀胶：在晶片表面涂盖一层厚度均匀的光刻胶，并经过烘箱烘烤使光刻胶牢固粘附在晶片表面；
步骤S6、腐蚀开沟：曝光后将晶片经过低温混酸条件下腐蚀，形成“U”型沟槽；
步骤S7、RCA清洗：使用硫酸将晶片表面光刻胶去除干净，并对晶片进行RCA清洗，清除晶片表面以及沟槽的杂质；
步骤S8、SIPOS膜及钝化层的生成：通过LPCVD晶片表面生成一层半绝缘多晶硅膜，然后将玻璃粉填充至沟槽内部，通过玻璃烧结炉将玻璃粉熔化成致密的玻璃钝化层，形成玻璃层；
步骤S9、LTO：在390-410℃，晶片表面低温氧化生成一层二氧化硅膜；
步骤S10、去氧化膜：涂盖一层光刻胶，经过曝光、显影，随后浸泡低温混酸，去除晶片表面部分二氧化硅膜及半绝缘多晶硅膜；
步骤S11、镀镍金：将晶片在表面镀镍和镀金，形成金属层，并将已镀镍金的晶片进行100％测试，确保每颗芯片都符合电性标准。
具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，包括如下步骤：
步骤S1、晶片表面清洗：先用去离子水冲洗1遍，再用甲醇/丙酮清洗2-3遍，再用去离子水冲洗2-3遍，去除晶片表面的杂质、油脂脏物，烘干；
步骤S2、磷扩：采用POCl3液态源进行磷预淀积扩散，然后进行磷再扩散推结，在晶片表面形成N+层；
步骤S3、减薄：通过减薄机将晶片一面磷扩区域减除，将磷结全部去除；
步骤S4、镓硼扩：在去除磷扩的面涂镓硼液态源，将晶片推入扩散炉管进行镓硼扩，形成GaB P+层；
步骤S5、匀胶：在晶片表面涂盖一层厚度均匀的光刻胶，并经过烘箱烘烤使光刻胶牢固粘附在晶片表面；
步骤S6、腐蚀开沟：曝光后将晶片经过低温混酸条件下腐蚀，形成“U”型沟槽；
步骤S7、RCA清洗：使用硫酸将晶片表面光刻胶去除干净，并对晶片进行RCA清洗，清除晶片表面以及沟槽的杂质；
步骤S8、SIPOS膜及钝化层的生成：通过LPCVD晶片表面生成一层半绝缘多晶硅膜，然后将玻璃粉填充至沟槽内部，通过玻璃烧结炉将玻璃粉熔化成致密的玻璃钝化层，形成玻璃层；
步骤S9、LTO：在390-410℃，晶片表面低温氧化生成一层二氧化硅膜；
步骤S10、去氧化膜：涂盖一层光刻胶，经过曝光、显影，随后浸泡低温混酸，去除晶片表面部分二氧化硅膜及半绝缘多晶硅膜；
步骤S11、镀镍金：将晶片在表面镀镍和镀金，形成金属层，并将已镀镍金的晶片进行100％测试，确保每颗芯片都符合电性标准。
进一步地，步骤S2中所述预淀积扩散温度为1050±10℃,时间为10.5-11.5h。
进一步地，其特征在于，步骤S2中所述推结的温度为1250±5℃、时间为60±10h，N2流量为6L/min，O2流量为2L/min。
进一步地，步骤S5中所述烘烤温度为125-140℃，烘烤1.5-2h。
进一步地，步骤S6中所述腐蚀的深度控制90-130um。
进一步地，步骤S6和步骤步骤S10中所述低温混酸条件为15-20℃，HF：HCl：H2O＝1:1.9-2.2:3000-3500。
本发明的有益效果：
本发明通过对扩散工艺的改进，使芯片不但正向压降低，而且电压大大提高，提升了芯片的品质。
附图说明
为了便于本领域技术人员理解，下面结合附图对本发明作进一步的说明。
图1为本发明的一种具有低正向压降高电压的二极管整流芯片的结构示意图；
图2为本发明的晶片磷扩后的结构示意图；
图3为本发明的晶片镓硼扩后的结构示意图。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
一种具有低正向压降高电压的二极管整流芯片，其结构为GaB P+N N+型，如图1所示，包括依次设置的GaB P+层3、N层2和N+层1，GaB P+层3的上表面镀有金属层4，GaB P+层3和N层2的两侧蚀刻有“U”型沟槽6，“U”型沟槽6的表面烧结有玻璃层5；
所述芯片的制造方法，包括如下步骤：
步骤S1、晶片表面清洗：先用去离子水冲洗1遍，再用甲醇/丙酮清洗2-3遍，再用去离子水冲洗2-3遍，去除晶片表面的杂质、油脂等脏物，烘干；
步骤S2、磷扩：采用POCl3液态源进行磷预淀积扩散，预淀积温度为1050±10℃,时间为10.5-11.5h，然后进行磷再扩散推结，温度1250±5℃、时间60±10h，N2流量为6L/min，O2流量为2L/min，在晶片表面形成N+层1；
磷扩后的晶片的结构如图2所示，N层2的上、下表面均磷扩有N+层1；
步骤S3、减薄：通过减薄机将晶片一面磷扩区域减除，将磷结全部去除；
步骤S4、镓硼扩：在去除磷扩的面涂镓硼液态源，将晶片推入扩散炉管进行镓硼扩，形成GaB P+层3；
镓硼扩后晶片的结构如图3所示，N层2一表面的磷扩区N+层1去除，镓硼扩有GaB P+层3；
步骤S5、匀胶：在晶片表面涂盖一层厚度均匀的光刻胶，并经过烘箱烘烤使光刻胶牢固粘附在晶片表面，烘烤温度为125-140℃，烘烤1.5-2h；
步骤S6、腐蚀开沟：曝光后将晶片经过低温混酸条件下腐蚀，腐蚀深度控制90-130um，形成“U”型沟槽6；
其中，低温混酸条件为15-20℃，HF：HCl：H2O＝1:1.9-2.2:3000-3500；
步骤S7、RCA清洗：使用硫酸将晶片表面光刻胶去除干净，并对晶片进行RCA清洗，清除晶片表面以及沟槽的杂质；
步骤S8、SIPOS膜及钝化层的生成：通过LPCVD晶片表面生成一层半绝缘多晶硅(SIPOS)膜，然后将玻璃粉填充至沟槽内部，通过玻璃烧结炉将玻璃粉熔化成致密的玻璃钝化层，形成玻璃层5；
步骤S9、低温氧化(LTO)：在390-410℃，晶片表面低温氧化生成一层二氧化硅膜；
步骤S10、去氧化膜：涂盖一层光刻胶，经过曝光、显影，随后浸泡低温混酸，去除晶片表面部分二氧化硅膜及半绝缘多晶硅膜；
步骤S11、镀镍金：将晶片在表面镀镍和镀金，形成金属层4，并将已镀镍金的晶片进行100％测试，确保每颗芯片都符合电性标准。
制造得到的芯片的参数如下：雪崩击穿电压VBO≥1600V；正向电压VF(IF＝12.5A)≤0.9V。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (7)
1.具有低正向压降高电压的二极管整流芯片，其特征在于，所述二极管整流芯片的结构为GaB P+N N+型，包括依次设置的GaB P+层(3)、N层(2)和N+层(1)，GaB P+层(3)的上表面镀有金属层(4)，GaB P+层(3)和N层(2)的两侧蚀刻有“U”型沟槽(6)，“U”型沟槽(6)的表面烧结有玻璃层(5)；
所述二极管整流芯片由如下步骤制造而成：
步骤S1、晶片表面清洗：先用去离子水冲洗1遍，再用甲醇/丙酮清洗2-3遍，再用去离子水冲洗2-3遍，去除晶片表面的杂质、油脂脏物，烘干；
步骤S2、磷扩：采用POCl3液态源进行磷预淀积扩散，然后进行磷再扩散推结，在晶片表面形成N+层(1)；
步骤S3、减薄：通过减薄机将晶片一面磷扩区域减除，将磷结全部去除；
步骤S4、镓硼扩：在去除磷扩的面涂镓硼液态源，将晶片推入扩散炉管进行镓硼扩，形成GaB P+层(3)；
步骤S5、匀胶：在晶片表面涂盖一层厚度均匀的光刻胶，并经过烘箱烘烤使光刻胶牢固粘附在晶片表面；
步骤S6、腐蚀开沟：曝光后将晶片经过低温混酸条件下腐蚀，形成“U”型沟槽(6)；
步骤S7、RCA清洗：使用硫酸将晶片表面光刻胶去除干净，并对晶片进行RCA清洗，清除晶片表面以及沟槽的杂质；
步骤S8、SIPOS膜及钝化层的生成：通过LPCVD晶片表面生成一层半绝缘多晶硅膜，然后将玻璃粉填充至沟槽内部，通过玻璃烧结炉将玻璃粉熔化成致密的玻璃钝化层，形成玻璃层(5)；
步骤S9、LTO：在390-410℃，晶片表面低温氧化生成一层二氧化硅膜；
步骤S10、去氧化膜：涂盖一层光刻胶，经过曝光、显影，随后浸泡低温混酸，去除晶片表面部分二氧化硅膜及半绝缘多晶硅膜；
步骤S11、镀镍金：将晶片在表面镀镍和镀金，形成金属层(4)，并将已镀镍金的晶片进行100％测试，确保每颗芯片都符合电性标准。
2.根据权利要求1所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，包括如下步骤：
步骤S1、晶片表面清洗：先用去离子水冲洗1遍，再用甲醇/丙酮清洗2-3遍，再用去离子水冲洗2-3遍，去除晶片表面的杂质、油脂脏物，烘干；
步骤S2、磷扩：采用POCl3液态源进行磷预淀积扩散，然后进行磷再扩散推结，在晶片表面形成N+层(1)；
步骤S3、减薄：通过减薄机将晶片一面磷扩区域减除，将磷结全部去除；
步骤S4、镓硼扩：在去除磷扩的面涂镓硼液态源，将晶片推入扩散炉管进行镓硼扩，形成GaB P+层(3)；
步骤S5、匀胶：在晶片表面涂盖一层厚度均匀的光刻胶，并经过烘箱烘烤使光刻胶牢固粘附在晶片表面；
步骤S6、腐蚀开沟：曝光后将晶片经过低温混酸条件下腐蚀，形成“U”型沟槽(6)；
步骤S7、RCA清洗：使用硫酸将晶片表面光刻胶去除干净，并对晶片进行RCA清洗，清除晶片表面以及沟槽的杂质；
步骤S8、SIPOS膜及钝化层的生成：通过LPCVD晶片表面生成一层半绝缘多晶硅膜，然后将玻璃粉填充至沟槽内部，通过玻璃烧结炉将玻璃粉熔化成致密的玻璃钝化层，形成玻璃层(5)；
步骤S9、LTO：在390-410℃，晶片表面低温氧化生成一层二氧化硅膜；
步骤S10、去氧化膜：涂盖一层光刻胶，经过曝光、显影，随后浸泡低温混酸，去除晶片表面部分二氧化硅膜及半绝缘多晶硅膜；
步骤S11、镀镍金：将晶片在表面镀镍和镀金，形成金属层(4)，并将已镀镍金的晶片进行100％测试，确保每颗芯片都符合电性标准。
3.根据权利要求2所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，步骤S2中所述预淀积扩散温度为1050±10℃,时间为10.5-11.5h。
4.根据权利要求2所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，步骤S2中所述推结的温度为1250±5℃、时间为60±10h，N2流量为6L/min，O2流量为2L/min。
5.根据权利要求2所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，步骤S5中所述烘烤温度为125-140℃，烘烤1.5-2h。
6.根据权利要求2所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，步骤S6中所述腐蚀的深度控制90-130um。
7.根据权利要求2所述的具有低正向压降高电压的二极管整流芯片的制造方法，其特征在于，步骤S6和步骤步骤S10中所述低温混酸条件为15-20℃，HF：HCl：H2O＝1:1.9-2.2:3000-3500。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810812197.7A CN109192769A (zh) | 2018-07-23 | 2018-07-23 | 具有低正向压降高电压的二极管整流芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810812197.7A CN109192769A (zh) | 2018-07-23 | 2018-07-23 | 具有低正向压降高电压的二极管整流芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109192769A true CN109192769A (zh) | 2019-01-11 |
Family
ID=64937148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810812197.7A Pending CN109192769A (zh) | 2018-07-23 | 2018-07-23 | 具有低正向压降高电压的二极管整流芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192769A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786244A (zh) * | 2019-02-23 | 2019-05-21 | 固镒电子(芜湖)有限公司 | 一种晶片的加工工艺 |
| CN113178385A (zh) * | 2021-03-31 | 2021-07-27 | 青岛惠科微电子有限公司 | 一种芯片的制造方法、制造设备和芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474506A (zh) * | 2013-06-09 | 2013-12-25 | 苏州润阳光伏科技有限公司 | 双面受光太阳电池制作方法 |
| CN104201102A (zh) * | 2014-08-28 | 2014-12-10 | 苏州启澜功率电子有限公司 | 一种快恢复二极管frd芯片及其制作工艺 |
| EP3196943A1 (en) * | 2016-01-22 | 2017-07-26 | ABB Technology AG | Bipolar diode and method for manufacturing such a diode |
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
-
2018
- 2018-07-23 CN CN201810812197.7A patent/CN109192769A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474506A (zh) * | 2013-06-09 | 2013-12-25 | 苏州润阳光伏科技有限公司 | 双面受光太阳电池制作方法 |
| CN104201102A (zh) * | 2014-08-28 | 2014-12-10 | 苏州启澜功率电子有限公司 | 一种快恢复二极管frd芯片及其制作工艺 |
| EP3196943A1 (en) * | 2016-01-22 | 2017-07-26 | ABB Technology AG | Bipolar diode and method for manufacturing such a diode |
| CN107346790A (zh) * | 2016-05-06 | 2017-11-14 | 杭州东沃电子科技有限公司 | 一种瞬态电压抑制器（tvs）芯片及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786244A (zh) * | 2019-02-23 | 2019-05-21 | 固镒电子(芜湖)有限公司 | 一种晶片的加工工艺 |
| CN113178385A (zh) * | 2021-03-31 | 2021-07-27 | 青岛惠科微电子有限公司 | 一种芯片的制造方法、制造设备和芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| CN106024625B (zh) | 一种高可靠抗辐照玻璃钝化电压调整二极管制造方法 | |
| CN109103242A (zh) | 一种穿通结构的可控硅芯片及其生产方法 | |
| CN104810283B (zh) | 一种适用于压接式封装的igbt芯片制造方法 | |
| CN109192769A (zh) | 具有低正向压降高电压的二极管整流芯片及其制造方法 | |
| CN106062975A (zh) | 太阳能电池的制造方法以及太阳能电池 | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| CN103993360B (zh) | 多晶硅片制绒辅助剂及其应用 | |
| CN108365015A (zh) | 半导体二极管芯片及其制作方法 | |
| CN110176521A (zh) | Se太阳能电池的碱刻蚀方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN105609549A (zh) | 双向放电管芯片及其制造方法 | |
| CN103668467B (zh) | 一种多晶硅片制绒添加剂及其应用 | |
| CN105489658B (zh) | 一种高htrb的高压快恢复二极管芯片及其生产工艺 | |
| JP6027511B2 (ja) | 半導体装置 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN104253042B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN110444596A (zh) | 一种可控硅芯片及其制造方法 | |
| CN208706655U (zh) | 一种穿通结构的可控硅芯片 | |
| CN105826181A (zh) | 防止ono结构剥落缺陷的方法 | |
| CN107403727A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 | |
| CN105576032B (zh) | SiC MOSFET器件单元及其制造方法 | |
| CN109065612A (zh) | 一种超级结mosfet结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |
|
| RJ01 | Rejection of invention patent application after publication |