CN110797296A - 一种带有内层空腔结构的soi产品的制备方法 - Google Patents
一种带有内层空腔结构的soi产品的制备方法 Download PDFInfo
- Publication number
- CN110797296A CN110797296A CN201810876183.1A CN201810876183A CN110797296A CN 110797296 A CN110797296 A CN 110797296A CN 201810876183 A CN201810876183 A CN 201810876183A CN 110797296 A CN110797296 A CN 110797296A
- Authority
- CN
- China
- Prior art keywords
- soi
- cavity structure
- product
- temperature
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Abstract
一种内部带有内层空腔结构的SOI产品的制备方法，其以单晶硅片为原料，依次进行下述操作以便制备得到具有内部空腔结构的SOI产品：空腔制备、SOI产品的制备；其中：空腔制备具体要求依次进行下述操作：光刻、BOSH干法硅刻蚀、湿制程去胶、湿制程清洗；SOI产品的制备要求是依次进行下述操作：低温等离子键合、高温退火、倒角、机械研磨抛光。本发明将光刻工艺与干法刻蚀工艺相结合的方式制备出了带有特定空腔结构的衬底单晶硅片，丰富了未来SOI的生产多样性。相对于现有技术而言，本发明具有可预期的较为巨大的经济价值和社会价值。
Description
技术领域：
本发明涉及半导体材料制备和应用技术领域，特别提供了一种带有内层空腔结构的SOI产品的制备方法。
背景技术：
现有技术中，SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和硅衬底间用二氧化硅薄膜(埋层氧化层)进行隔离，从而能更有效地消除各种体寄生效应，大大提高CMOS器件的性能。采用SOI材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
具有基体晶片、埋氧化层及器件层这样的结构的SOI晶片，通常多半通过贴合法来制造。该贴合方法是在两片硅晶片中的至少一方的表面，形成硅氧化膜后，隔着该氧化膜来密接两片晶片，并结合热处理来提高结合力，随后，镜面研磨其中一方的晶片，来获得所需求的SOI晶片。
MEMS的应用始于20世纪70年代末80年代初，当时用大型蚀刻硅片结构和背蚀刻膜片制作压力传感器。由于薄硅片振动膜在压力下变形，会影响其表面的压敏电阻走线，这种变化可以把压力转换成电信号。后来的电路则包括电容感应移动质量加速计，用于触发汽车安全气囊和定位陀螺仪。
近年来对MEMS关注的提高部分来自于表面微加工技术，主要方向是把牺牲层(结构制作时使其它层分开的材料)在最后一步溶解，生成悬浮式薄移动谐振结构。很多MEMS应用要求与传统的电子制造不同，如包含更多步骤、背面工艺、特殊金属和非常奇特的材料以及晶圆键合等等。确实，许多场合尤其是在生物和医疗领域，都不把硅片作为基底使用，很多地方选用玻璃和塑料，出于降低成本原因经常用塑料制成一次性医疗器械。提高集成度的一个主要途径是通过表面微加工方法，在微电子裸片顶部的保留区域进行MEMS结构后处理。但是必须考虑温度对前面已制造完成的微电子部分的破坏，所以对单片集成来讲，在低温下进行MEMS制造是一个关键。如果根据尺寸来定义MEMS，指一般制作在硅片上并带有机械功能的器件，虽然它不是专用的。更多要做的事情是在工艺技术上，进行改进和提高。人们期望获得一种内部带有空腔结构的SOI产品的制备方法。
发明内容：
本发明的目的是提供一种技术效果更优的带有内层空腔结构的SOI产品的制备方法，实现SOI片中的结构形成，本发明所述技术方法不仅能够制备带有内部结构的SOI片，还可以依照客户需求对最终形成的结构进行进行调整因此可以获得具有内部结构多样性的SOI产品。
本发明提供了一种带有内层空腔结构的SOI产品的制备方法，其特征在于：其以单晶硅片为原料，依次进行下述操作以便制备得到具有内部空腔结构的SOI产品：内部空腔的制备、SOI的加工(SOI最终产品的制备)；本发明所述制备方法相关产品多样，可能涉及硅片，氧化片、氮化硅等类型产品，均可实施此工艺；其中：
空腔制备具体要求依次进行下述操作：光刻(曝光+显影；技术细节对应权利要求1和4)、BOSH干法硅刻蚀、湿制程去胶、湿制程清洗；
光刻的具体要求是：首先将衬底单晶硅片抛光面涂布(Spin coating)正向光阻，使用正性光阻胶AZ P4620用作光致抗蚀剂，涂布胶量为每片产品6.5±1.5ml，转速500±100rpm，200±50s，软烤90±3℃60±15min，然后采用G-line光刻设备(G-line指的是亚微米g线投影光刻)对光刻加工后的单晶硅片进行掩膜板图形转移，显影后硬烤130±10℃，25±5min固化；
“光刻”中的“曝光”加工的优选进一步限定内容是：光刻过程中，使用的正向光阻剂AZ P4620经过均匀涂敷达到表面厚度3.5um±1um，在λ＝436的G-line设备曝光处理后得到匀称的图形开口。
采用BOSH干法刻蚀工艺对光刻处理后的单晶硅片进行干法刻蚀加工，按照光刻所得图形分布进行深硅刻蚀作业，刻蚀深度：10-20um；
BOSH干法刻蚀过程中进一步优选的技术要求是：反应室中通入SF6和C4F8及O2、N2，C4F8流量-185sccm，SF6-685sccm，O2-45.9sccm，N2-45.2sccm反应时间2-3min获得深度Depth：10-20um。
湿制程去胶、湿制程清洗的要求是：采用湿制程去胶工艺对光刻后硅片上残留的正性光阻胶AZ P4620进行去胶处理；之后清洗干净；进一步优选的技术要求是：光刻过程中，使用的美国安智正向光阻剂AZ P4620经过均匀涂敷达到表面厚度3.5um±1um，在λ＝436nm的G-line曝光处理后得到匀称的图形开口；
SOI产品的制备要求是依次进行下述操作：低温等离子键合、高温退火、倒角、机械研磨抛光。
本发明所述带有内层空腔结构的SOI产品的制备方法，优选技术内容是：
低温等离子键合的具体要求是：采用低温等离子键合技术对经过空腔制备处理后的硅片与另一片经过高温氧化处理后的SiO2氧化层，氧化层厚度为0.6um；进行低温等离子激活表面，之后进行键合加工。
低温等离子键合之后高温退火的要求是：退火温度1100℃，工艺气氛为氧气，工艺时间3h。进一步优选的技术要求是：低温等离子键合过程中的要求是：N2气氛，在频率为65.4Hz的低频电场作用下，使气体分子或原子发生电离，形成“等离子体”(Plasma)，对单晶硅表面进行激活，从而使硅表面携带更多的羟基OH-。
对高温退火后的键合片进行倒角的要求是：去除退火后键合片边缘2-3mm宽的区域；对倒角后的硅片进行顶层磨削+抛光处理，顶层硅预留厚度为10-30um。
SOI产品的制备过程中，在低温等离子键合之后进行高温退火的技术要求是：将装载键合后的硅片的石英舟装入退火炉中，通入氮气排出炉管内残余气体，然后通入O2，开始升温，直至温度升至工艺目标值1100℃±50℃，保持温度2h，排气(Purge)，通入N2降温到室温，之后停止通入氧气再通入氮气排除炉管内残余气体，取出键合片。
本发明中，相关反应式如下：
步骤1)SF6——>SFx+F(高活性F自由基)
Si+F——>SiF4
步骤2)O2——>O
Si+O——>SiO2(起到保护侧壁的作用)
步骤3)C4F8——>CFx+F(C4F8等离子会在硅槽所有的暴露面上沉积一层聚合物保护膜)
nCFx——>nCF2
nCF2+F——>CF4(离子轰击去除碳氟聚合物)
前述的步骤1)、步骤2)的反应内容都涉及刻蚀原理的；步骤3)的相关反应内容是关于钝化原理的。
本发明涉及的技术原理说明如下：
本发明制备SOI过程中，采用光刻工艺与干法刻蚀工艺相结合的方式制备一片带有特定图形空腔结构的单晶硅片1，另外使用热氧化工艺制备一片带有6000A厚度的氧化硅片2，在使用低温等离子键合技术对单晶硅片1和氧化硅片2上述两片进行预键合作业，预键合后的产品使用超声波无损探伤确认内部完好性(是否存在内部键合界面空洞)，对超声探伤合格的产品进行高温退火作业，使预键合的两片产品完成真正的键合，高温退火后的产品已经完成真正的键合，无法分离。对完成高温退火的键合片使用倒角工艺(Edge Grind)进行倒角作业，从而获得带有“斜坡”结构的键合片，最后对倒角后的键合片进行机械研磨抛光作业，使得顶层硅达到期望值(产品Spec)，完成磨抛作业后的产品才算是一片带有内部空腔结构的SOI产品。
本发明具有如下优点和有益效果：
1、本发明将光刻工艺与干法刻蚀工艺相结合的方式制备出了带有特定空腔结构的衬底单晶硅片，丰富了未来SOI的生产多样性。
2、本发明通过热氧化工艺制备带有特定厚度氧化层的氧化片，从而使得在后续的SOI生产过程中可以获得带有期望氧化层厚度的BOX层结构的SOI。
3、本发明所开发出的，预先制备带有特定空腔结构的单晶硅片再进行SOI生产的技术，对比传统半导体行业的器件制备技术，先获得带有某种特定功能的芯片再在后续的封装工艺中形成带有特定结构的产品的技术，首先将产品预期的特定结构制作在SOI的生产阶段，有以下几大优点：
1)将结构设计在SOI阶段，产品的最终功能不受影响，但是器件产品的最终体积将大大减少(材料的厚度、晶圆的尺寸未发生变化，却减少了封装阶段带来的体积增加的问题)；
2)将结构的加工工艺前移，可以为器件的最终生产加工成本和良率风险大大降低，尤其是在已经形成功能的芯片阶段进行特定结构的封装加工，此时的加工损失无疑大大加大了器件的生产成本和风险(减少封装阶段的特定结构生产，降低了封装难度、较大的提升了生产良率)；
3)将结构加工设计在SOI的生产阶段，可以带来产品的多样性，即可以在后道封装稳定不变的情况下，通过改变SOI阶段结构的加工从而使得获得产品的多样性，更利于开发出更多样性的产品。
4、随着MEMS技术的发展，未来越来越多的产品，可以借鉴这种结构设计加工前移的思路将产品的加工风险降低、提高产品良率、减少最终产品某一特征值(器件厚度、器件长度、器件体积等)，从而获得在单位面积上模块化集成化的提升，举例：通过此次方法降低了器件的封装体积，那么后续我们在固定面积的PCB上可以放置更多的器件数量，从而使得获得之前两倍甚至几倍的性能提升，从而达到产品升级、性能提升的效果。
相对于现有技术而言，本发明具有可预期的较为巨大的经济价值和社会价值。
附图说明：
图1为本发明中具有内部空腔结构的SOI制备工艺流程示意图之一；
图2为本发明中具有内部空腔结构的SOI制备工艺流程示意图之二；
图3为本发明中具有内部空腔结构的SOI制备工艺流程示意图之三；
图4为本发明中具有内部空腔结构的SOI制备工艺流程示意图之四；
图5为本发明中具有内部空腔结构的SOI制备工艺流程示意图之五；
图6为本发明中具有内部空腔结构的SOI制备工艺流程示意图之六；
图7表示为最终形成的SOI结构图。
具体实施方式：
附图标记含义如下：单晶硅片01、正向光阻薄膜02、单晶硅片04、掩膜版05、光刻设备06、显影液07、阳极电极08、阴极电极09、去胶液10、带有空腔结构的单晶硅片11、目标氧化硅圆片12、键合结构体13。
补充说明：
图1-图6为一种带有内层空腔结构的SOI的制备流程示意图，其中：
图1表示单晶硅片通过旋转镀膜的方式(Spin Coating)将02正向光阻(AZP4620)，均匀涂布在表面清洁的单晶硅片01上形成薄膜层，并在03Hot Plate上以90℃的温度进行60min的软烤将光刻胶固化。
图2表示将经过软烤的带有正向光阻的单晶硅片，进行掩膜版图案转移；如图2所示将经过软烤(90℃、60min)后带有正向光阻的单晶硅片04，使用镀有金属铬的玻璃材质掩膜版05，使用光源波长436nm(λ＝436)的光刻设备06进行掩膜版图案转移。
图3表示将经过曝光作业后的产品进行显影并进行坚膜(Hard Cure)；如图3所示，将经过曝光加工后的产品，使用显影液07进行显影作业，将掩膜版图案显现出来后，进行坚膜处理(130℃，25min)。
图4表示将进行完坚膜处理的产品进行BOSH干法刻蚀加工，进行硅刻蚀作业，将从掩膜版转移过来的图形刻印在单晶硅片01上；如图4所示在密闭真空腔内通入反应气体，在阳极电极08和阴极电极09间形成了电场，通入的反应气体在高频电场下进行电离形成活性离子团Plasma(离子和电子)其中等离子体中的离子，在反应腔体的扁压作用下，对被刻蚀表面进行轰击，形成破坏层从而加速等离子体中的自有活性基团在刻蚀表面反应，反应室中通入SF6和C4F8及O2、N2，C4F8流量-185sccm，SF6-685sccm，O2-45.9sccm，N2-45.2sccm反应时间2-3min获得深度Depth：10-20um。
图5表示将进行完刻蚀加工的单晶硅片，进行去胶处理；如图5所示将进行完刻蚀作业产品进行去胶处理。使用去胶液10将产品表面剩余正向光刻胶去除，获得干净表面以待后续加工。
图6表示带有空腔结构的单晶硅片与目标氧化硅晶圆片键合形成键合结构体；如图6所示，使用低温等离子键合工艺，对12氧化硅晶圆片的表面进行等离子体处理，使带有空腔结构的单晶硅片11与目标氧化硅圆片12的键合面能够获得足够的键合强度，以将带有空腔机构的单晶硅片11与目标氧化硅圆片12相接合成一个键合结构体13。
图7表示键合结构体经过高温退火、倒角、磨抛后获得带有内层空腔结构的SOI产品。
实施例1
SOI产品的制备要求是：依次进行下述操作：低温等离子键合、高温退火、倒角、机械研磨抛光。
低温等离子键合的具体要求是：采用低温等离子键合技术对经过空腔制备处理后的硅片与另一片经过高温氧化处理后的SiO2氧化层，氧化层厚度0.6um；进行低温等离子激活表面，之后进行键合加工；低温等离子键合之后高温退火的要求是：退火温度1100℃，工艺气氛为氧气，工艺时间3h。
低温等离子键合过程中的要求是：N2气氛，在频率为65.4Hz的低频电场作用下，使气体分子或原子发生电离，形成“等离子体”(Plasma)，对单晶硅表面进行激活，从而使硅表面携带更多的羟基OH-。
对高温退火后的键合片进行倒角的要求是：去除退火后键合片边缘2-3mm宽的区域；对倒角后的硅片进行顶层磨削+抛光处理，顶层硅预留厚度为10-30um。具体技术要求是：
将装载键合后的硅片的石英舟装入退火炉中，通入氮气排出炉管内残余气体，然后通入O2，开始升温，直至温度升至工艺目标值1100℃±50℃，保持温度2h，排气(Purge)，通入N2降温到室温，之后停止通入氧气再通入氮气排除炉管内残余气体，取出键合片。
本实施例中，相关反应式如下：
步骤1)SF6——>SFx+F(高活性F自由基)
Si+F——>SiF4
步骤2)O2——>O
Si+O——>SiO2(起到保护侧壁的作用)
步骤3)C4F8——>CFx+F(C4F8等离子会在硅槽所有的暴露面上沉积一层聚合物保护膜)
nCFx——>nCF2
nCF2+F——>CF4(离子轰击去除碳氟聚合物)
前述的步骤1)、步骤2)的反应内容都涉及刻蚀原理的；步骤3)的相关反应内容是关于钝化原理的。
本实施例制备SOI过程中，采用光刻工艺与干法刻蚀工艺相结合的方式制备一片带有特定图形空腔结构的单晶硅片1，另外使用热氧化工艺制备一片带有6000A厚度的氧化硅片2，在使用低温等离子键合技术对单晶硅片1和氧化硅片2上述两片进行预键合作业，预键合后的产品使用超声波无损探伤确认内部完好性(是否存在内部键合界面空洞)，对超声探伤合格的产品进行高温退火作业，使预键合的两片产品完成真正的键合，高温退火后的产品已经完成真正的键合，无法分离。对完成高温退火的键合片使用倒角工艺(EdgeGrind)进行倒角作业，从而获得带有“斜坡”结构的键合片，最后对倒角后的键合片进行机械研磨抛光作业，使得顶层硅达到期望值(产品Spec)，完成磨抛作业后的产品才算是一片带有内层空腔结构的SOI产品。
本实施例具有如下优点和有益效果：
1、本实施例将光刻工艺与干法刻蚀工艺相结合的方式制备出了带有特定空腔结构的衬底单晶硅片，丰富了未来SOI的生产多样性。
2、本实施例通过热氧化工艺制备带有特定厚度氧化层的氧化片，从而使得在后续的SOI生产过程中可以获得带有期望氧化层厚度的BOX层结构的SOI。
3、本实施例所开发出的，预先制备带有特定空腔结构的单晶硅片再进行SOI生产的技术，对比传统半导体行业的器件制备技术，先获得带有某种特定功能的芯片再在后续的封装工艺中形成带有特定结构的产品的技术，首先将产品预期的特定结构制作在SOI的生产阶段，有以下几大优点：
1)将结构设计在SOI阶段，产品的最终功能不受影响，但是器件产品的最终体积将大大减少(材料的厚度、晶圆的尺寸未发生变化，却减少了封装阶段带来的体积增加的问题)；
2)将结构的加工工艺前移，可以为器件的最终生产加工成本和良率风险大大降低，尤其是在已经形成功能的芯片阶段进行特定结构的封装加工，此时的加工损失无疑大大加大了器件的生产成本和风险(减少封装阶段的特定结构生产，降低了封装难度、较大的提升了生产良率)；
3)将结构加工设计在SOI的生产加工阶段，可以带来产品的多样性，即可以在后道封装稳定不变的情况下，通过改变SOI阶段结构的加工从而使得获得产品的多样性，更利于开发出更多样性的产品。
4)随着MEMS技术的发展，未来越来越多的产品，可以借鉴这种结构设计加工前移的思路将产品的加工风险降低、提高产品良率、减少最终产品某一特征值(器件厚度、器件长度、器件体积等)，从而获得在单位面积上模块化集成化的提升，举例：通过此次方法降低了器件的封装体积，那么后续我们在固定面积的PCB上可以放置更多的器件数量，从而使得获得之前两倍甚至几倍的性能提升，从而达到产品升级、性能提升的效果。
相对于现有技术而言，本实施例具有可预期的较为巨大的经济价值和社会价值。
实施例2
一种带有内层空腔结构的SOI产品的制备方法，该方法通过对单晶硅片依次进行光刻、刻蚀、键合、倒角和磨抛工艺制备获得具有内层空腔结构的SOI产品；其中，制备单晶硅内部空腔结构流程如图1所示，具体过程如下：
步骤1)将单晶硅表面涂覆正向光阻剂(膜厚控制在3.5um左右)，涂覆完成后进行软烤(90℃60min)；
步骤2)采用G-line(λ：436nm)工艺的光刻设备对步骤1)加工后的单晶硅片进行曝光作业进行掩膜板图形转移；
步骤3)使用AZ 400K显影液对步骤2)加工后的单晶硅片进行显影作业；
步骤4)对步骤3)加工后的硅片进行硬烤(130℃、25-30min)；
步骤5)对步骤4)硬烤后的硅片进行干法刻蚀加工，主要反应式如下：
SF6——>SFx+F
Si+F——>SiF4
Si+O——>SiO2
C4F8——>CFx+F
步骤6)对步骤5)刻蚀后的产品进行去胶处理，并通过湿法清洗去除表面杂质和金属沾污；
步骤7)对步骤6)完成的硅片进行键合(低温等离子建和技术)；
步骤8)对步骤7)键合后的硅片进行高温退火处理(O2、1150℃、3H)；
步骤9)对步骤8)退火后的硅片进行倒角加工(去除边缘键合力薄弱区域)；
步骤10)对步骤9)倒角后的产品进行顶层硅去除(磨抛工艺)，至工艺需求厚度，即完成最终SOI的加工。
通过此种加工方式获得带有内层空腔结构的SOI产品，可以对后续芯片的加工提供更多的工艺思路和加工方向，也为新一代的MEMS产品提供了更多工艺路线选择。
Claims (9)
1.一种带有内层空腔结构的SOI产品的制备方法，其特征在于：其以单晶硅片为原料，依次进行下述操作以便制备得到具有内部空腔结构的SOI产品：内部空腔的制备、SOI的加工；其中：
空腔制备具体要求依次进行下述操作：光刻、BOSH干法硅刻蚀、湿制程去胶、湿制程清洗；
光刻的具体要求是：首先将衬底单晶硅片抛光面涂布正向光阻，使用正性光阻胶AZP4620用作光致抗蚀剂，涂布胶量为每片产品6.5±1.5ml，转速500±100rpm，200±50s，软烤90±3℃60±15min，然后采用G-line光刻设备对光刻加工后的单晶硅片进行掩膜板图形转移，显影后硬烤130±10℃，25±5min固化；
采用BOSH干法刻蚀工艺对光刻处理后的单晶硅片进行干法刻蚀加工，按照光刻所得图形分布进行深硅刻蚀作业，刻蚀深度：10-20um；
湿制程去胶、湿制程清洗的要求是：采用湿制程去胶工艺对光刻后硅片上残留的正性光阻胶AZ P4620进行去胶处理；之后清洗干净；
SOI产品的制备要求是依次进行下述操作：低温等离子键合、高温退火。
2.按照权利要求1所述带有内层空腔结构的SOI产品的制备方法，其特征在于：所述带有内层空腔结构的SOI产品的制备过程中，低温等离子键合的具体要求是：采用低温等离子键合技术对经过空腔制备处理后的硅片与另一片经过高温氧化处理后的SiO2氧化层，氧化层厚度为0.6um；进行低温等离子激活表面，之后进行键合加工。
3.按照权利要求2所述带有内层空腔结构的SOI产品的制备方法，其特征在于：低温等离子键合之后高温退火的要求是：退火温度1100℃，工艺气氛为氧气，工艺时间3h。
4.按照权利要求1-3其中之一所述带有内层空腔结构的SOI产品的制备方法，其特征在于：光刻过程中，使用的正向光阻剂AZ P4620经过均匀涂敷达到表面厚度3.5um±1um，在λ＝436的G-line设备曝光处理后得到匀称的图形开口。
5.根据权利要求1所述带有内层空腔结构的SOI产品的制备方法，其特征在于：BOSH干法刻蚀过程中的要求是：反应室中通入SF6和C4F8及O2、N2，C4F8流量-185sccm，SF6-685sccm，O2-45.9sccm，N2-45.2sccm反应时间2-3min获得深度：10-20um。
6.根据权利要求3所述带有内层空腔结构的SOI产品的制备方法，其特征在于：低温等离子键合过程中的要求是：N2气氛，在频率为65.4Hz的低频电场作用下，使气体分子或原子发生电离，形成“等离子体”，对单晶硅表面进行激活，从而使硅表面携带更多的羟基OH-。
7.根据权利要求1、2、3、5、6其中之一所述带有内层空腔结构的SOI产品的制备方法，其特征在于：所述带有内层空腔结构的SOI产品的制备过程中，高温退火过程要求如下：将装载键合后的硅片的石英舟装入退火炉中，通入氮气排出炉管内残余气体，然后通入O2，开始升温，直至温度升至工艺目标值1100℃±50℃，保持温度2h，排气，通入N2降温到室温，之后停止通入氧气再通入氮气排除炉管内残余气体，取出键合片。
8.根据权利要求7所述带有内层空腔结构的SOI产品的制备方法，其特征在于：在进行高温退火处理后的内部带有空腔结构的SOI产品进行下述处理：倒角、机械研磨抛光。
9.按照权利要求8所述带有内层空腔结构的SOI产品的制备方法，其特征在于：对高温退火后的键合片进行倒角的要求是：去除退火后键合片边缘2-3mm宽的区域；
对倒角后的硅片进行顶层磨削+抛光处理，顶层硅预留厚度为10-30um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810876183.1A CN110797296A (zh) | 2018-08-03 | 2018-08-03 | 一种带有内层空腔结构的soi产品的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810876183.1A CN110797296A (zh) | 2018-08-03 | 2018-08-03 | 一种带有内层空腔结构的soi产品的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110797296A true CN110797296A (zh) | 2020-02-14 |
Family
ID=69426166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810876183.1A Pending CN110797296A (zh) | 2018-08-03 | 2018-08-03 | 一种带有内层空腔结构的soi产品的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797296A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787168A (zh) * | 2005-10-11 | 2006-06-14 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN103400797A (zh) * | 2013-08-15 | 2013-11-20 | 上海新傲科技股份有限公司 | 带有空腔的半导体衬底的制备方法 |
| CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
| CN104089727A (zh) * | 2014-07-11 | 2014-10-08 | 龙微科技无锡有限公司 | 集成温度的高性能压力传感器芯片及制造方法 |
-
2018
- 2018-08-03 CN CN201810876183.1A patent/CN110797296A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787168A (zh) * | 2005-10-11 | 2006-06-14 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
| CN103400797A (zh) * | 2013-08-15 | 2013-11-20 | 上海新傲科技股份有限公司 | 带有空腔的半导体衬底的制备方法 |
| CN104089727A (zh) * | 2014-07-11 | 2014-10-08 | 龙微科技无锡有限公司 | 集成温度的高性能压力传感器芯片及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4977999B2 (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| EP1174926A1 (en) | Semiconductor wafer and method for producing the same | |
| US7253083B2 (en) | Method of thinning a semiconductor structure | |
| WO2000060652A1 (fr) | Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede | |
| CN104488066B (zh) | 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法 | |
| EP1433199B1 (en) | Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate | |
| KR100847321B1 (ko) | 압전재료의 가공방법 | |
| JP2008088017A (ja) | ガラス基板のエッチング方法 | |
| CN110797296A (zh) | 一种带有内层空腔结构的soi产品的制备方法 | |
| TWI334174B (zh) | ||
| JP3427616B2 (ja) | 静電容量型センサ及びその製造方法 | |
| JP2002018798A (ja) | 微小構造体およびその製造方法 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| JP4273628B2 (ja) | ドライエッチング方法及びこの方法に用いるドライエッチング装置 | |
| JP3309620B2 (ja) | ドライエッチングによる部品の製造方法 | |
| WO2015003656A1 (zh) | 玻璃衬底的刻蚀方法 | |
| JPH11221829A (ja) | 薄膜形成用基板及び微小構造体の製造方法 | |
| CN117658057A (zh) | 一种扫描微镜芯片的制备方法及扫描微镜芯片 | |
| JP5294733B2 (ja) | 機械部品と微細機械部品を製造する方法 | |
| JP2011140441A (ja) | ガラス基板のエッチング方法 | |
| KR20040095731A (ko) | 하전 입자선 노광용 마스크 및 그 제조 방법 | |
| JPH1128768A (ja) | 微小構造体の製造方法 | |
| JPS594027A (ja) | 半導体装置の製造方法 | |
| JP4182630B2 (ja) | ダイヤフラム構造体、微小トランスジューサ、およびこれらの製造方法 | |
| JPH08148468A (ja) | エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200214 |