CN105679654A - 一种用于混合式键合工艺的晶圆预处理工艺 - Google Patents

一种用于混合式键合工艺的晶圆预处理工艺 Download PDF

Info

Publication number
CN105679654A
CN105679654A CN201610054714.XA CN201610054714A CN105679654A CN 105679654 A CN105679654 A CN 105679654A CN 201610054714 A CN201610054714 A CN 201610054714A CN 105679654 A CN105679654 A CN 105679654A
Authority
CN
China
Prior art keywords
wafer
bonded
connecting line
bonding technology
hybrid bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610054714.XA
Other languages
English (en)
Inventor
胡思平
朱继锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201610054714.XA priority Critical patent/CN105679654A/zh
Publication of CN105679654A publication Critical patent/CN105679654A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提出了一种用于混合式键合工艺的晶圆预处理工艺，在不平坦的待键合晶圆表面形成阻挡层和平坦层薄膜，接着，对平坦层薄膜进行平坦化处理，形成平坦的表面，平坦化可以停止与阻挡层，接着，使用键合工艺对所述待键合晶圆进行键合，本发明能够有效解决键合晶圆平坦化程度不高的问题，有利于进行晶圆的键合，提高键合的成功率。

Description

一种用于混合式键合工艺的晶圆预处理工艺
技术领域
本发明涉及半导体制造领域，尤其涉及一种用于混合式键合工艺的晶圆预处理工艺。
背景技术
三维集成技术将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实现多层之间的电信号连接。三维集成技术可以降低芯片功耗，减小互连延时，提高数据传输带宽，并为实现复杂功能的SoC提供了可能。作为与工艺节点无关的新技术，三维集成具有极为广泛的应用，近年来受到了微电子领域的高度重视。
混合式晶圆键合工艺在三维集成技术中提供了重要技术支持，然而，当前混合式晶圆键合并不能很好实现大规模生产，主要的技术壁垒是对待混合键合的晶圆要求严格，特别是对晶圆表面的平坦化程度要求极其严格。若晶圆表面平坦度较低，晶圆表面凹陷不平，则无法很好的进行键合。
随着待混合键合的晶圆设计复杂度和高度集成化，控制晶圆表面的平坦化也变得更加困难。
发明内容
本发明的目的在于提供一种用于混合式键合工艺的晶圆预处理工艺，能够有效解决键合晶圆平坦化程度不高的问题，有利于进行晶圆的键合。
为了实现上述目的，本发明提出了一种用于混合式键合工艺的晶圆预处理工艺，包括步骤：
提供待键合晶圆，在所述待键合晶圆的表面形成阻挡层；
在所述阻挡层表面形成平坦层薄膜；
对所述平坦层薄膜进行平坦化处理，使所述待键合晶圆表面平坦；
采用键合工艺对所述待键合晶圆进行键合。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述阻挡层为氮化硅。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述平坦层薄膜为氧化硅。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述待键合晶圆包括衬底、层间介质层及多个器件结构，所述层间介质层形成在所述衬底表面，所述器件结构形成在所述层间介质层内。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，形成第一连接线，所述第一连接线贯穿过所述平坦层薄膜、阻挡层及层间介质层连接所述器件结构。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，形成第二连接线，所述第二连接线贯穿过所述平坦层薄膜及阻挡层连接所述第一连接线。
进一步的，在所述的用于混合式键合工艺的晶圆预处理工艺中，所述第一连接线和第二连接线为铜或铝。
与现有技术相比，本发明的有益效果主要体现在：在不平坦的待键合晶圆表面形成阻挡层和平坦层薄膜，接着，对平坦层薄膜进行平坦化处理，形成平坦的表面，平坦化可以停止与阻挡层，接着，使用键合工艺对所述待键合晶圆进行键合，本发明能够有效解决键合晶圆平坦化程度不高的问题，有利于进行晶圆的键合，提高键合的成功率。
附图说明
图1为本发明一实施例中用于混合式键合工艺的晶圆预处理工艺的流程图；
图2至图9位本发明一实施例中待键合晶圆进行键合过程中的剖面示意图。
具体实施方式
下面将结合示意图对本发明的用于混合式键合工艺的晶圆预处理工艺进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例中，提出了一种用于混合式键合工艺的晶圆预处理工艺，包括步骤：
S100：提供待键合晶圆，在所述待键合晶圆的表面形成阻挡层；
S200：在所述阻挡层表面形成平坦层薄膜；
S300：对所述平坦层薄膜进行平坦化处理，使所述待键合晶圆表面平坦；
S400：采用键合工艺对所述待键合晶圆进行键合。
请参考图2，在本实施例中，所述待键合晶圆包括衬底100、层间介质层200及多个器件结构300，所述层间介质层200形成在所述衬底100表面，所述器件结构300形成在所述层间介质层200内。
接着，请参考图3，在所述待键合晶圆的表面形成阻挡层400，即，在层间介质层200表面形成阻挡层400，其中，所述阻挡层400的材质可以为氮化硅等材质，以作为平坦化的停止层或刻蚀的停止层。所述阻挡层400的厚度可以根据不同的工艺需要进行选择，在此不再限定。
接着，请参考图4，在所述阻挡层400的表面形成一层平坦层薄膜500，其中，平坦化薄膜500的材质可以为氧化硅，其厚度可以较厚，方便后续进行平坦化处理，具体厚度可以根据不同的工艺需要进行选择，在此不再限定。
接着，请参考图5，对所述平坦层薄膜500进行平坦化处理，使所述待键合晶圆表面平坦，便于后续进行键合，所述平坦化处理可以为化学机械研磨工艺(CMP)。
接着，请参考图6，在进行键合之前，先形成第一连接线600，所述第一连接线600贯穿过所述平坦层薄膜500、阻挡层400及层间介质层300连接所述器件结构200，以使器件结构200能够被引出。
同样的，还可以在另一片待键合晶圆表面形成第二连接线610，如图7所示，所述第二连接线610贯穿过所述平坦层薄膜500及阻挡层400连接所述第一连接线600，其中，第二连接线610的尺寸可较大，便于后续进行键合。
请参考图8和图9，对两片待键合晶圆进行键合处理，以获得键合晶圆。
综上，在本发明实施例提供的用于混合式键合工艺的晶圆预处理工艺中，在不平坦的待键合晶圆表面形成阻挡层和平坦层薄膜，接着，对平坦层薄膜进行平坦化处理，形成平坦的表面，平坦化可以停止与阻挡层，接着，使用键合工艺对所述待键合晶圆进行键合，本发明能够有效解决键合晶圆平坦化程度不高的问题，有利于进行晶圆的键合，提高键合的成功率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (7)

1.一种用于混合式键合工艺的晶圆预处理工艺，其特征在于，包括步骤：
提供待键合晶圆，在所述待键合晶圆的表面形成阻挡层；
在所述阻挡层表面形成平坦层薄膜；
对所述平坦层薄膜进行平坦化处理，使所述待键合晶圆表面平坦；
采用键合工艺对所述待键合晶圆进行键合。
2.如权利要求1所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，所述阻挡层为氮化硅。
3.如权利要求1所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，所述平坦层薄膜为氧化硅。
4.如权利要求1所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，所述待键合晶圆包括衬底、层间介质层及多个器件结构，所述层间介质层形成在所述衬底表面，所述器件结构形成在所述层间介质层内。
5.如权利要求4所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，形成第一连接线，所述第一连接线贯穿过所述平坦层薄膜、阻挡层及层间介质层连接所述器件结构。
6.如权利要求5所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，形成第二连接线，所述第二连接线贯穿过所述平坦层薄膜及阻挡层连接所述第一连接线。
7.如权利要求6所述的用于混合式键合工艺的晶圆预处理工艺，其特征在于，所述第一连接线和第二连接线为铜或铝。
CN201610054714.XA 2016-01-27 2016-01-27 一种用于混合式键合工艺的晶圆预处理工艺 Pending CN105679654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610054714.XA CN105679654A (zh) 2016-01-27 2016-01-27 一种用于混合式键合工艺的晶圆预处理工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610054714.XA CN105679654A (zh) 2016-01-27 2016-01-27 一种用于混合式键合工艺的晶圆预处理工艺

Publications (1)

Publication Number Publication Date
CN105679654A true CN105679654A (zh) 2016-06-15

Family

ID=56302735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610054714.XA Pending CN105679654A (zh) 2016-01-27 2016-01-27 一种用于混合式键合工艺的晶圆预处理工艺

Country Status (1)

Country Link
CN (1) CN105679654A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665829A (zh) * 2017-08-24 2018-02-06 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法
CN112838005A (zh) * 2019-11-25 2021-05-25 格科微电子（上海）有限公司 用于混合键合的晶圆表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009013849A1 (ja) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
CN102859681A (zh) * 2010-02-04 2013-01-02 索泰克公司 用于形成集成半导体结构的方法和结构
CN104925748A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009013849A1 (ja) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
CN102859681A (zh) * 2010-02-04 2013-01-02 索泰克公司 用于形成集成半导体结构的方法和结构
CN104925748A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665829A (zh) * 2017-08-24 2018-02-06 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
CN110121766A (zh) * 2017-08-24 2019-08-13 长江存储科技有限责任公司 在混合键合半导体器件中形成引线的方法
CN107665829B (zh) * 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
CN110121766B (zh) * 2017-08-24 2020-03-27 长江存储科技有限责任公司 在混合键合半导体器件中形成引线的方法
US10763158B2 (en) 2017-08-24 2020-09-01 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11322392B2 (en) 2017-08-24 2022-05-03 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11670543B2 (en) 2017-08-24 2023-06-06 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
US11996322B2 (en) 2017-08-24 2024-05-28 Yangtze Memory Technologies Co., Ltd. Method for forming lead wires in hybrid-bonded semiconductor devices
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法
CN112838005A (zh) * 2019-11-25 2021-05-25 格科微电子（上海）有限公司 用于混合键合的晶圆表面处理方法

Similar Documents

Publication Publication Date Title
TWI770072B (zh) 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板
CN110720143B (zh) 具有处理器和nand闪存的键合半导体器件及其形成方法
CN112510031A (zh) 具有处理器和nand闪存的键合半导体器件及其形成方法
US20160225741A1 (en) METHODS FOR CONSTRUCTING THREE DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs) AND RELATED SYSTEMS
US20140225218A1 (en) Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
TW202111930A (zh) 半導體元件及其形成方法
CN112466350B (zh) 一种三维3d存储器件以及用于操作三维3d存储器件上的数据处理单元的系统及方法
CN102903669B (zh) 用于平坦化硅穿孔的体系
CN105679654A (zh) 一种用于混合式键合工艺的晶圆预处理工艺
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
Dukovic et al. Through-silicon-via technology for 3D integration
CN110770901A (zh) 具有处理器和静态随机存取存储器的键合半导体器件及其形成方法
CN107316840A (zh) 混合接合半导体晶片的3dic结构与方法
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN108063097A (zh) 一种三层芯片集成方法
CN105140143B (zh) 一种晶圆键合工艺
CN102380815A (zh) 化学机械研磨方法和系统
CN112635461B (zh) 一种三维存算电路结构及其制备方法
CN105390446B (zh) 一种三维cmos集成电路的制备方法
CN111968953A (zh) 硅通孔结构及其制备方法
Ohba et al. Review of bumpless build cube (BBCube) using wafer-on-wafer (WOW) and chip-on-wafer (COW) for tera-scale three-dimensional integration (3DI)
Hung et al. Stress issue of vertical connections in 3D integration for high-bandwidth memory applications
CN107946306A (zh) 三维存储结构制作方法、存储结构、存储器及电子设备
Morikawa et al. High-density via fabrication technology solution for heterogeneous integration
CN104143527A (zh) 一种导电插塞和tsv的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615

RJ01 Rejection of invention patent application after publication