CN108231805A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN108231805A CN108231805A CN201611152917.9A CN201611152917A CN108231805A CN 108231805 A CN108231805 A CN 108231805A CN 201611152917 A CN201611152917 A CN 201611152917A CN 108231805 A CN108231805 A CN 108231805A
- Authority
- CN
- China
- Prior art keywords
- wafer
- adhesive layer
- cutting path
- semiconductor devices
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000012790 adhesive layer Substances 0.000 claims abstract description 77
- 238000005520 cutting process Methods 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 235000012431 wafers Nutrition 0.000 claims description 147
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 13
- 238000001259 photo etching Methods 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000003466 welding Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 235000015110 jellies Nutrition 0.000 description 4
- 239000008274 jelly Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M acrylate group Chemical group C(C=C)(=O)[O-] NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000004291 polyenes Chemical class 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
本发明提供一种半导体器件及其制作方法，所述方法包括:提供第一晶圆，在所述第一晶圆上形成粘结层；图案化所述粘结层，以在所述粘结层中形成切割路径；通过所述粘结层将所述第一晶圆与第二晶圆相接合；沿所述切割路径切割所述第一晶圆与所述第二晶圆。根据本发明提供的半导体器件的制作方法，采用干膜材料形成粘结层，并通过光刻工艺在粘结层中形成切割路径，然后用切割刀沿所述切割路径切割晶圆，从而避免切割过程中粘刀的情况，保证切割品质。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。
背景技术
对于CIS(CMOS Image Sensor，互补金属氧化物半导体图像传感器)，传统的封装采取分立式封装方式，这种封装方式需要对每颗芯片进行单独的封装。随着安装于各种电子产品中的相机数量不断增多，每年对于图像传感器的需求达到数十亿颗之多，分立式封装产能低、良率低、成本高的缺点已经无法适应这种增长。在这种背景下，一种适用于大规模量产的封装方式被开发出来，即晶圆级封装。
晶圆级封装(WLP)以球栅阵列(BGA)技术为基础，是一种经过改进和提高的晶片级封装(CSP)。晶圆级封装技术为晶圆级的半导体器件提供封装，在晶圆上同时对众多芯片进行封装、老化和测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板(PCB)上，使封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降。WLP广泛应用于各种技术中，包括：3D-集成电路(IC)，器件，以及微型机电系统(MEMS)。使用WLP技术的优点包括提高电气性质，增加密度，降低器件尺寸，降低成本，以及允许晶圆级的附加测试。
然而，根据目前的晶圆级封装工艺，在晶圆切割过程中，易发生粘结层物质粘在切割刀具上而影响切割品质。因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证切割品质。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供第一晶圆，在所述第一晶圆上形成粘结层；
图案化所述粘结层，以在所述粘结层中形成切割路径；
通过所述粘结层将所述第一晶圆与第二晶圆相接合；
沿所述切割路径切割所述第一晶圆与所述第二晶圆。
进一步，所述第一晶圆包括玻璃晶圆。
进一步，所述第二晶圆包括图像传感器晶圆。
进一步，所述粘结层包括干膜。
进一步，形成所述干膜的方法包括层压法。
进一步，所述切割路径的宽度为80-200微米。
进一步，采用机械切割法切割所述第一晶圆与所述第二晶圆。
进一步，所述机械切割法选用宽度为60-100微米的切割刀。
进一步，所述切割刀的宽度小于所述切割路径的宽度。
进一步，所述粘结层的高度为20-60微米。
进一步，沿所述切割路径切割所述第一晶圆与所述第二晶圆之前还包括在所述第二晶圆中与所述粘结层对应的位置处形成硅通孔的步骤。
根据本发明提供的半导体器件的制作方法，采用干膜材料形成粘结层，并通过光刻工艺在粘结层中形成切割路径，然后用切割刀沿所述切割路径切割晶圆，从而避免切割过程中粘刀的情况，保证切割品质。
另外，本发明还提供了一种半导体器件，其包括：
第一晶圆和第二晶圆；
粘结层，所述粘结层位于所述第一晶圆和第二晶圆之间，将所述第一晶圆与第二晶圆相接合，所述粘结层中形成有切割路径。
进一步，所述第一晶圆包括玻璃晶圆。
进一步，所述第二晶圆包括图像传感器晶圆。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1是根据本发明示例性实施例一的一种半导体器件的制造方法的示意性流程图。
图2A-2F是根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
对于CIS(CMOS Image Sensor，互补金属氧化物半导体图像传感器)，传统的封装采取分立式封装方式，这种封装方式需要对每颗芯片进行单独的封装。随着安装于各种电子产品中的相机数量不断增多，每年对于图像传感器的需求达到数十亿颗之多，分立式封装产能低、良率低、成本高的缺点已经无法适应这种增长。在这种背景下，一种适用于大规模量产的封装方式被开发出来，即晶圆级封装。
晶圆级封装(WLP)以球栅阵列(BGA)技术为基础，是一种经过改进和提高的晶片级封装(CSP)。晶圆级封装技术为晶圆级的半导体器件提供封装，在晶圆上同时对众多芯片进行封装、老化和测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板(PCB)上，使封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降。WLP广泛应用于各种技术中，包括：3D-集成电路(IC)，器件，以及微型机电系统(MEMS)。使用WLP技术的优点包括提高电气性质，增加密度，降低器件尺寸，降低成本，以及允许晶圆级的附加测试。
然而，根据目前的晶圆级封装工艺，第一晶圆和第二晶圆间的粘结层多采用丝网印刷UV固化胶形成，UV固化胶无法通过光刻工艺进行图案化，因此在切割过程中，易发生粘刀而影响切割品质。因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证切割品质。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供第一晶圆，在所述第一晶圆上形成粘结层；
图案化所述粘结层，以在所述粘结层中形成切割路径；
通过所述粘结层将所述第一晶圆与第二晶圆相接合；
沿所述切割路径切割所述第一晶圆与所述第二晶圆。
其中，所述第一晶圆包括玻璃晶圆；所述第二晶圆包括图像传感器晶圆；所述粘结层包括干膜，形成所述干膜的方法包括层压法；所述切割路径的宽度为80-200微米；采用机械切割法切割所述第一晶圆与所述第二晶圆，所述机械切割法选用宽度为60-100微米的切割刀，所述切割刀的宽度小于所述切割路径的宽度；所述粘结层的高度为20-60微米；沿所述切割路径切割所述第一晶圆与所述第二晶圆之前还包括在所述第二晶圆中与所述粘结层对应的位置处形成硅通孔的步骤。
根据本发明提供的半导体器件的制作方法，采用干膜材料形成粘结层，并通过光刻工艺在粘结层中形成切割路径，然后用切割刀沿所述切割路径切割晶圆，从而避免切割过程中粘刀的情况，保证切割品质。
[实施例一]
下面参考图1、图2A-2F，其中图1其中示出了本发明示例性实施例一的一种半导体器件的制作方法的示意性流程图，图2A-2F是根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
本发明提供一种半导体器件的制作方法，如图1所示，主要步骤包括：
步骤S101：提供第一晶圆，在所述第一晶圆上形成粘结层；
步骤S102：图案化所述粘结层，以在所述粘结层中形成切割路径；
步骤S103：通过所述粘结层将所述第一晶圆与第二晶圆相接合；
步骤S104：沿所述切割路径切割所述第一晶圆与所述第二晶圆。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，执行步骤S101，提供第一晶圆，在所述第一晶圆上形成粘结层。
具体地，如图2A所示。提供第一晶圆100，在所述第一晶圆100上形成粘结层101。所述第一晶圆100包括玻璃晶圆；所述粘结层101包括干膜，形成所述干膜的方法包括层压法；形成的所述粘结层101的高度为20-60微米。
示例性地，所述粘结层101包括干膜，所述干膜可以理解为两面通过保护膜保护起来的胶状物，所述保护膜没有粘附性，以保证所述胶状物更加容易保存和使用。所述干膜可以选用感光性材料，也可以选用能够执行光刻工艺的非感光性材料。在本实施例中，所述干膜选用耐高温的感光性材料，所选干膜的主要成分为丙烯酸酯，其成品为卷状，并且用不透光的黑纸包覆，只能在光刻间的黄光环境中打开。展开的成品包括三层叠层结构，未曝光的干膜层被上下两个透明的保护层夹在中间，呈绿色；两侧的保护层分别为质地较软的聚烯烃膜和质地稍硬的多元酯膜。
示例性地，形成所述干膜的方法包括层压法。利用层压机在对所述干膜加压加热的同时将其贴附在所述第一晶圆100表面，以形成所述粘结层101。所述干膜可以贴附若干层，以达到所需的厚度。在本实施例中，形成的所述粘结层101的高度为20-60微米。
接着，执行步骤S102，图案化所述粘结层，以在所述粘结层中形成切割路径；。
具体地，如图2B所示，对所述粘结层101执行光刻工艺，图案化所述粘接层101，以在所述粘结层101中形成切割路径。所述切割路径的宽度为80-200微米。
示例性地，所述粘结层选用感光性材料，则通过曝光、显影、清洗等光刻工艺步骤，以在所述粘结层中形成切割路径。示例性地，所述粘结层选用能够执行光刻工艺的非感光性材料，则在粘结层上形成光刻胶层，对所述光刻胶层进行光刻处理，以在所述光刻胶层形成切割路径图案，然后以所述光刻胶层为掩膜，蚀刻所述粘结层，以在所述粘结层中形成切割路径。在本实施例中，所述干膜选用感光性材料，依次执行包括曝光、显影、清洗等步骤，以在所述粘结层中形成切割路径，曝光采用波长为365nm的紫外光，其曝光功率密度为65mW/cm2，曝光时间10-30s。形成的所述切割路径的宽度为80～200μm。
接着，执行步骤S103，通过所述粘结层将所述第一晶圆与第二晶圆相接合。
具体地，如图2C所示，通过粘结层101使第一晶圆100与第二晶圆200相结合。所述第二晶圆200包括图像传感器晶圆；所述第二晶圆200包括感光区域201和焊盘区域202，所述第一晶圆100的透明区域对应所述第二晶圆200的感光区域201，粘结层101覆盖所述第二晶圆200的焊盘区域202。
示例性地，第二晶圆200具有感光区域201和焊盘区域202。所述感光区域具有感光结构(未示出)，所述焊盘区域202具有焊盘。感光结构具体可以包括有光学透镜层、彩膜层和光电二极管等结构，用于实现光电转换。
示例性地，利用粘结层101粘合第一晶圆100与第二晶圆200，其中，第一晶圆100的透明区域对应第二晶圆的感光区域201，粘结层101覆盖所述第二晶圆的焊盘区域202。示例性地，粘结层101为胶层，可以采用点胶、滚胶等方式，以粘合第一晶圆100与第二晶圆200。本实施例中，所述粘结层101为干膜。
接下来，在沿所述切割路径切割所述第一晶圆100与所述第二晶圆200之前还包括在所述第二晶圆200中与所述粘结层101对应的位置处形成硅通孔的步骤。
示例性地，在第二晶圆200表面涂覆光刻胶，经曝光显影露出TSV孔的开口图形，再通过干法刻蚀或者湿法腐蚀等工艺在TSV孔的开口图形处对第二晶圆200进行刻蚀形成TSV孔，得到的结构如图2D所示。
示例性地，沉积绝缘层203，所述绝缘层203覆盖第二晶圆200的表面、TSV孔的侧壁，绝缘层203可以是气相法沉积的二氧化硅、氮化硅等无机氧化物，也可以是电镀光阻、喷胶工艺光阻等有机物，主要作用是隔离第二晶圆200表面，起到绝缘的作用。接下来，在TSV孔孔底部及绝缘层203上制作至少一层金属布线层204；金属布线层204的制作为常规工艺，一般为：在TSV孔的底部和绝缘层203上沉积Ti/Cu种子层，厚度取0.1um/0.3um；进行光刻工艺，优选厚度为5～10um的光刻胶，定义出金属布线线条；如需制作多层金属布线层204，只需重复上述制作工艺。接下来，在金属布线层204上制作凸点205，所述凸点205与金属布线层204电连接；凸点的制作可采用本领域技术人员熟知的方法，通过电镀及回流工艺形成金属凸点205，金属凸点205的作用是在后续实现与其它基板或芯片进行互连。形成的结构如图2E所示。
接着，执行步骤S104，沿所述切割路径切割所述第一晶圆与所述第二晶圆。
具体的，如图2F所示，沿所述切割路径切割所述第一晶圆100与所述第二晶圆200，可以以图2F中所示虚线为切割道进行切割。在本实施例中，采用机械切割法切割所述第一晶圆100与所述第二晶圆200，所述机械切割法选用宽度为60-100微米的切割刀，所述切割刀的宽度小于所述切割路径的宽度80～200um。
根据本发明提供的半导体器件的制作方法，采用干膜材料形成粘结层，并通过光刻工艺在粘结层中形成切割路径，然后用切割刀沿所述切割路径切割晶圆，从而避免切割过程中粘刀的情况，保证切割品质。
[实施例二]
下面结合附图2F，对本发明实施例提供的半导体器件的结构进行描述。该半导体器件包括第一晶圆100、第二晶圆200和粘结层101。其中：
提供第一晶圆100和第二晶圆200。示例性地，所述第一晶圆100包括玻璃晶圆，所述第二晶圆200包括图像传感器晶圆；所述第二晶圆200包括感光区域201和焊盘区域202，所述第一晶圆100的透明区域对应所述第二晶圆200的感光区域201，粘结层101覆盖所述第二晶圆200的焊盘区域202，所述第二晶圆200中与所述粘结层101对应的位置处形成有硅通孔。
粘结层101位于所述第一晶圆100和第二晶圆200之间，将所述第一晶圆100与第二晶圆200相接合，所述粘结层101中形成有切割路径。示例性地，所述粘结层101包括干膜，所述干膜可以理解为两面通过保护膜保护起来的胶状物，所述保护膜没有粘附性，以保证所述胶状物更加容易保存和使用。所述干膜可以选用感光性材料，也可以选用能够执行光刻工艺的非感光性材料。在本实施例中，所述干膜选用耐高温的感光性材料，所选干膜的主要成分为丙烯酸酯，其成品为卷状，并且用不透光的黑纸包覆，只能在光刻间的黄光环境中打开。展开的成品包括三层叠层结构，未曝光的干膜层被上下两个透明的保护层夹在中间，呈绿色；两侧的保护层分别为质地较软的聚烯烃膜和质地稍硬的多元酯膜。示例性地，对所述粘结层101执行光刻工艺，图案化所述粘接层101，以在所述粘结层101中形成切割路径。在本实施例中，所述切割路径的宽度为80-200微米。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供第一晶圆，在所述第一晶圆上形成粘结层；
图案化所述粘结层，以在所述粘结层中形成切割路径；
通过所述粘结层将所述第一晶圆与第二晶圆相接合；
沿所述切割路径切割所述第一晶圆与所述第二晶圆。
2.如权利要求1所述的方法，其特征在于，所述第一晶圆包括玻璃晶圆。
3.如权利要求1所述的方法，其特征在于，所述第二晶圆包括图像传感器晶圆。
4.如权利要求1所述的方法，其特征在于，所述粘结层包括干膜。
5.如权利要求4所述的方法，其特征在于，形成所述干膜的方法包括层压法。
6.如权利要求1所述的方法，其特征在于，所述切割路径的宽度为80-200微米。
7.如权利要求1所述的方法，其特征在于，采用机械切割法切割所述第一晶圆与所述第二晶圆。
8.如权利要求7所述的方法，其特征在于，所述机械切割法选用宽度为60-100微米的切割刀。
9.如权利要求8所述的方法，其特征在于，所述切割刀的宽度小于所述切割路径的宽度。
10.如权利要求1所述的方法，其特征在于，所述粘结层的高度为20-60微米。
11.如权利要求1所述的方法，其特征在于，沿所述切割路径切割所述第一晶圆与所述第二晶圆之前还包括在所述第二晶圆中与所述粘结层对应的位置处形成硅通孔的步骤。
12.一种半导体器件，其特征在于，包括：
第一晶圆和第二晶圆；
粘结层，所述粘结层位于所述第一晶圆和第二晶圆之间，将所述第一晶圆与第二晶圆相接合，所述粘结层中形成有切割路径。
13.如权利要求12所述的半导体器件，其特征在于，所述第一晶圆包括玻璃晶圆。
14.如权利要求12所述的半导体器件，其特征在于，所述第二晶圆包括图像传感器晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611152917.9A CN108231805B (zh) | 2016-12-14 | 2016-12-14 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611152917.9A CN108231805B (zh) | 2016-12-14 | 2016-12-14 | 一种半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231805A true CN108231805A (zh) | 2018-06-29 |
| CN108231805B CN108231805B (zh) | 2020-09-08 |
Family
ID=62638489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611152917.9A Active CN108231805B (zh) | 2016-12-14 | 2016-12-14 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231805B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519947A (zh) * | 2003-02-07 | 2004-08-11 | 精工爱普生株式会社 | 光器件的制造方法 |
| CN101188202A (zh) * | 2006-11-15 | 2008-05-28 | 矽品精密工业股份有限公司 | 感测式封装件及其制造方法 |
| CN101276820A (zh) * | 2007-03-28 | 2008-10-01 | 精材科技股份有限公司 | 集成电路封装体及其制作方法 |
| CN101312200A (zh) * | 2007-05-23 | 2008-11-26 | 采钰科技股份有限公司 | 影像感测装置及其制造方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
| CN102810549A (zh) * | 2012-08-29 | 2012-12-05 | 格科微电子（上海）有限公司 | 图像传感器的晶圆级封装的制作方法 |
| CN103466541A (zh) * | 2013-09-12 | 2013-12-25 | 上海矽睿科技有限公司 | 晶圆级封装方法以及晶圆 |
| CN105957836A (zh) * | 2016-06-01 | 2016-09-21 | 格科微电子（上海）有限公司 | 半导体器件的扇出型晶圆级封装方法 |
-
2016
- 2016-12-14 CN CN201611152917.9A patent/CN108231805B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519947A (zh) * | 2003-02-07 | 2004-08-11 | 精工爱普生株式会社 | 光器件的制造方法 |
| CN101188202A (zh) * | 2006-11-15 | 2008-05-28 | 矽品精密工业股份有限公司 | 感测式封装件及其制造方法 |
| CN101276820A (zh) * | 2007-03-28 | 2008-10-01 | 精材科技股份有限公司 | 集成电路封装体及其制作方法 |
| CN101312200A (zh) * | 2007-05-23 | 2008-11-26 | 采钰科技股份有限公司 | 影像感测装置及其制造方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
| CN102810549A (zh) * | 2012-08-29 | 2012-12-05 | 格科微电子（上海）有限公司 | 图像传感器的晶圆级封装的制作方法 |
| CN103466541A (zh) * | 2013-09-12 | 2013-12-25 | 上海矽睿科技有限公司 | 晶圆级封装方法以及晶圆 |
| CN105957836A (zh) * | 2016-06-01 | 2016-09-21 | 格科微电子（上海）有限公司 | 半导体器件的扇出型晶圆级封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108231805B (zh) | 2020-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464842B (zh) | 電子元件封裝體及其製造方法 | |
| TWI240338B (en) | Structure of image sensor module and method for manufacturing of wafer level package | |
| US8716109B2 (en) | Chip package and fabrication method thereof | |
| US7521657B2 (en) | Assembly having wafer with image sensor chips, a photo-sensitive adhesive pattern and plate thereof and method of manufacturing the same | |
| TWI534999B (zh) | 影像感測晶片封裝體及其形成方法 | |
| US9142486B2 (en) | Chip package and fabrication method thereof | |
| US9711403B2 (en) | Method for forming chip package | |
| US20110156074A1 (en) | Chip package and method for fabricating the same | |
| TWI529821B (zh) | 晶片封裝體及其形成方法 | |
| TWI529887B (zh) | 晶片封裝體及其形成方法 | |
| CN106206485A (zh) | 图像传感器模组及其制作方法 | |
| WO2011103813A1 (en) | Chip package and fabrication method thereof | |
| CN103545295B (zh) | 晶片封装体及其形成方法 | |
| CN105185751B (zh) | 半导体芯片封装结构及其封装方法 | |
| CN106098717A (zh) | 高可靠性芯片封装方法及结构 | |
| TW201244053A (en) | Chip package and method for forming the same | |
| TW201640625A (zh) | 晶片封裝體及其製造方法 | |
| TW201715672A (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
| TWI565011B (zh) | 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法 | |
| JPH0472656A (ja) | マルチチップ・モジュールの製造方法 | |
| CN106252345A (zh) | 指纹传感器模组及其制作方法 | |
| CN108231805A (zh) | 一种半导体器件及其制作方法 | |
| CN210120140U (zh) | 光电装置封装 | |
| KR101768292B1 (ko) | 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |