CN210120140U - 光电装置封装 - Google Patents

光电装置封装 Download PDF

Info

Publication number
CN210120140U
CN210120140U CN201790001302.8U CN201790001302U CN210120140U CN 210120140 U CN210120140 U CN 210120140U CN 201790001302 U CN201790001302 U CN 201790001302U CN 210120140 U CN210120140 U CN 210120140U
Authority
CN
China
Prior art keywords
optoelectronic device
cover
substrate
angled sidewall
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001302.8U
Other languages
English (en)
Inventor
哈吉特·阿维森-格什曼
安德雷·格林曼
亚历山大·费尔德曼
艾伦·D·凯特曼
大卫·奥夫鲁茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telidan Ferrier Co ltd
Original Assignee
Flir Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flir Systems Inc filed Critical Flir Systems Inc
Application granted granted Critical
Publication of CN210120140U publication Critical patent/CN210120140U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种光电装置封装，包括：光电装置，其具有位于基板的第一表面上的有源区；位于第一表面上的接合垫区域，其包括电连接到有源区的至少一个接触垫；和盖，其具有第一盖表面和第二盖表面，第一盖表面固定到基板的第一表面，盖覆盖光电装置。盖和基板中的至少一者具有成角度的侧壁，该成角度的侧壁相对于与光路平行的轴线以一定的角度延伸。至少一个接触垫由成角度的侧壁暴露并且邻近成角度的侧壁。电线沿着成角度的侧壁从至少一个接触垫中的每一者延伸到未与有源区重叠的第二盖表面。

Description

光电装置封装
相关申请的交叉引用
根据35U.S.C.§119(e)，本申请要求于2016年10月3日提交并且题为“Methods forRouting Electrical Interconnections and Resultant Structures”的美国临时申请No.62/403,390的优先权，该临时申请的全部内容通过引用并入本文。
技术领域
示例性实施例涉及用于对电互连件进行布线的方法和所得结构以及关联方法，电互连件和所得结构特别用于与热红外(TIR)区域(中波长红外(MWIR)区域和长波长红外(LWIR)区域)一起使用的光电装置。
背景技术
可以在晶片级上形成源发、检测和控制电磁辐射的光电装置，该光电装置包括盖，例如，密封和保护其中的元件的结构，该盖设置有例如使用直的切割刀片进行分离所产生的竖直壁。然而，这样的结构可能要求接合垫和盖的边缘之间的相当大的间隔余量，以便于能够自由地访问在盖与电垫(其与由盖保护的元件相关联)之间延伸的电连接。
附图说明
通过参考附图对示例性实施例进行详细地描述，特征对于本领域技术人员而言将变得显而易见，其中：
图1示出了根据实施例的光电装置的立体图。
图2示出了用于制造图1的光电装置的方法的流程图。
图3至图6示出了图2的方法的各阶段的立体图。
图7A示出了根据实施例的光电装置的立体图。
图7B至7D示出了根据图7A的实施例的光电装置的截面立体图。
图8示出了用于制造图1的光电装置的方法的流程图。
图9至图14示出了图8的方法的各阶段的立体图。
图15示出了根据实施例的光电装置的立体图。
图16示出了用于制造图1的光电装置的方法的流程图。
图17至图19示出了图16的方法的各阶段的立体图。
具体实施方式
下面将参照附图更全面地描述示例性实施例；然而，它们可以以不同的形式实施并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达示例性实施例的范围。相同的附图标记始终指代相同的元件。
在附图中，为了清楚起见，层和区域的厚度可能被放大。还应当理解，当层被称为在另一层或基板“上”时，其可以直接位于其他层或基板上，或者也可以存在居间层。此外，应当理解，当层被称为在另一层“下”时，其可以直接位于下方，或者也可以存在一个或多个居间层。另外，还将理解，当层被称为在两个层“之间”时，其可以是两个层之间的唯一层，或者也可以存在一个或多个居间层。相同的附图标记始终指代相同的元件。如本文中所使用的，术语“晶片”是指任意基板，在该基板上，多个部件形成在平面表面上，该多个部件在最终使用之前通过平面表面分离。在附图中延伸的虚线表示基板是晶片的一部分。
图1示出了根据实施例的光电芯片100的立体图。根据本示例性实施例，光电芯片100包括位于基板104上的光电装置102(例如，微测热辐射计)和气密地密封光电装置102的盖106。基板104可以包括第一表面 104a和第二表面104b，第二表面104b沿着光电芯片100中的光路的方向 (即，沿着z轴)与第一表面104a间隔开。盖106可以包括第一表面 106a和第二表面106b，第二表面106b沿着光电芯片100中的光路的方向 (即，沿着z轴)与第一表面106a间隔开。盖106中可以包括凹部以与光电装置102重叠(如参照图7C中的凹部207所详细讨论的)。盖206中的凹部可以允许光电装置102与另一元件之间的所有电互连件120沿着基板104本身布线。
盖106可以具有从第一表面106a延伸到邻近基板104的第二表面 106b的渐缩侧壁110，例如，第二表面106b可以面向并固定到基板104的第一表面104a。第一表面106a例如沿着x轴和y轴中的至少一者的至少一个方向(相对于光电装置100的中心的正向或负向)可以小于第二表面 106b，使得在其之间延伸的至少一个侧壁110可以相对于z轴具有大于0 且小于90度的角度α，例如，约15度、约30度、约45度或约60度。渐缩侧壁为光电装置的后续组装和与电子电路的连接创建了若干封装优点。
第一表面106a可以包括接合区域108a、在接合区域108a之间延伸的连接区域108b以及在其中心区域中的、允许与光电装置102一起使用的光(例如，可见的、红外的等)通过的透明开口108c。接合区域108a和连接区域108b对于与光电装置102一起使用的光可以是不透明的。第二表面106b可以覆盖光电装置102，同时仍暴露基板104的接合平台105a。
接合区域108a可以包括位于第一表面106a的相对侧的两个接合区域 108a，例如，接合区域108a可以沿着x轴彼此间隔开。连接区域108b可以沿着x轴延伸，可以沿着y轴彼此间隔开，并且可以将接合区域108a彼此连接。或者，连接区域108b中的一者或两者可由接合区域108a替代，例如，接合区域108a可以是完全围绕透明区域108c的单个连续的接合区域。进一步可选地，接合区域108a中的一者可以简单地是连接区域108b 或透明区域108c的一部分。进一步可选地，任何连接区域108b可以具有位于第一表面106a和第二表面106b之间的直立侧壁。
基板104的第一表面104a上的接合平台105a可以对应于盖106的接合区域108a，例如，可以沿着y轴对齐，但是沿着z轴和x轴间隔开。虽然基板104的第一表面104a被示出为在所有四侧具有暴露于盖106之外的平面区域，但是盖106至少在盖106的任一侧暴露接合平台105a。可选地，基板104上的所有暴露的平面区域可以为接合平台105a，例如，单个连续的接合平台。进一步可选地，接合平台105a中的一者可以简单地是连接区域105b。换句话说，盖106具有至少一个侧壁110，该至少一个侧壁110暴露待电连接到至少一个接合区域108a的至少一个接合平台，如下文所述。
电互连件120可以沿着侧壁110在接合区域108a和接合平台105a之间布线。电互连件120可以包括例如沿着y轴间隔开的多个电互连件120。电互连件120可以包括接合区域108a中的球栅阵列(BGA)互连件 126、基板104的接合平台105a上的连接到光电装置102的接触垫124、以及沿着盖106的侧壁110在接触垫124和互连件126之间延伸的电线 122。BGA互连件126可以包括例如沿着y轴间隔开的多个互连件126。电互连件120可以将光电装置102连接到附加元件，例如，印刷电路板 150(见图6)。
图2示出了根据示例性实施例的在晶片级上创建光电芯片100的方法的流程图。图3至图6示出了图2的方法的各阶段的立体图。应当注意，虽然晶片180容纳多个光电装置102，但是为了清楚起见，图3至图6仅示出了对应于单个光电装置102的晶片180的一部分。
首先，在操作0100中，可以用盖晶片190来固定晶片180上的多个光电装置102，如图3所示。这种固定保护光电装置102，例如，气密地密封光电装置102。这可以使用接合晶片、粘结材料来实现，或者如果晶片180和盖晶片190两者均为硅(Si)，则可以通过硅-硅接合来实现。因此，下面对后续操作期间的光电装置进行描述。
然后，在操作0110中，可以围绕光电装置102的周缘例如使用斜切刀片或蚀刻来部分地去除盖晶片190，以便于例如以一对一的比率由盖晶片190形成单独的盖106，同时晶片180保持晶片形式，即，保持为整体单元。特别地，如图4所示，盖106可以具有被减小的边缘(relieved edge)(即，成角度的侧壁110)，使得盖106具有截头棱锥或平截头体形状，例如，盖106的每个侧壁110可以具有从第一表面106a的边缘延伸到第二表面106b的边缘的梯形形状。角度α(如相对于基板104的暴露表面或z轴所确定的)可以大于0度且小于90度，例如，约15度、约30 度、约45度或约60度。盖106可以是单片的并且在表面106a的中心区域中对于待与光电装置102一起使用的光是透明的，该中心区域位于光敏光电装置102上方。由于图5中的电迹线引起的遮蔽在所关注的区域之外，并且实际上减小了能够穿透封装的杂散辐射的量。
然后，在操作0120中，在将施加电迹线(如图5所示)的区域中钝化晶片180。该钝化可以采取在迹线下方涂覆图案化聚合物或者在晶片 180的整个表面上施加介电绝缘AR涂层的形式。为了将电连接件从表面 104a上的接触垫位置布线到表面106a上的BGA互连件位置，需要一系列光刻工艺或精密印刷工艺。然后，使用光刻和金属沉积或可能的金属印刷工艺，使电线122沿着侧壁110形成，以连接BGA互连件位置126和接触垫位置124。然后，在操作0130中，在每个盖106上形成BGA互连件 126，并且在邻近每个光电装置102的晶片104上形成接触垫124。在操作 0140中，将晶片180单片化以形成单独的光电芯片100，如图1中所示。然后，将PCB(例如，包括对于所关注的波长透明的开口152的穿孔PCB 150)固定到盖106上的BGA互连件126，如图6所示。或者，可以将 PCB作为单独的PCB或作为PCB晶片的一部分在单片化之前附装到盖 106。
图7A示出了根据实施例的光电芯片200的立体图。图7B至图7D示出了根据实施例的光电芯片200的立体截面(剖面)视图。如在其中可以看到的，光电芯片200包括在基板204上的光电装置202(例如，微测热辐射计)和气密地密封光电装置202的盖206。盖206对于与光电装置 202一起使用的光可以是透明的。接合材料230可以插入盖206与基板204 之间。接合材料230对于与光电装置202一起使用的光可以是不透明的。
基板204可以包括第一表面204a和第二表面204b，第二表面204b沿着光电芯片200中的光路的方向(即，沿着z轴)与第一表面204a间隔开。盖206可以包括第一表面206a和第二表面206b，第二表面206b沿着光电芯片200中的光路的方向(即，沿着z轴)与第一表面206a间隔开。
基板204可以具有从第一表面204a延伸到第三表面204c的渐缩侧壁 210。第三表面204c可以沿着z轴与邻近盖206的第二表面204b间隔开，例如固定到盖206的第一表面206a。第一表面204a可以例如沿着x轴和y 轴中的至少一者的至少一个方向(相对于光电装置200的中心的正向或负向)小于第二表面204b和第三表面204c，使得在其之间延伸的至少一个侧壁210可以相对于z轴具有大于0度且小于90度的角度，例如，约15 度、约30度、约45度或约60度。
第一表面204a可以用作接合区域208。基板204的由侧壁210暴露的第三表面204c可以包括位于第三表面204c的相对侧(例如，沿着x轴彼此间隔开)的两个接合平台205a。连接区域205b可以沿着x轴延伸，可以沿着y轴彼此间隔开，并且可以将接合平台205a彼此连接。或者，连接区域208b中的一者或两者可以由接合平台205a替代，例如，接合平台 205a可以是完全围绕光电装置202的单个连续的接合区域。进一步可选地，接合平台205a中的一者可以简单地是连接区域205b。进一步可选地，任何连接区域205b可以在第一表面204a和第二表面204b之间具有直立侧壁。
虽然基板204的第三表面204c被示出为在所有四侧具有暴露到第一表面204a之外的平面区域，但是第一表面204a至少在基板204的第三表面204c的任一侧暴露接合平台205a。或者，基板204的第三表面204c上的所有暴露的平面区域可以是接合平台205a，例如，单个连续的接合平台。进一步可选地，接合平台205a中的一者可以简单地是连接区域205b。换句话说，基板204具有暴露至少一个接合平台205a以待电连接到接合区域208的至少一个侧壁210，如下文所述。
盖206中可以包括凹部207，以与光电装置202重叠。盖206中的凹部207可以允许光电装置202与另一元件之间的所有电互连件220沿着基板204本身布线。例如，如图7A至图7D所示，电互连件220可以包括接合平台205a上的连接到光电装置202的接触垫224、接合区域208上的连接到外部装置的BGA互连件226、以及沿着基板204的侧壁210从BGA 垫226延伸到接触垫224的电线222。基板204可以具有渐缩侧壁210，渐缩侧壁具有角度α(如相对于基板204的暴露表面或z轴所确定的)，该角度可以大于0度且小于90度，例如，约15度、约30度、约45度或约60度。这些渐缩侧壁210可以允许接触垫224暴露在第三表面204c上，使得它们可以易于沿着基板204本身连接到第一表面204a上的BGA垫226，这可以减小装置200的整体高度。
图8示出了根据示例性实施例的在晶片级上创建光电芯片200的方法的流程图。图9至图14示出了图8的方法的各阶段的立体图。应当注意，虽然晶片280容纳多个光电装置202，但是为了清楚起见，图9至图14仅示出了对应于单个光电装置202的晶片280的一部分。
首先，在操作0200中，可以形成其上具有多个光电装置202和接触垫224的晶片280，如图9所示。然后，在操作0210中，可以例如使用密封晶片260或通过在每个光电装置周围提供接合材料230来用盖晶片290 固定晶片280，如图10所示。晶片280可以最终提供基板204、相关联的光电装置202和电互连件220。盖晶片290可以形成覆盖装置的盖206。盖晶片290可以包括对应于光电装置202的多个凹部207，而密封晶片 260可以包括对应于光电装置202的开口237。
然后，在操作0220中，可以邻近每一个光电装置202选择性地减薄晶片280的背侧处的互连区域，从而产生晶片280a的第三表面204c及渐缩侧壁210，如图11所示。晶片280a可以包括位于面向每个光电装置202 的表面的盖处的接触垫224组。
然后，在操作0230中，可以移除(例如，离子蚀刻或激光钻孔)减薄区段的选定部分，以形成通道，从而允许访问晶片280b的第二表面 204b上的接触垫224，如图12所示。通过蚀刻减薄晶片的互连区域，减小创建贯穿硅(through-silicon)接触的区域的厚度。这简化了通道工艺并提供了更高的产率和良好的电接触。提供成角度的侧壁允许后续的电迹线从接触件通道向上布线到创建BGA的表面。
在操作0240中，可以钝化晶片280b的背侧，同时使得与接触件224 连接的通道暴露以形成晶片280c，如图13所示。使用光刻和金属沉积或金属印刷，来创建从接触垫处的通道位置、向上到成角度的侧壁、到BGA 垫位置电互连件220。其余的电互连件220(即，BGA垫226和互连件 222)可以沿着晶片280c的背侧布线以形成晶片280d，如图14所示。然后，可以将晶片单片化以形成图7A至图7D所示的光电芯片200。
图15示出了根据实施例的光电装置300。光电装置300除了盖306之外基本上与光电装置200相同，如下面详细讨论的。
图16示出了根据示例性实施例的在晶片级上创建光电芯片300的方法。图17至图19示出了图16的方法的各阶段的立体图。应当注意，虽然晶片280d容纳多个光电装置202，但是，为了清楚起见，图17至图19仅示出了对应于单个光电装置202的晶片280的一部分。
首先，在操作0300中，可以例如使用操作0200至0250来形成被密封的光电装置的晶片，如图17所示。然后，在操作0310中，可以围绕光电装置202的周缘例如利用斜切刀片或蚀刻来部分地去除盖晶片290。虽然本文中所说明的渐缩侧壁310仅部分地延伸穿过盖晶片290，留下形成晶片290a的平面盖部312，但是其可以一直延伸穿过盖晶片290。例如，渐缩侧壁310可以具有被减小的边缘(这里，成角度的边缘)，使得除了平面盖部312之外，盖306具有平截头体形状。角度β(如相对于平面盖部312或z轴所确定的)可以大于0度且小于90度，例如，约15度、约 30度、约45度或约6度，并且可以不同于晶片280d的侧壁210的角度α。
然后，在操作0320中，可以在盖晶片290a上对材料320(例如，金属)图案化，以形成盖晶片290b，该材料对于光电装置202所使用的光是不透明的。例如，材料320可以设置在侧壁310上和下平面部312上以及周缘部308a上。盖306的中心部308c可以保持未被覆盖。然后，在操作 0330中，可以单片化模型以形成图15的光电芯片。
经由总结和回顾，通过使用锥形盖和/或锥形光电基板来暴露接触垫并且使电互连件沿着接触垫和互连件之间的渐缩表面布线，可以实现小型化和降低成本。这种结构的使用可以允许盖由对于与光电装置一起使用的波长透明的材料制成，同时通过沿着它并且在盖的表面上设置电连接件，可以允许这些电连接件设置在晶片级上同时阻挡一些杂散光。
此外，创建以上所公开的这种结构的方法可以允许使用对包含用于光电装置的盖及基板两者的封装使用单个单片化(例如，切割)操作。特别地，与TIR光一起使用的光电装置封装的制造通常需要多于一个切割操作。
在此已经公开了示例性实施例，并且尽管采用了特定的术语，但是它们仅用于一般性的和描述性的意义，而不是用于限制的目的。在一些实例中，如本领域普通技术人员在提交本申请时将明白，除非另有特别指示，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件相结合地使用。因此，本领域技术人员将理解，在不脱离如所附权利要求书中阐述的本实用新型的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (11)

1.一种光电装置封装，其特征在于，包括：
光电装置，其位于基板上，所述基板具有第一表面和第二表面，所述第二表面沿着所述封装中的光路与所述第一表面相对，所述光电装置具有位于所述第一表面上的有源区，所述基板在所述第一表面上具有接合垫区域，所述接合垫区域包括电连接到所述有源区的至少一个接触垫；
盖，其具有第一盖表面和第二盖表面，所述第二盖表面沿着所述光路与所述第一盖表面相对，所述第一盖表面固定到所述基板的所述第一表面，所述盖覆盖所述光电装置；
所述盖和所述基板中的至少一者具有成角度的侧壁，所述成角度的侧壁相对于与所述光路平行的轴线以大于0度且小于90度的角度延伸，并且
所述至少一个接触垫由所述成角度的侧壁暴露并且邻近所述成角度的侧壁；和
电线，其沿着所述成角度的侧壁从所述至少一个接触垫中的每一者延伸并且到达未与所述有源区重叠的所述第二盖表面。
2.根据权利要求1所述的光电装置封装，其特征在于，所述有源区用于与热红外光一起使用，所述盖对于热红外光是透明的，并且所述电线对于热红外光是不透明的。
3.根据权利要求1所述的光电装置封装，其特征在于，所述盖包括所述成角度的侧壁。
4.根据权利要求3所述的光电装置封装，其特征在于，还包括：
至少一个互连件，其位于所述第二盖表面上，其中，所述电线沿着所述成角度的侧壁从所述至少一个互连件延伸到所述至少一个接触垫。
5.根据权利要求3所述的光电装置封装，其特征在于，所述盖包括中心区域，所述中心区域对于所述光电装置所使用的光是透明的。
6.根据权利要求1所述的光电装置封装，其特征在于，所述基板包括所述成角度的侧壁。
7.根据权利要求6所述的光电装置封装，其特征在于，还包括：
至少一个互连件，其位于所述基板的所述第二表面上，其中，所述电线沿着所述成角度的侧壁从所述至少一个互连件延伸到所述至少一个接触垫。
8.根据权利要求7所述的光电装置封装，其特征在于，所述盖对于所述光电装置所使用的光是透明的。
9.根据权利要求8所述的光电装置封装，其特征在于，所述第二盖表面包括与所述光电装置重叠的中心部、成角度的侧壁部和由所述成角度的侧壁部连接到所述中心部的平面部。
10.根据权利要求9所述的光电装置封装，其特征在于，还包括位于所述第二盖表面的所述成角度的侧壁部和所述平面部上的不透明材料。
11.一种光电装置封装，其特征在于，包括：
光电装置，其位于基板上，所述基板具有第一表面和第二表面，所述第二表面沿着所述封装中的光路与所述第一表面相对，所述光电装置具有位于所述第一表面上的与热红外光一起使用的有源区，所述基板在所述第一表面上具有接合垫区域，所述接合垫区域包括电连接到所述光电装置的至少一个接触垫，所述基板具有成角度的侧壁，所述成角度的侧壁相对于与所述光路平行的轴线以大于0度且小于90度的角度延伸，所述至少一个接触垫由所述成角度的侧壁暴露并且邻近所述成角度的侧壁；
盖，其具有第一盖表面和第二盖表面，所述第二盖表面沿着所述光路与所述第一盖表面相对，所述第一盖表面固定到所述基板的所述第一表面，所述盖覆盖所述光电装置，所述盖对于热红外光是透明的；和
电线，其沿着所述成角度的侧壁从所述至少一个接触垫中的每一者延伸并且到达所述基板的所述第二表面，所述电线对于热红外光是不透明的。
CN201790001302.8U 2016-10-03 2017-09-29 光电装置封装 Active CN210120140U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662403390P 2016-10-03 2016-10-03
US62/403,390 2016-10-03
PCT/US2017/054345 WO2018067396A1 (en) 2016-10-03 2017-09-29 Methods for routing electrical interconnections and resultant structures

Publications (1)

Publication Number Publication Date
CN210120140U true CN210120140U (zh) 2020-02-28

Family

ID=61831577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001302.8U Active CN210120140U (zh) 2016-10-03 2017-09-29 光电装置封装

Country Status (4)

Country Link
US (1) US11063159B2 (zh)
KR (1) KR102443830B1 (zh)
CN (1) CN210120140U (zh)
WO (1) WO2018067396A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3450947B1 (en) * 2017-09-05 2024-01-17 IMEC vzw Stress sensor for semiconductor components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5988020B2 (ja) * 2012-03-26 2016-09-07 日本電気株式会社 固体撮像素子及びその製造方法
US20160011054A1 (en) * 2014-07-11 2016-01-14 Omnivision Technologies, Inc. Thermal imaging systems with vacuum-sealing lens cap and associated wafer-level manufacturing methods

Also Published As

Publication number Publication date
US11063159B2 (en) 2021-07-13
WO2018067396A1 (en) 2018-04-12
KR20190058523A (ko) 2019-05-29
KR102443830B1 (ko) 2022-09-16
US20190221679A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
US8803326B2 (en) Chip package
US8552565B2 (en) Chip package and method for forming the same
US8741683B2 (en) Chip package and fabrication method thereof
US8319347B2 (en) Electronic device package and fabrication method thereof
US8164191B2 (en) Semiconductor device
US10424540B2 (en) Chip package and method for forming the same
US8581386B2 (en) Chip package
US8431946B2 (en) Chip package and method for forming the same
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI529887B (zh) 晶片封裝體及其形成方法
US20100053407A1 (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20100052087A1 (en) Image Sensor
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI624039B (zh) 晶片封裝體及其製造方法
US9611143B2 (en) Method for forming chip package
TWI759636B (zh) 影像感測器晶片級封裝
US20130307147A1 (en) Chip package and method for forming the same
US9024437B2 (en) Chip package and method for forming the same
CN210120140U (zh) 光电装置封装
CN110797358B (zh) 晶片封装体及其制造方法
US9245914B2 (en) Electronic device comprising a chip of integrated circuits stacked with an optical plate
CN116417484A (zh) 无间隙图像传感器封装和相关方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230509

Address after: California, USA

Patentee after: Telidan Ferrier Co.,Ltd.

Address before: Ore

Patentee before: FLIR SYSTEMS, Inc.

TR01 Transfer of patent right