KR102443830B1 - 전기 배선을 경로 설정하는 방법 및 그 구조물 - Google Patents
전기 배선을 경로 설정하는 방법 및 그 구조물 Download PDFInfo
- Publication number
- KR102443830B1 KR102443830B1 KR1020197010604A KR20197010604A KR102443830B1 KR 102443830 B1 KR102443830 B1 KR 102443830B1 KR 1020197010604 A KR1020197010604 A KR 1020197010604A KR 20197010604 A KR20197010604 A KR 20197010604A KR 102443830 B1 KR102443830 B1 KR 102443830B1
- Authority
- KR
- South Korea
- Prior art keywords
- cap
- optoelectronic device
- wafer
- substrate
- angled
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000009429 electrical wiring Methods 0.000 title description 17
- 230000005693 optoelectronics Effects 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- RPPNJBZNXQNKNM-UHFFFAOYSA-N 1,2,4-trichloro-3-(2,4,6-trichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC(Cl)=C1Cl RPPNJBZNXQNKNM-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Led Device Packages (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
광전자 소자 패키지는 기판의 제1 표면 위에 활성영역, 활성영역에 전기적으로 연결된 하나 이상의 콘택트 패드를 포함하는 상기 제1 표면 위의 본드 패드 영역, 제1 캡 표면 및 제2 캡 표면을 가지는 캡을 가지는 광전자 소자를 포함하며, 제1 캡 표면은 기판의 제1 표면에 고정되고, 상기 캡은 광전자 소자를 덮는다. 상기 캡 및 상기 기판 중 적어도 하나는 광 경로에 평행한 축에 대해 일정 각도로 연장되는 각진 측벽을 가진다. 상기 하나 이상의 콘택트 패드는 상기 각진 측벽에 의해 인접하여 노출된다. 전기선이 상기 하나 이상의 콘택트 패드의 각각으로부터 상기 각진 측벽을 따라 상기 활성영역에 겹치지 않는 상기 제2 캡 표면까지 연장된다.
Description
관련 출원에 대한 상호 참조
본 출원은 2016년 10월 3일 "전기 배선(electrical interconnections)을 경로 설정하는 방법 및 결과 구조물"의 명칭으로 출원된 미국 임시출원 제62/403,390호에 대해 U.S.C. §119(e)에 따른 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조에 의해 포함된다.
기술분야
예시적인 실시예들은, 특히 열 적외선(TIR) 영역(중간 파장 적외선(MWIR) 및 장파장 적외선(LWIR) 영역)에서 사용하기 위한 광전자 소자(optoelectronic device)를 위한 전기 배선을 경로 설정하는 방법 및 결과 구조물, 및 관련된 방법에 관한 것이다.
전자기 방사선을 발견, 검출 및 제어하는 광전자 소자는 캡(예를 들면 직선형 다이싱 블레이드를 사용한 분리에 의해 얻어진 수직 벽들이 제공되고 그 내부에 요소들을 밀봉 및 보호하는 구조물)을 포함하는 웨이퍼 레벨에 형성될 수 있을 것이다. 그러나 이러한 구조는, 상기 캡과 상기 캡에 의해 보호된 요소들과 연관된 전기 패드 사이에 연장되는 전기 배선에 자유롭게 액세스하기 위해 본드 패드와 캡의 가장자리 사이에 상당한 공간 마진이 필요할 수 있다.
본 발명의 특징은 다음과 같은 첨부된 도면을 참조하여 실시예들을 상세히 설명함으로써 통상의 기술자에게 명백해질 것이다:
도 1은 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 2는 도 1의 광전자 소자를 제조하는 방법의 흐름도이다.
도 3 내지 6은 도 2의 방법의 단계들의 투시도를 도시한다.
도 7(a)는 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 7(b) 내지 7(d)는 도 7(a)의 실시예에 따른 광전자 소자의 단면 투시도를 도시한다.
도 8은 도 1의 광전자 소자를 제조하는 방법의 흐름도이다.
도 9 내지 14는 도 8의 방법의 단계들의 투시도를 도시한다.
도 15는 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 16은 도 1의 광전자 소자를 제조하는 방법의 흐름도를 도시한다.
도 17 내지 19는 도 16의 방법의 단계들의 투시도를 도시한다.
도 1은 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 2는 도 1의 광전자 소자를 제조하는 방법의 흐름도이다.
도 3 내지 6은 도 2의 방법의 단계들의 투시도를 도시한다.
도 7(a)는 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 7(b) 내지 7(d)는 도 7(a)의 실시예에 따른 광전자 소자의 단면 투시도를 도시한다.
도 8은 도 1의 광전자 소자를 제조하는 방법의 흐름도이다.
도 9 내지 14는 도 8의 방법의 단계들의 투시도를 도시한다.
도 15는 일 실시예에 따른 광전자 소자의 투시도를 도시한다.
도 16은 도 1의 광전자 소자를 제조하는 방법의 흐름도를 도시한다.
도 17 내지 19는 도 16의 방법의 단계들의 투시도를 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세히 설명한다. 그러나 이들은 다른 형태로 구체화될 수 있으며 본 명세서에 설명된 실시예에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 실시예는 본 개시가 철저하고 완전하도록 제공되며, 예시적인 실시예의 범위를 통상의 기술자에게 완전히 전달할 것이다. 동일한 도면 부호는 동일한 구성 요소를 지칭한다.
도면에서, 층들 및 영역들의 두께는 명확성을 위해 과장될 수 있다. 또한, 하나의 층이 다른 층 또는 기판(substrate) "위"에 있는 것으로 언급될 때 다른 층 또는 기판의 바로 위에 있거나, 또는 개재된 층이 존재할 수도 있는 것으로 이해해야 한다. 또한, 하나의 층이 다른 층 "아래"에 있는 것으로 언급될 때 다른 층의 바로 아래에 있거나, 또는 하나 이상의 개재된 층이 존재할 수도 있는 것으로 이해해야 한다. 또한, 하나의 층이 2개의 층 사이에 있는 것으로 언급될 때, 그 층은 2개의 층 사이의 유일한 층이거나, 또는 하나 이상의 개재된 층이 존재할 수 있음도 이해될 것이다. 본 명세서 전체에 걸쳐 동일한 번호는 동일한 요소를 지칭한다. 본 명세서에 사용된 바와 같이, "웨이퍼"라는 용어는 최종 사용 전에 평면을 통과해 분리되는 상기 평면 위에 복수의 구성 요소가 형성되는 임의의 기판을 의미한다. 도면에서 연장된 단속선들(dashed lines)은 기판이 웨이퍼의 일부임을 나타내기 위한 것이다.
도 1은 일 실시예에 따른 광전자 칩(100)의 투시도이다. 본 예시적인 실시예에 따르면, 광전자 칩(100)은 기판(104) 위에 광전자 소자(102)(예를 들어 마이크로 볼로미터(microbolometer))와 광전자 소자(102)를 기밀하게 밀봉하는 캡(106)을 포함한다. 기판(104)은 제1 표면(104a)과, 광전자 칩(100) 내의 광 경로 방향을 따라, 즉 z 축을 따라 제1 표면(104a)으로부터 이격된 제2 표면(104b)을 포함할 수 있다. 상기 캡(106)은 제1 표면(106a)과, 광전자 칩(100) 내의 광 경로 방향을 따라, 즉 z 축을 따라 제1 표면(106a)으로부터 이격된 제2 표면(106b)을 포함할 수 있다. 상기 캡(106)은 (도 7(c)의 오목부(207)를 참조하여 상세히 설명된 바와 같이) 광전자 소자(102)와 겹치는 오목부를 내부에 포함할 수 있다. 상기 캡(206)의 오목부는 광전자 소자(102)와 다른 요소 사이의 모든 전기 배선(120)이 기판(104) 자체를 따라 경로 설정되도록 할 수 있다.
캡(106)은 제1 표면(106a)으로부터 기판(104)에 인접한 제2 표면(106b)까지 연장하는 테이퍼 진(tapered) 측벽들(110)을 가질 수 있다. 예를 들면, 제2 표면(106b)은 기판(104)의 제1 표면(104a)에 직면하여 그것에 고정될 수 있다. 제1 표면(106a)은, 예를 들면 x 및 y 축 중 적어도 하나의 적어도 하나의 방향(광전자 소자(100)의 중심을 기준으로 플러스 또는 마이너스)을 따라, 제2 표면(106b)보다 작을 수 있으며, 그리하여 그 사이에서 연장하는 적어도 하나의 측벽(110)은 0보다 크고 90도 미만(예를 들어, 약 15도, 약 30도, 약 45도 또는 약 60도)의 z 축에 대하여 각도(α)를 가질 수 있다. 상기 테이퍼 진 측벽들은 광전자 소자의 추후 조립과 전자 회로에의 연결 시 여러가지 패키징 장점을 제공한다.
제1 표면(106a)은 본딩(bonding) 영역들(108a), 본딩 영역들(108a) 사이에서 연장하는 연결 영역들(108b), 및 광전자 소자(102)와 함께 사용하기 위한 광(예를 들어, 가시광, 적외선 광 등)의 통과를 허용하는 그 중앙지역 내에 투과성인(tranparent) 개구(108c)를 포함할 수 있다. 상기 본딩 영역(108a)과 연결 영역(108b)은 광전자 소자(102)와 함께 사용하는 광에 불투과성(opaque)일 수 있다. 제2 표면(106b)은 기판(104)의 본딩 플랫폼(105a)을 여전히 노출하면서 광전자 소자(102)를 덮을 수 있다.
본딩 영역(108a)는 제1 표면(106a)의 대향하는 양측에 두 개의 본딩 영역들(108a)을 포함할 수 있으며, 예를 들면, 상기 본딩 영역들(108a)은 x축을 따라 서로 이격될 수 있다. 상기 연결 영역들(108b)은 x축을 따라 연장될 수 있고, y 축을 따라 서로 이격될 수 있으며, 본딩 영역들(108a)을 서로 연결할 수 있다. 대안으로, 연결 영역들(108b)의 하나 또는 둘 모두는 본딩 영역(108a)으로 대체될 수 있다. 예를 들면, 본딩 영역들(108a)은 투과성 영역(108c)을 완전히 둘러싸는 단일의 연속적인 본딩 영역일 수도 있다. 또한, 대안으로, 본딩 영역들(108a) 중 하나는 단순히 연결 영역(108b)이거나 또는 투과성 영역(108c)의 일부일 수도 있다. 또한, 대안으로, 임의의 연결 영역(108b)은 제1 표면(106a)과 제2 표면(106b) 사이에 직선 측벽을 가질 수도 있다.
기판(104)의 제1 표면(104a) 상의 본딩 플랫폼들(105a)은 캡(106)의 본딩 영역들(108a)에 대응할 수 있으며, 예를 들면, y축을 따라 정렬되지만, z축 및 x축을 따라 이격될 수 있다. 기판(104)의 제1 표면(104a)은 네 측면 모두에서 상기 캡(106)를 넘어 노출된 평면 영역을 갖는 것으로 도시되어 있지만, 상기 캡(106)는 적어도 캡(106)의 양 측면의 본딩 플랫폼들(105a)을 노출한다. 대안으로, 기판(104)상의 노출된 모든 평면 영역은 하나의 본딩 플랫폼(105a), 예를 들면, 단일의 연속하는 본딩 플랫폼이 될 수 있다. 또한, 대안으로, 본딩 플랫폼들(105a) 중 하나는 단순히 연결 영역(105b) 일 수 있다. 즉, 캡(106)은, 아래 설명과 같이, 적어도 하나의 본딩 영역(108a)에 전기적으로 연결될 적어도 하나의 본딩 플랫폼을 노출시키는 적어도 하나의 측벽(110)을 가진다.
전기 배선들(120)은 측벽들(110)을 따라 본딩 영역들(108a)과 본딩 플랫폼들(105a) 사이에서 경로 설정될 수 있다. 전기 배선(120)은 예를 들어 y 축을 따라 이격된 다수의 전기 배선(120)을 포함할 수 있다. 전기 배선(120)은 본딩 영역들(108a) 내의 볼 그리드 어레이(BGA: ball grid array) 상호연결부(interconnect)(126)와, 기판(104)의 본딩 플랫폼들(105a) 상의 광전자 소자(102)에 연결된 콘택트 패드들(contact pads)(124), 및 캡(106)의 측벽들(110)을 따라 콘택트 패드들(124)과 상호연결부(126) 사이에서 연장되는 전기선(122)을 포함할 수 있다. 상기 BGA 상호연결부(126)는 예컨대 y축을 따라 이격된 복수의 상호연결부(126)를 포함할 수 있다. 전기 배선(120)은 광전자 소자(102)를 부가 요소들, 예를 들어 인쇄회로기판(150)에 연결할 수 있다(도 6 참조).
도 2는 일 실시예에 따라 웨이퍼 레벨에 광전자 칩(100)을 생성하는 방법의 흐름도를 도시한다. 도 3 내지 6은 도 2의 방법의 단계들의 투시도를 도시한다. 웨이퍼(180)가 다수의 광전자 소자(102)를 수용하지만, 도 3 내지 6은 명확성을 위해 단일의 광전자 소자(102)에 대응하는 웨이퍼(180)의 일부만을 도시한다.
우선, 공정 o100에서, 웨이퍼(180) 상의 복수의 광전자 소자(102)가, 도 3에 도시된 바와 같이, 캡 웨이퍼(190)로 고정될 수 있다. 이 고정은 상기 광전자 소자(102)를 보호한다. 예를 들어 광전자 소자(102)를 기밀하게 밀봉한다. 이것은 본딩 웨이퍼, 접착 재료를 이용해서, 또는 만일 웨이퍼(180) 및 캡 웨이퍼(190) 모두가 실리콘(Si)인 경우를 실리콘 대 실리콘 본딩을 통해 실현될 수 있다. 따라서, 후속 공정 동안의 광전자 소자가 아래에서 설명된다.
이어서, 동작(o110)에서, 상기 캡 웨이퍼(190)는, 예를 들어 경사진 다이싱 블레이드(beveled dicing blade) 또는 에칭으로, 광전자 소자(102)의 경계 둘레에서 부분적으로 제거되어, 예를 들어 일대일 비율로, 상기 캡 웨이퍼(190)로부터 개별 캡들(106)을 형성하지만, 상기 웨이퍼(180)는 웨이퍼의 형태로 즉 단일체로서 남아 있다. 특히, 도 4에 도시된 바와 같이, 캡(106)은 완화된 가장자리, 즉 각진(angled) 측벽(110)을 가질 수 있으며, 따라서 캡(106)은 절단된 피라미드 또는 절두체 형상을 가지며, 예를 들면 캡(106)의 각 측벽(110)은 제1 표면(106a)의 가장자리로부터 제2 표면(106b)의 가장자리까지 연장되는 사다리꼴 형상을 가질 수 있다. (기판(104)의 노출된 표면 또는 z축에 대해 결정된) 상기 각도(α)는 0보다 크고 90도 미만, 예를 들어, 약 15도, 약 30도, 약 45도 또는 약 60도일 수 있다. 캡(106)은 모놀리식일 수 있고, 감광성 광전자 소자(102) 위에 위치되는 표면(106a)의 중앙지역 내 광전자 소자(102)와 함께 사용되는 광에 대해 투과성일 수 있다. 도 5에서 전기 트레이스(trace)로 인한 차폐(obscuration)는 관심 영역 밖이며 실제로 패키지를 침투할 수 스트레이(stray) 방사선의 양을 줄일 수 있다.
그 다음, 공정 o120에서, 웨이퍼(180)는 전기 트레이스(도 5에 도시)가 적용될 영역이 부동태화(passivation)된다. 이 부동태화는 상기 트레이스 아래의 패턴화된 폴리머 코팅 또는 웨이퍼(180)의 전체 표면에 대해 도포된 유전체 절연 AR 코팅의 형태를 취할 수 있다. 표면(104a)상의 콘택트 패드 위치들로부터 표면(106a)상의 BGA 상호연결 위치들로의 전기 배선을 경로 설정하기 위해, 일련의 리소그래피 공정 또는 정밀 인쇄 공정이 필요하다. 다음에, 리소그래피 및 금속 증착 또는 아마도 금속 인쇄 공정을 사용하여, 전기선(122)이 측벽(110)을 따라 형성되어 BGA 상호연결 위치들(126)과 콘택트 패드 위치들(124)을 연결한다. 다음에, 공정 o130에서, BGA 상호연결부들(126)이 각 캡(106) 위에 형성되고 콘택트 패드들(124)이 광전자 소자들(102)의 각각에 인접하여 웨이퍼(104) 위에 형성된다. 공정 o140에서, 웨이퍼(180)는, 도 1에 도시된 바와 같이, 개개의 광전자 칩들(100)을 형성하도록 싱귤레이션(singulation)된다. 그 후, PCB(예를 들면 대상 파장들에 투과성인 개구(152)를 포함하는 천공된 PCB(150))가, 도 6에 도시된 바와 같이, 캡(106) 상의 BGA 상호연결부들(106)에 고정된다. 대안으로, 상기 PCB는, 개별 PCB로서 또는 PCB 웨이퍼의 일부로서, 싱귤레이션 이전에 상기 캡(106)에 부착될 수 있다.
도 7(a)는 일 실시예에 따른 광전자 칩(200)의 투시도이다. 도 7(b) 내지 7(d)는 일 실시예에 따른 광전자 칩(200)의 단면(절단) 투시도를 도시한다. 도면에서 볼 수 있는 바와 같이, 광전자 칩(200)은 기판(204) 상의 광전자 소자(202)(예를 들면 마이크로볼로미터), 광전자 소자(202)를 기밀하게 밀봉하는 캡(206)을 포함한다. 상기 캡(206)은 광전자 소자(202)과 함께 사용할 광에 대해 투과성일 수 있다. 접착 재료(230)가 캡(206)과 기판(204) 사이에 개재될 수 있다. 접착 재료(230)는 광전자 소자(202)와 함께 사용할 광에 대해 불투과성일 수 있다.
상기 기판(204)은 광전자 칩(200) 내의 광 경로의 방향을 따라, 즉 z축 방향을 따라 제1 표면(204a)과, 제1 표면(204a)과 이격된 제2 표면(204b)을 포함할 수 있다. 상기 캡(206)은 광전자 칩(200) 내의 광 경로의 방향을 따라, 즉 z축 방향을 따라 제1 표면(206a)과, 제1 표면(206a)과 이격된 제2 표면(206b)을 포함할 수 있다.
상기 기판(204)은 제1 표면(204a)으로부터 제3 표면(204c)까지 연장되는 테이퍼 진 측벽들(210)을 가질 수 있다. 제3 표면(204c)은 예를 들면 캡(206)의 제1 표면(206a)에 고정된, 캡(206)에 인접한 제2 표면(204b)으로부터, z축을 따라 이격될 수 있다. 제1 표면(204a)은, 예를 들면 x 및 y 축 중 적어도 하나의 적어도 하나의 방향(광전자 소자(200)의 중앙에 대해서 플러스 또는 마이너스)을 따라, 제2 및 제3 표면(204b, 204c)보다 더 작을 수 있으며, 그들 사이에서 연장되는 적어도 하나의 측벽들(210)은 z 축에 대해 0보다 크고 90도 미만인, 예를 들어, 약 15도, 약 30도, 약 45도 또는 약 60도의 각도를 가질 수 있다.
제1 표면(204a)은 본딩 영역(208)으로서 역할을 할 수 있다. 측벽들(210)에 의해 노출된 기판(204)의 제3 표면(204c)은 제3 표면(204c)의 반대 측에(예를 들면, x축을 따라 서로 이격됨) 두 개의 본딩 플랫폼(205a)을 가질 수 있다. 연결 영역들(205b)은 x 축을 따라 연장할 수 있고, y 축을 따라 서로 이격될 수 있으며, 본딩 플랫폼들(205a)을 서로 연결할 수 있다. 대안으로, 연결 영역들(208b) 중 하나 또는 둘 다는 본딩 플랫폼(205a)으로 대체될 수 있다. 예를 들면, 본딩 플랫폼(205a)은 광전자 소자(202)를 완전히 둘러싸는 단일의 연속하는 본딩 영역일 수 있다. 또한, 대안으로, 본딩 플랫폼들(205a) 중 하나는 단순히 연결 영역(205b)가 될 수 있다. 또한, 대안으로서, 임의의 연결 영역(205b)은 제1 표면(204a)과 제2 표면(204b) 사이에 직선형 측벽을 가질 수 있다.
기판(204)의 제3 표면(204c)은 네 측면 모두에서 제1 표면(204a)을 넘어 노출된 평면 영역을 가진 것으로 도시되어 있지만, 상기 제1 표면(204a)은 기판(204)의 제3 표면(204c)의 어느 한 측 상의 본딩 플랫폼들(205a)을 적어도 노출한다. 대안으로, 기판(204)의 제3 표면(204c) 상의 모든 노출된 평면 영역들은 하나의 본딩 플랫폼(205a), 예를 들면 단일의 연속하는 본딩 플랫폼일 수 있다. 또한, 대안으로, 본딩 플랫폼들(205a) 중 하나는 단순히 연결 영역(205b)일 수 있다. 즉, 기판(204)은, 후술하는 바와 같이, 본딩 영역(208)에 전기적으로 연결되는 적어도 하나의 본딩 플랫폼(205a)을 노출하는 적어도 하나의 측벽(210)를 갖는다.
상기 캡(206)은 광전자 소자(202)와 겹치는 오목부(207)를 그 내부에 포함할 수 있다. 캡(206) 내의 오목부(207)는 광전자 소자(202)와 다른 요소 사이의 모든 전기 배선(220)이 기판(204) 자체를 따라 경로 설정되도록 할 수 있다. 예를 들면, 도 7(a) 내지 7(d)에 도시된 바와 같이, 전기 배선(220)은 본딩 플랫폼(205a) 상의 광전자 소자(202)에 연결된 콘택트 패드들(224), 본딩 영역(208) 상의 외부 소자에 연결하기 위한 BGA 상호연결부(226), 및 BGA 상호연결부(226)로부터 기판(204)의 측벽(210)을 따라 콘택트 패드(224)까지 연장되는 전기선(222)을 포함할 수 있다. 기판(204)은 0보다 크고 90도 미만인(예를 들면, 약 15도, 약 30도, 약 45도 또는 약 60도)인 각도(α)(기판(204)의 노출된 표면 또는 z 축에 대해 결정됨)를 가진 테이퍼 진 측벽들(210)을 가질 수 있다. 이들 테이퍼 진 측벽들(210)은 콘택트 패드들(224)을 제3 표면(204c)에 노출시켜 콘택트 패드들이 기판(204) 자체를 따라 제1 표면(204a) 상의 BGA 패드(226)에 쉽게 연결될 수 있게 하며, 이것은 광전자 소자(200)의 전체 높이를 감소시킬 수 있다.
도 8은 일 실시예에 따라 웨이퍼 레벨 상에 광전자 칩(200)을 생성하는 방법의 흐름도이다. 또한, 도 9 내지 도 14는 도 8의 방법의 단계들에서의 투시도를 도시한다. 유의할 점은, 웨이퍼(280)는 복수의 광전자 소자(202)를 수용하지만, 도 9 내지 14는 명확성을 위해 하나의 광전자 소자(202)에 대응하는 웨이퍼(280)의 일부만을 도시한다.
먼저, 공정 o200에 있어서, 복수의 광전자 소자(202) 및 콘택트 패드들(224)을 그 위에 갖는 웨이퍼(280)가 도 9에 도시한 바와 같이 형성될 수 있다. 그 다음, 공정 o210에서 웨이퍼(280)에는, 도 10에 도시한 바와 같이, 예를 들어, 밀봉 웨이퍼(260)를 사용하거나 각각의 광전자 소자 주위에 접착 재료(230)를 제공함으로써, 캡 웨이퍼(290)가 고정될 수 있다. 웨이퍼(280)는 궁극적으로 기판(204), 관련 광전자 소자(202), 및 전기 배선(220)을 제공할 수 있다. 캡 웨이퍼(290)는 상기 광전자 소자를 덮는 캡(206)을 형성할 수 있다. 캡 웨이퍼(290)는 광전자 소자(202)에 대응하는 복수의 오목부(207)를 포함할 수 있지만, 상기 밀봉 웨이퍼(260)는 그것에 대응하는 개구들(237)을 포함할 수 있다.
그 다음, 공정 o220에서, 웨이퍼(280) 후면의 배선영역들(interconnection areas)이 각각의 광전자 소자(202)에 인접하여 선택적으로 박막화되며, 그 결과, 도 11에 도시된 바와 같이, 웨이퍼(280)의 테이퍼 진 측벽들(210) 및 제3 표면(204c)이 얻어진다. 웨이퍼(280a)는 각각의 광전자 소자(202)에 대해 직면하는 캡 표면들에 콘택트 패드들(224)의 세트를 포함할 수 있다.
그 다음, 공정 o230에서, 상기 박막화된 섹션의 선택된 부분들이, 예를 들어 이온 에칭 또는 레이저-천공에 의해 제거되어, 도 12에 도시한 바와 같이, 웨이퍼(280b)의 제2 표면(204b) 상의 콘택트 패드들(224)에 대한 접근을 허용하기 위한 비아(vias)를 형성할 수 있다. 에칭을 통해 웨이퍼의 상기 배선 영역들을 박막화함으로써, 관통-실리콘 콘택트가 생성되는 영역의 두께가 감소된다. 이것은 비아 공정을 단순화하고 높은 수율과 우수한 전기적 콘택트를 제공한다. 각진 측벽을 제공함으로써 후속 전기 트레이스들이 콘택트 비아로부터 BGA가 생성되는 표면까지 경로 설정되게 할 수 있다.
공정 o240에서, 웨이퍼(280b)의 후면은, 도 13에 도시된 바와 같이, 웨이퍼(280c)를 형성하기 위해 콘택트(224)와 연결된 비아들을 노출한 채 부동태화될 수 있다. 리소그래피, 금속 증착 또는 금속 인쇄를 사용하여, 전기 배선(220)이 콘택트 패드에 있는 비아 위치들로부터 경사진 측벽들을 지나 BGA 패드 위치들까지 생성된다. 전기 배선(220)의 나머지, 즉, BGA 패드(226) 및 상호연결부(222)는 웨이퍼(280c)의 후면을 따라 경로 설정되어 도 14에 도시된 바와 같이 웨이퍼(280d)를 형성할 수 있다. 그 다음, 상기 웨이퍼는 도 7(a) 내지 7(d)에 도시된 광전자 칩(200)을 형성하기 위해 싱귤레이션될 수 있다.
도 15는 일 실시예에 따른 광전자 소자(300)를 도시한다. 광전자 소자(300)는, 이하에서 상세히 설명되는 바와 같이, 캡(306)에 대한 것을 제외하고는, 광전자 소자(200)와 실질적으로 동일하다.
도 16은 일 실시예에 따라 웨이퍼 레벨 상에 광전자 칩(300)을 생성하는 방법을 도시한다. 도 17 내지 도 19는 도 16의 방법의 단계들에서 투시도를 도시한다. 웨이퍼(280d)는 복수의 광전자 소자(202)를 수용하지만, 도 17 내지 도 19는 명확성을 위해 단일의 광전자 소자(202)에 대응하는 웨이퍼(280)의 일부만을 도시한다.
먼저, 공정 o300에서, 밀봉된 광전자 소자의 웨이퍼가, 예를 들어, 도 17에 도시된 바와 같이, 공정 o200 내지 o250을 사용하여 형성될 수 있다. 그 다음, 공정 o310에서, 캡 웨이퍼(290)는, 예컨대 경사진 다이싱 블레이드 또는 에칭으로, 광전자 소자(202)의 경계 둘레에서 부분적으로 제거될 수 있다. 본 명세서에 예시된 테이퍼 진 측벽들(310)은 캡 웨이퍼(290)를 통해 부분적으로만 연장되어, 평면 캡 부분(312)을 남기고, 웨이퍼(290a)를 형성하지만, 이들은 캡 웨이퍼(290)를 통해 계속해서 연장될 수 있다. 예를 들어, 테이퍼 진 측벽(310)은 완만해진 가장자리들 여기서는 각진 가장자리를 가질 수 있으며, 상기 평면 캡 부분(312) 이외에, 캡(306)은 절두체(frustum) 형상을 갖는다. 각도(β)(평면 캡 부분(312) 또는 z 축에 대해 결정됨)는 0보다 크고 90도 미만, 예를 들어, 약 15도, 약 30도, 약 45도 또는 약 60도일 수 있으며, 웨이퍼(280d)의 측벽(210)의 각도(α)와 다를 수 있다.
그 다음, 공정 o320에서, 예를 들어 금속과 같이, 광전자 소자(202)에 의해 사용되는 빛에 대해 불투과성 재료(320)가 캡 웨이퍼(290a) 위에 패터닝되어 캡 웨이퍼(290b)를 형성할 수 있다. 예를 들어, 상기 재료(320)는 측벽(310) 및 하부 평면 부분(312) 위에 뿐만 아니라 경계 부분(308a) 위에 제공될 수 있다. 캡(306)의 중앙부(308c)는 덮이지 않고 남아 있을 수 있다. 그 다음, 공정 o330에서, 다이들은 도 15의 광전자 칩을 형성하기 위해 싱귤레이션될 수 있다.
요약 및 검토로서, 콘택트 패드를 노출시키기 위해 테이퍼 진 캡 및/또는 테이퍼 진 광전자 기판을 사용하고, 콘택트 패드와 상호연결부 사이의 테이퍼 진 표면들을 따라 경로 설정된 전기 배선을 가지는 것은 소형화와 비용 절감을 가능하게 할 수 있다. 이러한 구조의 사용은 상기 캡이 광전자 소자와 함께 사용되는 파장에 대해 투과성인 물질로 만들어질 수 있게 하는 동시에, 캡의 표면뿐만 아니라 그것을 따라 전기적 배선들을 제공하는 것은 일부 미광(stray light)을 차단하면서 웨이퍼 레벨 상에 전기 배선들이 제공될 수 있게 한다.
또한, 상기 개시된 바와 같은 구조를 생성하는 방법은, 광전자 소자용 캡 및 기판 모두를 포함하는 패키지를 위한 단일의 싱귤레이션(예를 들어, 다이싱) 작업의 사용을 허용할 수 있다. 특히, TIR 광을 사용하기 위한 광전자 소자 패키지 제조를 위해서는 일반적으로 하나 이상의 다이싱 작업이 필요하다.
실시예들이 본 명세서에 개시되고, 특정 용어들이 사용되었지만, 이들은 제한적인 목적이 아닌 일반적이고 설명적인 의미로 사용되고 해석되어야 한다. 일부 실시예에서, 본 발명의 출원인과 같이 당해 기술분야의 통상의 기술자에게 명백한 바와 같이, 특정 실시예와 관련하여 기술된 특징, 특성 및/또는 요소들은, 특별히 달리 표시되지 않은 한, 단독으로 또는 다른 실시예들과 관련하여 설명된 특징, 특성, 및/또는 요소들과 조합하여 사용될 수 있다. 따라서, 이하의 청구 범위에 제시된 바와 같이 본 발명의 사상 및 범위를 벗어나지 않으면서 형태 및 세부 사항에서 다양한 변화가 이루어질 수 있음은 당해 기술분야의 통상의 기술자에게 이해될 것이다.
Claims (20)
- 광전자 소자 패키지에 있어서,
제1 표면과, 상기 패키지 내의 광 경로를 따라 상기 제1 표면에 대향하는 제2 표면을 가지는 기판 위에 있고, 상기 제1 표면에 활성 영역을 가지는 광전자 소자 - 여기서, 상기 기판은 상기 활성 영역에 전기적으로 연결된 하나 이상의 콘택트 패드를 포함하는 본드 패드(bond pad) 영역을 상기 제1 표면에 가짐 -;
제1 캡 표면과, 상기 광 경로를 따라 상기 제1 캡 표면에 대향하는 제2 캡 표면을 가지며, 상기 광전자 소자를 덮는 캡 - 여기서, 상기 제1 캡 표면은 상기 기판의 제1 표면에 고정됨 -; 및
상기 하나 이상의 콘택트 패드의 각각으로부터 각진 측벽을 따라 상기 활성 영역과 겹치지 않는 상기 제2 캡 표면까지 연장되는 전기선;
을 포함하며,
상기 캡 및 기판 중 적어도 하나는 상기 광 경로에 평행한 축에 대해 0도 보다 크고 90도 미만인 각도로 연장되는 상기 각진 측벽을 가지며, 또한 직선 측벽을 가지고,
상기 하나 이상의 콘택트 패드는 상기 각진 측벽에 인접하여 상기 각진 측벽에 의해 노출되는, 광전자 소자 패키지. - 제 1 항에 있어서,
상기 활성 영역은 상기 캡을 통과하는 열 적외선(TIR) 광과 함께 사용하기 위한 것이며,
상기 캡은 TIR 광에 대해 투과성이고, 상기 전기선은 TIR에 대해 불투과성인, 광전자 소자 패키지. - 제 1 항에 있어서,
상기 캡은 상기 각진 측벽을 포함하는, 광전자 소자 패키지. - 제 3 항에 있어서,
상기 제2 캡 표면에 하나 이상의 상호연결부를 추가로 포함하며,
상기 전기선은 상기 하나 이상의 상호연결부로부터 상기 각진 측벽을 따라 상기 하나 이상의 콘택트 패드까지 연장되는, 광전자 소자 패키지. - 제 4 항에 있어서,
상기 하나 이상의 상호연결부는 인쇄 회로 기판(Printed Circuit Board, PCB)에 고정되고, 상기 활성 영역은 상기 캡과 상기 PCB의 개구를 통과하는 빛과 함께 사용하기 위한 것인, 광전자 소자 패키지. - 제 1 항에 있어서,
상기 기판은 상기 각진 측벽을 포함하는, 광전자 소자 패키지. - 제 5 항에 있어서,
상기 하나 이상의 상호연결부는 볼 그리드 어레이(Ball Grid Array, BGA) 상호연결부를 포함하는, 광전자 소자 패키지. - 제 7 항에 있어서,
상기 전기선은 상기 광전자 소자에 의해 사용되는 광에 대해 불투과성인, 광전자 소자 패키지. - 제 1 항에 있어서,
상기 제2 캡 표면은 상기 광전자 소자와 겹치는 중앙 부분, 상기 각진 측벽을 포함하는 각진 측벽 부분, 및 상기 각진 측벽 부분에 의해 상기 중앙 부분에 연결된 평면 부분을 포함하는, 광전자 소자 패키지. - 제 9 항에 있어서,
상기 제2 캡 표면의 상기 각진 측벽 부분 및 상기 평면 부분 상에 불투과성 재료를 추가로 포함하는, 광전자 소자 패키지. - 광전자 소자 패키지를 제조하는 방법으로서,
복수의 광전자 소자를 갖고, 제1 표면과, 상기 패키지 내 광 경로를 따라 상기 제1 표면에 대향하는 제2 표면을 가지는 제1 웨이퍼를 제공하는 단계 - 여기서, 상기 제2 표면은 각각의 광전자 소자에 대해 하나 이상의 콘택트 패드와 각각의 광전자 소자에 대해 적외선 광과 함께 사용하기 위한 활성영역을 포함함 -;
제3 표면과, 상기 패키지 내 상기 광 경로를 따라 상기 제3 표면에 대향하는 제4 표면을 가지는 제2 웨이퍼를 상기 제1 웨이퍼에 고정시키는 단계 - 여기서, 상기 제1 웨이퍼의 제2 표면은 상기 제2 웨이퍼의 제3 표면에 고정되고, 상기 제2 웨이퍼는 상기 광전자 소자들을 밀봉하고 적외선 광에 대해 투과성을 가짐 -;
상기 광 경로에 평행한 축에 대해 일정 각도로 연장되는 복수의 각진 측벽을 형성하는 단계 - 여기서, 상기 각도는 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제4 표면 중 적어도 하나에서 0도보다 크고 90도 미만이고, 상기 복수의 각진 측벽들은 상기 복수의 광전자 소자에 대응하며, 각각의 광전자 소자의 상기 하나 이상의 콘택트 패드는 상기 각진 측벽 중 적어도 하나에 인접하고 상기 각진 측벽에 의해 노출되고, 상기 제2 웨이퍼는 복수의 캡을 제공하고, 각각의 상기 복수의 캡은 각각의 상기 광전자 소자를 덮고, 각각의 활성 영역은 각각의 상기 캡을 통과하는 광과 함께 사용하기 위한 것임 -; 및
각각의 광전자 소자에 대해, 상기 하나 이상의 콘택트 패드의 각각으로부터 상기 각진 측벽 각각을 따라 상기 제4 표면까지 연장되는 전기선을 형성하는 단계 - 여기서, 상기 전기선은 각각의 상기 활성 영역과 겹치지 않고, 상기 전기선은 적외선 광에 대해 불투과성임 -;
를 포함하는, 광전자 소자 패키지의 제조 방법. - 제 11 항에 있어서,
상기 복수의 각진 측벽을 형성하는 단계는 상기 제1 웨이퍼 상의 복수의 광전자 소자들 각각의 상기 하나 이상의 콘택트 패드를 노출시키기 위해 상기 제2 웨이퍼의 제4 표면의 일부를 제거하는 과정을 포함하는, 광전자 소자 패키지의 제조 방법. - 제 12 항에 있어서,
각각의 광전자 소자에 대해, 상기 제4 표면에 하나 이상의 상호연결부를 형성하는 단계를 추가로 포함하며,
각각의 상기 전기선은 상기 하나 이상의 상호연결부로부터 각각의 상기 각진 측벽을 따라 각각의 상기 하나 이상의 콘택트 패드까지 연장되는, 광전자 소자 패키지의 제조 방법. - 제 13 항에 있어서,
적어도 하나 이상의 광전자 소자에 대해, 상기 하나 이상의 상호연결부를 인쇄 회로 기판(Printed Circuit Board, PCB)에 고정하는 단계를 추가로 포함하고,
각각의 상기 활성 영역은 각각의 상기 캡과 상기 PCB의 개구를 통과하는 빛과 함께 사용하기 위한 것인, 광전자 소자 패키지의 제조 방법. - 제 11 항에 있어서,
상기 복수의 각진 측벽을 형성하는 단계는 상기 제1 웨이퍼 상의 상기 복수의 광전자 소자 각각의 상기 하나 이상의 콘택트 패드를 노출시키기 위해 상기 제1 웨이퍼의 일부를 제거하는 과정을 포함하는, 광전자 소자 패키지의 제조 방법. - 제 15 항에 있어서,
상기 제2 웨이퍼의 제4 표면에 상기 광전자 소자 각각에 대한 하나 이상의 상호연결부를 형성하는 단계를 추가로 포함하며,
상기 전기선은 상기 하나 이상의 상호연결부로부터 상기 각진 측벽을 따라 상기 하나 이상의 콘택트 패드까지 연장되는, 광전자 소자 패키지의 제조 방법. - 제 16 항에 있어서,
상기 하나 이상의 상호연결부는 볼 그리드 어레이(Ball Grid Array, BGA) 상호연결부를 포함하는, 광전자 소자 패키지의 제조 방법. - 제 17 항에 있어서,
상기 제4 표면이 상기 광전자 소자와 겹치는 중앙 부분, 각진 측벽 부분, 및 상기 각진 측벽 부분에 의해 상기 중앙 부분에 연결된 평면 부분을 포함하도록 상기 제2 웨이퍼를 부분적으로 제거하는 단계를 추가로 포함하는, 광전자 소자 패키지의 제조 방법. - 제 18 항에 있어서,
상기 각진 측벽 부분 및 상기 평면 부분에 불투과성 재료를 제공하는 단계를 추가로 포함하는, 광전자 소자 패키지의 제조 방법. - 광전자 소자 패키지로서,
제1 표면과, 상기 패키지 내의 광 경로를 따라 상기 제1 표면에 대향하는 제2 표면을 가지는 기판 위에 있고, 열 적외선(TIR) 광과 함께 사용하기 위한 활성 영역을 상기 제1 표면에 가지는 광전자 소자 - 여기서, 상기 기판은 상기 광전자 소자에 전기적으로 연결된 하나 이상의 콘택트 패드를 포함하는 본드 패드 영역을 상기 제1 표면에 가지고, 상기 기판은 상기 광 경로에 평행한 축에 대해 0도 보다 크고 90도 미만인 각도로 연장되는 각진 측벽을 가지며, 또한 직선 측벽을 가지고, 상기 하나 이상의 콘택트 패드는 상기 각진 측벽에 인접하여 상기 각진 측벽에 의해 노출됨;
상기 기판의 제1 캡 표면과, 상기 광 경로를 따라 상기 제1 캡 표면에 대향하는 제2 캡 표면을 가지는 캡 - 여기서, 상기 제1 캡 표면은 상기 기판의 제1 표면에 고정되고, 상기 캡은 상기 광전자 소자를 덮고 열 적외선(TIR) 광에 대해 투과성을 가지고, 상기 활성 영역은 상기 캡을 통과하는 빛과 사용하기 위한 것임; 및
상기 하나 이상의 콘택트 패드의 각각으로부터 상기 각진 측벽을 따라 상기 기판의 제2 표면까지 연장되고 TIR에 대해 불투과성인 전기선;
을 포함하는, 광전자 소자 패키지.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662403390P | 2016-10-03 | 2016-10-03 | |
| US62/403,390 | 2016-10-03 | ||
| PCT/US2017/054345 WO2018067396A1 (en) | 2016-10-03 | 2017-09-29 | Methods for routing electrical interconnections and resultant structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190058523A KR20190058523A (ko) | 2019-05-29 |
| KR102443830B1 true KR102443830B1 (ko) | 2022-09-16 |
Family
ID=61831577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197010604A KR102443830B1 (ko) | 2016-10-03 | 2017-09-29 | 전기 배선을 경로 설정하는 방법 및 그 구조물 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11063159B2 (ko) |
| KR (1) | KR102443830B1 (ko) |
| CN (1) | CN210120140U (ko) |
| WO (1) | WO2018067396A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3450947B1 (en) * | 2017-09-05 | 2024-01-17 | IMEC vzw | Stress sensor for semiconductor components |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080029879A1 (en) * | 2006-03-01 | 2008-02-07 | Tessera, Inc. | Structure and method of making lidded chips |
| KR101078621B1 (ko) * | 2003-07-03 | 2011-11-01 | 테쎄라 테크놀로지스 아일랜드 리미티드 | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL133453A0 (en) * | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US7807508B2 (en) * | 2006-10-31 | 2010-10-05 | Tessera Technologies Hungary Kft. | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
| JP5988020B2 (ja) * | 2012-03-26 | 2016-09-07 | 日本電気株式会社 | 固体撮像素子及びその製造方法 |
| US20160011054A1 (en) * | 2014-07-11 | 2016-01-14 | Omnivision Technologies, Inc. | Thermal imaging systems with vacuum-sealing lens cap and associated wafer-level manufacturing methods |
-
2017
- 2017-09-29 CN CN201790001302.8U patent/CN210120140U/zh active Active
- 2017-09-29 WO PCT/US2017/054345 patent/WO2018067396A1/en active Application Filing
- 2017-09-29 KR KR1020197010604A patent/KR102443830B1/ko active IP Right Grant
-
2019
- 2019-03-21 US US16/360,152 patent/US11063159B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101078621B1 (ko) * | 2003-07-03 | 2011-11-01 | 테쎄라 테크놀로지스 아일랜드 리미티드 | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 |
| US20080029879A1 (en) * | 2006-03-01 | 2008-02-07 | Tessera, Inc. | Structure and method of making lidded chips |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018067396A1 (en) | 2018-04-12 |
| KR20190058523A (ko) | 2019-05-29 |
| US20190221679A1 (en) | 2019-07-18 |
| US11063159B2 (en) | 2021-07-13 |
| CN210120140U (zh) | 2020-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI418013B (zh) | 晶圓級半導體封裝及其製造方法 | |
| US8890268B2 (en) | Chip package and fabrication method thereof | |
| US10249672B2 (en) | Image pickup apparatus, semiconductor apparatus, and image pickup unit | |
| US8803326B2 (en) | Chip package | |
| US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
| US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
| US20110285032A1 (en) | Chip package and method for forming the same | |
| TWI759636B (zh) | 影像感測器晶片級封裝 | |
| TWI441289B (zh) | 晶片封裝體 | |
| TWI529887B (zh) | 晶片封裝體及其形成方法 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| US8598720B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI624039B (zh) | 晶片封裝體及其製造方法 | |
| US9611143B2 (en) | Method for forming chip package | |
| US7816754B2 (en) | Ball grid array package construction with raised solder ball pads | |
| KR101597467B1 (ko) | 쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법 | |
| US11973095B2 (en) | Method for forming chip package with second opening surrounding first opening having conductive structure therein | |
| CN105185751A (zh) | 半导体芯片封装结构及其封装方法 | |
| US8101470B2 (en) | Foil based semiconductor package | |
| KR102443830B1 (ko) | 전기 배선을 경로 설정하는 방법 및 그 구조물 | |
| US10418296B2 (en) | Semiconductor chip package structure and packaging method therefor | |
| US20230395633A1 (en) | Image sensor packaging structures and related methods | |
| TWI511266B (zh) | 晶片封裝體及其形成方法 | |
| KR20070021200A (ko) | 삼차원 6 면 정각 다이 코팅 방법 | |
| CN116417484A (zh) | 无间隙图像传感器封装和相关方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |