CN104253084B - 防止钨损失的半导体器件及相应的制造方法 - Google Patents

防止钨损失的半导体器件及相应的制造方法 Download PDF

Info

Publication number
CN104253084B
CN104253084B CN201310261111.3A CN201310261111A CN104253084B CN 104253084 B CN104253084 B CN 104253084B CN 201310261111 A CN201310261111 A CN 201310261111A CN 104253084 B CN104253084 B CN 104253084B
Authority
CN
China
Prior art keywords
tungsten
layer
semiconductor devices
hole
loss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310261111.3A
Other languages
English (en)
Other versions
CN104253084A (zh
Inventor
康晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310261111.3A priority Critical patent/CN104253084B/zh
Publication of CN104253084A publication Critical patent/CN104253084A/zh
Application granted granted Critical
Publication of CN104253084B publication Critical patent/CN104253084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种防止钨损失的半导体器件及其相应的制造方法，制造方法包括：提供的一第一半导体器件至少分别包括由下至上形成于第一氧化层中的钨通孔、形成于钨通孔上的复合金属层、形成于复合金属层上的第二氧化层中的第二开槽、形成于第二氧化层上且具有暴露出第二开槽的窗口的光阻层；采用氧气等离子体灰化工艺去除光阻层；采用UV灯烘焙工艺对已去除光阻层后的第一半导体器件进行照射；用碱性溶液清洗已去除光阻层后的第一半导体器件的表面，由于UV灯烘焙工艺提高了氧气等离子体灰化工艺去除光阻层后残留的电荷的活跃性，使其逃逸，从而减少因残留的电荷离子与碱性溶液共同作用于钨通孔上的电荷效应而导致的钨损失的问题。

Description

防止钨损失的半导体器件及相应的制造方法
技术领域
本发明属于半导体制造工艺技术领域，尤其涉及一种防止钨损失的半导体器件及相应的制造方法。
背景技术
钨化学气相沉积（WCVD）工艺因其优异的空隙填充能力成为铝工艺通孔和接触的主要金属化技术。钨在集成电子学中通常被用作高传导性的互连金属、金属层间的通孔（Via）和垂直接触的接触孔（Contact）以及铝和硅间的隔离层。
图1a至图1c示出了传统的用WCVD工艺形成具有钨损失的半导体器件的过程：步骤1，提供一第一半导体器件，所述第一半导体器件包括：一第二半导体器件10；位于第二半导体器件10上的第一氧化层20；形成于第一氧化层20中的第一开槽；形成于第一开槽内表面和第一氧化层20的表面上的隔离层30；采用WCVD工艺淀积钨金属形成于第一开槽中的钨通孔40，所述钨通孔40的表面与隔离层30的表面平齐；形成于钨通孔40上的一复合金属层50，复合金属层50由下至上依次包括粘合层51、铝金属层52和减反层53；形成于隔离层30、第一钨通孔40和复合金属层50的表面上的第二氧化层60；形成于第二氧化层60上的光阻层70；形成于光阻层70中对应复合金属层50位置的部分区域的窗口；形成于第二氧化层中对应窗口的第二开槽，第二开槽暴露出复合金属层50的表面；步骤2，采用等离子体灰化工艺去除光阻层70；步骤3，用碱性溶液清洗上述器件的表面。
等离子体灰化工艺通过氧气（O2）灰化光阻层70后，会残留电荷，碱性溶液与残留的电荷会共同作用于钨通孔上产生电化学反应，导致钨通孔的一部分被腐蚀掉Etch，如图2所示。因此，需要提供一种新的防止钨损失的半导体器 件的制造方法，以减少因作用于钨通孔上的电荷效应而导致的钨损失的问题。
发明内容
本发明的目的在于提供一种防止钨损失的半导体器件及相应的的制造方法，以减少因作用于钨通孔上的电荷效应而导致的钨损失的问题。
为了解决上述问题，本发明提供一种防止钨损失的半导体器件的制造方法，包括如下步骤：
步骤1，提供一第一半导体器件，所述第一半导体器件至少分别包括由下至上形成于第一氧化层中的钨通孔、形成于所述钨通孔上的复合金属层、形成于所述复合金属层上的第二氧化层中的第二开槽以及形成于所述第二氧化层上的光阻层，所述光阻层具有暴露出所述第二开槽的窗口；
步骤2，采用氧气等离子体灰化工艺去除光阻层；
步骤3，采用UV灯烘焙工艺对已去除光阻层后的第一半导体器件进行照射；
步骤4，用碱性溶液清洗已去除光阻层后的第一半导体器件的表面，形成防止钨损失的半导体器件。
进一步的，在所述步骤1中，形成所述第一半导体器件的过程如下：
在提供的一第二半导体器件上形成第一氧化层；
在所述第一氧化层中形成第一开槽，在所述第一开槽内表面和第一氧化层的表面上形成隔离层，采用钨化学气相工艺将所述第一开槽形成钨通孔，所述钨通孔经化学抛光工艺后其表面与隔离层的表面平齐；
在所述钨通孔上形成一复合金属层，所述复合金属层由下至上依次包括粘合层、铝金属层和减反层；
在所述隔离层和钨通孔之上以及复合金属层表面上形成第二氧化层；
在所述第二氧化层上形成一光阻层；
在所述光阻层中形成对应于复合金属层位置的部分区域的窗口，以所述光阻层为掩膜层，通过所述窗口对所述第二氧化层进行刻蚀，形成直至暴露出所 述复合金属层表面的第二开槽。
进一步的，所述UV灯烘焙工艺过程中，所述UV灯分别发射出的温度和紫外线波长的范围为100-300℃和320nm-10nm，所述UV灯照射的时间为60-120s，所述UV灯发射出的光通量为270lumen。
进一步的，在步骤4后，所述钨通孔中的钨的损失率从17%降低至5%。
进一步的，在步骤4后，用获得的防止钨损失的半导体器件所制造的产品的良率从79%提高至92.9%。
为了达到本发明的另一目的，还提供一种如所述的防止钨损失的半导体器件的制造方法制备的防止钨损失的半导体器件，所述防止钨损失的半导体器件由下至上依次包括：钨通孔，形成于第一氧化层中；复合金属层，形成于所述钨通孔之上，所述复合金属层由下至上依次包括粘合层、铝金属层和减反层；以及第二开槽，形成于所述复合金属层上的第二氧化层中。
进一步的，所述防止钨损失的半导体器件还包括：隔离层，所述隔离层覆盖在所述第一氧化层的表面上且包围所述钨通孔的四侧和底部。
进一步的，所述钨通孔中的钨的损失率从17%降低至5%。
进一步的，用所述防止钨损失的半导体器件所制造的产品的良率从79%提高至92.9%。
与现有技术相比，本发明公开的一种防止钨损失的半导体器件及其相应的制造方法，由于UV灯烘焙工艺提高了因氧气等离子体灰化工艺去除光阻层后还残留的电荷的活跃性，使所述的残留的电荷离子逃逸，从而减少因残留的电荷离子与碱性溶液共同作用于钨通孔上的电荷效应而导致的钨损失的问题。
附图说明
图1a至图1c为现有技术一实施例中的用WCVD工艺形成具有钨损失的半导体器件的制造方法；
图2为本发明的一实施例中的防止钨损失的半导体器件的制造方法的流程 示意图；
图3a至图3d为图2所示的防止钨损失的半导体器件的制造方法；
图4为图3c所示的UV灯烘焙工艺的原理结构示意图；
图5为本发明的一实施例中的防止钨损失的半导体器件与现有技术的一实施例中的具有钨损失的半导体器件的产品良率比对示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
以图2所示的流程示意图为例，结合图3a至图3d、图4和图5,，对本发明提供的一种防止钨损失的半导体器件的制造方法进行详细说明。所述防止钨损失的半导体器件的制造方法包括如下步骤：
在步骤1中，参见图3a，提供一第一半导体器件，所述第一半导体器件至少分别包括由下至上形成于第一氧化层200中的钨通孔400、形成于所述钨通孔400上的复合金属层500、形成于所述复合金属层500上的第二氧化层600中的第二开槽800以及形成于所述第二氧化层600上的光阻层700，所述光阻层700具有暴露出所述第二开槽800的窗口。
具体的，形成所述第一半导体器件的过程如下：
在步骤11中，提供一第二半导体器件100，在所述第二半导体器件100上形成第一氧化层200。在步骤12中，在所述第一氧化层200中形成第一开槽，在所述第一开槽内表面和第一氧化层的表面上形成隔离层300，采用WCVD工艺将钨填充满所述第一开槽后形成钨通孔400，所述钨通孔400经化学抛光工艺 （CMP）后，其表面与隔离层300的表面平齐。在步骤13中，在所述钨通孔400上形成一复合金属层500，所述复合金属层500由下至上依次包括粘合层、铝金属层和减反层。在步骤14中，在所述隔离层300和钨通孔400之上以及复合金属层500表面上形成第二氧化层600。在步骤15中，在所述第二氧化层600上形成一光阻层700。在步骤16中，在所述光阻层700中形成窗口，所述窗口对应于复合金属层位置的部分区域，以所述光阻层700为掩膜层，通过所述窗口对所述第二氧化层600进行刻蚀，形成直至暴露出所述复合金属层500表面的第二开槽800。
在步骤2中，参见图3b，采用氧气等离子体灰化工艺去除光阻层700，去除所述光阻层700后，在所述第二开槽800和复合金属层500中还会残留电荷。
在步骤3中，参见图3c，采用UV灯烘焙工艺对已去除光阻层后的第一半导体器件进行照射，具体的，图4示出的是所述UV灯烘焙工艺的原理结构示意图，所述UV灯发射出的温度为100-300℃（摄氏度），所述UV灯发射出的紫外线波长的范围为320nm-10nm（纳米），所述UV灯照射的时间为60-120s（秒），所述UV灯发射出的光通量为270lumen（流明）。残留的电荷接受一定时间的UV灯烘焙工艺的照射后，其活跃性极大提高，可以从所述第二开槽800和复合金属层500中逃逸。
在步骤4中，参见图3d，用碱性溶液清洗已去除光阻层后的第一半导体器件的表面，形成可以防止钨损失的半导体器件，即所述防止钨损失的半导体器件由下至上依次包括：钨通孔400，形成于第一氧化层200中；复合金属层500，形成于所述钨通孔400之上，所述复合金属层500由下至上依次包括粘合层、铝金属层和减反层；以及第二开槽800，形成于所述复合金属层500上的第二氧化层600中。
进一步的，所述防止钨损失的半导体器件还包括隔离层300，所述隔离层300覆盖在所述第一氧化层200的表面上且包围所述钨通孔400的四侧和底部。
由于所述残留电荷逃逸，从而减少因残留的电荷与碱性溶液共同作用于钨 通孔上的电荷效应而导致的钨损失的问题。
因此，在步骤4后，所述钨通孔中的钨的损失率从17%降低至5%，且用可以防止钨损失的半导体器件所制造的产品的良率从79%提高至92.9%，如图5中A所示为未经过UV灯烘焙工艺的产品良率是79%，B所示为经过60s的UV灯烘焙工艺的产品良率是92.9%，C所示为经过120s的UV灯烘焙工艺的产品良率是92.7%。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种防止钨损失的半导体器件的制造方法，包括如下步骤：
步骤1，提供一第一半导体器件，所述第一半导体器件至少分别包括由下至上形成于第一氧化层中的钨通孔、形成于所述钨通孔上的复合金属层、形成于所述复合金属层上的第二氧化层中的第二开槽以及形成于所述第二氧化层上的光阻层，所述复合金属层覆盖部分所述钨通孔，所述第二氧化层覆盖所述第一氧化层、钨通孔以及复合金属层，所述光阻层具有暴露出所述第二开槽的窗口；
步骤2，采用氧气等离子体灰化工艺去除光阻层；
步骤3，采用UV灯烘焙工艺对已去除光阻层后的第一半导体器件进行照射，所述第二氧化层以及第二开槽暴露出的复合金属层直接接受UV灯照射；
步骤4，用碱性溶液清洗已去除光阻层后的第一半导体器件的表面，形成防止钨损失的半导体器件。
2.如权利要求1所述的防止钨损失的半导体器件的制造方法，其特征在于，在所述步骤1中，形成所述第一半导体器件的过程如下：
在提供的一第二半导体器件上形成第一氧化层；
在所述第一氧化层中形成第一开槽，在所述第一开槽内表面和第一氧化层的表面上形成隔离层，采用钨化学气相工艺将所述第一开槽形成钨通孔，所述钨通孔经化学抛光工艺后其表面与隔离层的表面平齐；
在所述钨通孔上形成一复合金属层，所述复合金属层由下至上依次包括粘合层、铝金属层和减反层；
在所述隔离层和钨通孔之上以及复合金属层表面上形成第二氧化层；
在所述第二氧化层上形成一光阻层；
在所述光阻层中形成对应于复合金属层位置的部分区域的窗口，以所述光阻层为掩膜层，通过所述窗口对所述第二氧化层进行刻蚀，形成直至暴露出所述复合金属层表面的第二开槽。
3.如权利要求1所述的防止钨损失的半导体器件的制造方法，其特征在于，所述UV灯烘焙工艺过程中，所述UV灯分别发射出的温度和紫外线波长的范围为100-300℃和320nm-10nm，所述UV灯照射的时间为60-120s，所述UV灯发射出的光通量为270lumen。
4.如权利要求1所述的防止钨损失的半导体器件的制造方法，其特征在于，在步骤4后，所述钨通孔中的钨的损失率从17％降低至5％。
5.如权利要求1所述的防止钨损失的半导体器件的制造方法，其特征在于，在步骤4后，用获得的钨通孔中钨损失减少的半导体器件所制造的产品率从79％提高至92.9％。
6.一种如权利要求1所述的防止钨损失的半导体器件的制造方法制备的防止钨损失的半导体器件，其特征在于，所述防止钨损失的半导体器件由下至上依次包括：钨通孔，形成于第一氧化层中；复合金属层，形成于所述钨通孔之上，所述复合金属层由下至上依次包括粘合层、铝金属层和减反层；以及第二开槽，形成于所述复合金属层上的第二氧化层中。
7.如权利要求6所述的防止钨损失的半导体器件，其特征在于，所述防止钨损失的半导体器件还包括：隔离层，所述隔离层覆盖在所述第一氧化层的表面上且包围所述钨通孔的四侧和底部。
8.如权利要求6所述的防止钨损失的半导体器件，其特征在于，所述钨通孔中的钨的损失率从17％降低至5％。
9.如权利要求6所述的防止钨损失的半导体器件，其特征在于，用所述防止钨损失减少的半导体器件所制造的产品的良率从79％提高至92.9％。
CN201310261111.3A 2013-06-26 2013-06-26 防止钨损失的半导体器件及相应的制造方法 Active CN104253084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310261111.3A CN104253084B (zh) 2013-06-26 2013-06-26 防止钨损失的半导体器件及相应的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310261111.3A CN104253084B (zh) 2013-06-26 2013-06-26 防止钨损失的半导体器件及相应的制造方法

Publications (2)

Publication Number Publication Date
CN104253084A CN104253084A (zh) 2014-12-31
CN104253084B true CN104253084B (zh) 2018-03-30

Family

ID=52187864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310261111.3A Active CN104253084B (zh) 2013-06-26 2013-06-26 防止钨损失的半导体器件及相应的制造方法

Country Status (1)

Country Link
CN (1) CN104253084B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826164B (zh) * 2015-01-07 2018-11-16 中芯国际集成电路制造(上海)有限公司 通孔的清洗方法及半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516262A (zh) * 2003-01-06 2004-07-28 旺宏电子股份有限公司 防止钨插塞腐蚀的方法
CN102044481A (zh) * 2009-10-19 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止钨插塞腐蚀的方法
US8242028B1 (en) * 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340416B2 (ja) * 2002-02-26 2009-10-07 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 半導体記憶装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516262A (zh) * 2003-01-06 2004-07-28 旺宏电子股份有限公司 防止钨插塞腐蚀的方法
US8242028B1 (en) * 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
CN102044481A (zh) * 2009-10-19 2011-05-04 中芯国际集成电路制造(上海)有限公司 防止钨插塞腐蚀的方法

Also Published As

Publication number Publication date
CN104253084A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
TWI338923B (en) Plasma-assisted vapor phase treatment of low dielectric constant films using a batch processing ststem
KR102223662B1 (ko) 할로겐화물 스캐빈징을 위한 프로세싱 시스템들 및 방법들
TWI383451B (zh) A manufacturing method of a semiconductor device, and a manufacturing apparatus for a semiconductor device
JP6218776B2 (ja) Ｂｓｉイメージセンサー用半導体装置とその形成方法
WO2015060069A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
TWI555086B (zh) Deposit removal method
TWI638425B (zh) 高深寬比結構中具有改良階梯覆蓋之密閉性ｃｖｄ蓋
TWI521591B (zh) A cleaning method of the substrate and a cleaning device for the substrate
US11127594B2 (en) Manufacturing methods for mandrel pull from spacers for multi-color patterning
WO2021118815A1 (en) Oxygen radical assisted dielectric film densification
JP4567587B2 (ja) 半導体装置の製造方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN103871961B (zh) 互连结构及其制造方法
CN103337476A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN104253084B (zh) 防止钨损失的半导体器件及相应的制造方法
CN106206421B (zh) 自对准接触孔的制备方法
JP2011216597A (ja) 半導体装置の製造方法及び成膜装置
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
CN105826183B (zh) 减少焊盘结构结晶缺陷的方法
CN103779267B (zh) 一种半导体结构的形成方法
CN104505344B (zh) 形成多孔超低介电材料的方法
CN110473775A (zh) 改善薄膜剥离的方法
CN105742183B (zh) 半导体结构的形成方法
CN105742229B (zh) 半导体结构的形成方法
CN104134612B (zh) 一种修复超低介质常数薄膜侧壁损伤的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant