JP2011216597A - 半導体装置の製造方法及び成膜装置 - Google Patents

半導体装置の製造方法及び成膜装置 Download PDF

Info

Publication number
JP2011216597A
JP2011216597A JP2010082098A JP2010082098A JP2011216597A JP 2011216597 A JP2011216597 A JP 2011216597A JP 2010082098 A JP2010082098 A JP 2010082098A JP 2010082098 A JP2010082098 A JP 2010082098A JP 2011216597 A JP2011216597 A JP 2011216597A
Authority
JP
Japan
Prior art keywords
film
dielectric constant
low dielectric
semiconductor device
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010082098A
Other languages
English (en)
Inventor
Tamotsu Owada
保 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010082098A priority Critical patent/JP2011216597A/ja
Priority to US13/073,282 priority patent/US20110244677A1/en
Publication of JP2011216597A publication Critical patent/JP2011216597A/ja
Priority to US13/896,482 priority patent/US20130247825A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バリアメタル膜の酸化を十分に抑制することができる半導体装置の製造方法及び成膜装置を提供する。
【解決手段】基板１の上方に導電膜５を形成し、導電膜５を覆う絶縁膜７を形成し、絶縁膜７のエッチングを行って、絶縁膜７に導電膜５の少なくとも一部を露出する開口部５１を形成する。また、還元ガス雰囲気中で開口部５１に紫外線を照射し、開口部５１内に絶縁膜７及び導電膜５に接するバリアメタル膜９を形成し、バリアメタル膜９上に導電膜１０を形成する。
【選択図】図９Ｂ

Description

本発明は、半導体装置の製造方法及び成膜装置に関する。
半導体装置の多層配線における信号の伝搬速度は、配線抵抗及び配線間の寄生容量の影響を受ける。近年、半導体装置の高集積化により配線間隔が狭くなり、配線間の寄生容量が増大している。このような状況において、配線遅延を回避して伝搬速度を向上させるために、Ａｌよりも抵抗が小さいＣｕを配線材料として用いた半導体装置が実用化されている。
また、層間絶縁層の材料として、ＳｉＯ2と比べて誘電率が低い材料（低誘電率材）を用いて低配線容量化した半導体装置の実用化も進められている。ＳｉＯ2の比誘電率は４．０〜４．５程度であり、ＳｉＯ2よりも誘電率が小さいものが一般的に低誘電率材と呼ばれている。なお、低誘電率膜を層間絶縁膜として使用する場合、配線間リーク電流を低く抑えること、機械的強度を一定以上に保つこと等も重要である。
低誘電率膜としては、スピンオンプロセスにより成膜する有機系のポリアリーレン膜及びポリアリルエーテル膜、並びに無機系の水素シルセスキオキサン（ＨＳＱ）膜及びメチルシルセスキオキサン（ＭＳＱ）膜が挙げられる。また、ＨＳＱ及びＭＳＱの混合材料からなる膜も挙げられる。更に、オルガノシロキサン系材料を用いて化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成されるシリコンオキシカーバイド（ＳｉＯＣ）膜も挙げられる。更に、絶縁物質中に空孔を形成することにより誘電率を下げた、ポーラスシリカ膜等も挙げられる。
また、このような低誘電率膜を層間絶縁膜内への配線の形成方法として、ダマシン法が用いられることがある。
ダマシン法では、低誘電率膜に配線溝を形成した後に、配線溝内にバリアメタル膜及びＣｕ膜を形成する。このため、配線溝の形成の際に低誘電率膜にダメージが生じ、低誘電率膜が吸湿し、バリアメタル膜が酸化することがある。バリアメタル膜が酸化すると、Ｃｕが低誘電率膜中へ拡散しやすくなる。そこで、配線溝の形成後に不活性ガス雰囲気中で紫外線を低誘電率膜に照射して、ダメージを回復する技術が提案されている。
しかしながら、紫外線を低誘電率膜に照射する技術は所期の目的を達成することはできるものの、バリアメタル膜の酸化を十分に抑制することが困難な場合がある。
特開２００９−３２７０８号公報 特開２０００−６８２７４号公報 特開２０００−１７４０１９号公報 特開２００４−１９３４５３号公報
Removal of Plasma-Modified Low-k Layer Using Dilute HF: Influence of Concentration (Electrochemical and Solid-State Letters, 8(7)F21-F24(2005)
本発明の目的は、バリアメタル膜の酸化を十分に抑制することができる半導体装置の製造方法及び成膜装置を提供することにある。
半導体装置の製造方法の一態様では、基板の上方に第１の導電膜を形成し、前記導電膜を覆う絶縁膜を形成し、前記絶縁膜のエッチングを行って、前記絶縁膜に前記第１の導電膜の少なくとも一部を露出する開口部を形成する。また、還元ガス雰囲気中で前記開口部に紫外線を照射し、前記開口部内に前記絶縁膜及び前記第１の導電膜に接するバリアメタル膜を形成し、前記バリアメタル膜上に第２の導電膜を形成する。
上記の半導体装置の製造方法等によれば、還元ガス雰囲気中で開口部に紫外線を照射しているため、絶縁膜のダメージを回復させることができ、これと並行して、高効率で第１の導電膜の表面の還元処理を行うことができる。従って、絶縁膜の吸湿が低い状態でバリアメタル膜を形成することが可能となり、バリアメタル膜の酸化を十分に抑制することができる。
低誘電率膜の誘電率を測定するために作製したサンプルの構造を示す断面図である。 ３つのサンプルの低誘電率膜ｌｋの比誘電率を示すグラフである。 ３つのサンプルのＩ−Ｖ特性を表すグラフである。 ３つのサンプルの低誘電率膜ｌｋの屈折率を示すグラフである。 ３つのサンプルの脱ガス分析の結果を示すグラフである。 ４つの低誘電率膜ｌｋの比誘電率を示すグラフである。 ５つの低誘電率膜ｌｋの比誘電率を示すグラフである。 成膜装置の構成を示す模式図である。 実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図９Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図９Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図９Ｃに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図９Ｄに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図９Ｅに引き続き、半導体装置の製造方法を工程順に示す断面図である。 図９Ｆに引き続き、半導体装置の製造方法を工程順に示す断面図である。
（低誘電率膜に対するエッチングの影響）
本発明者は、低誘電率膜の形成後に行う配線溝又はコンタクトホールを形成するためのエッチングの影響によって低誘電率膜の誘電率がどのように変化するかを調べた。図１は、低誘電率膜の誘電率を測定するために作製したサンプルの構造を示す断面図である。
本発明者は、先ず、サンプル（Ａ）を作製した。サンプル（Ａ）の作製では、図１に示すように、不純物をドープした低抵抗シリコン基板ｓｓ上に、低誘電率膜ｌｋとして、厚さが２００ｎｍのＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜をスピンオンプロセス法により形成した。ＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜の形成では、低抵抗シリコン基板ｓｓの全面に触媒化成工業社製のＮＣＳ（登録商標）を塗布し、その後、２５０℃で１分間のベーキング処理を行い、更に拡散炉で窒素雰囲気にて４００℃、３０分間の加熱処理を行った。
次に、図１に示すように、低誘電率膜ｌｋ上にＡｕ上部電極ｕｅを形成した。Ａｕ上部電極ｕｅの形成では、円状の開口部を有するメタルマスクを低誘電率膜ｌｋの表面に配置し、蒸着によりＡｕ膜を１００ｎｍ成膜した。Ａｕ上部電極ｕｅの直径は１ｍｍとした。
このようにして作製したサンプル（Ａ）について、ＬＣＲメータを用いた容量測定により、低誘電率膜ｌｋの比誘電率を算出した。測定の結果、低誘電率膜の比誘電率は約２．３であった。
次に、本発明者は、サンプル（Ｂ）を作製した。サンプル（Ｂ）の作製では、サンプル（Ａ）と同様の条件で、低抵抗シリコン基板ｓｓ上に低誘電率膜ｌｋを形成した。低誘電率膜ｌｋの厚さは１００ｎｍとした。次いで、低誘電率膜ｌｋの全面を５０ｎｍ、ＣＦ4ガスを用いた反応性イオンエッチング（ＲＩＥ：reactive ion etching）により除去した。このエッチングでは、ＲＦパワーを２５０Ｗ、チャンバ内圧力を２０Ｔｏｒｒとした。その後、サンプル（Ａ）と同様の条件で、低誘電率膜ｌｋ上にＡｕ上部電極ｕｅを形成した。
このようにして作製したサンプル（Ｂ）について、サンプル（Ａ）と同様に低誘電率膜ｌｋの比誘電率を測定したところ、比誘電率は３．０であった。つまり、サンプル（Ｂ）の低誘電率膜ｌｋの比誘電率は、サンプル（Ａ）のそれ（約２．３）よりも高い値を示した。このことは、低誘電率膜ｌｋを形成した後にエッチングを行うと誘電率が上昇することを意味している。誘電率の上昇は配線遅延を引き起こし半導体装置の高速動作の阻害に繋がる。
本発明者は、このような誘電率の上昇に伴う配線遅延を抑制するために種々の検討を行った。この検討では、例えば、サンプル（Ｃ）を作製した。サンプル（Ｃ）の作製では、サンプル（Ａ）と同様の条件で、低抵抗シリコン基板ｓｓ上に低誘電率膜ｌｋを形成した。低誘電率膜ｌｋの厚さは１００ｎｍとした。次いで、サンプル（Ｂ）と同様の条件で、低誘電率膜ｌｋの全面を５０ｎｍ、エッチングにより除去した。その後、低誘電率膜ｌｋに対して紫外線（ＵＶ）照射を行った。このＵＶ照射では、光源として高圧水銀ランプを用い、雰囲気をＨｅガス雰囲気、チャンバ内圧力を１０Ｔｏｒｒ（減圧条件下）、ＵＶ照射強度を３５０ｍＷ／ｃｍ2、基板ヒータ温度を２３０℃、照射時間を１０分間とした。その後、サンプル（Ａ）と同様の条件で、低誘電率膜ｌｋ上にＡｕ上部電極ｕｅを形成した。なお、高圧水銀ランプから照射されるＵＶは１５０ｎｍ〜４００ｎｍのブロードバンドの波長を有する。
このようにして作製したサンプル（Ｃ）について、サンプル（Ａ）及び（Ｂ）と同様に低誘電率膜ｌｋの比誘電率を測定したところ、比誘電率は２．５であった。つまり、サンプル（Ｃ）の低誘電率膜ｌｋの比誘電率は、サンプル（Ｂ）のそれ（３．０）よりも低い値を示した。このことは、上記のＵＶ照射により誘電率が低下することを意味している。図２は、サンプル（Ａ）、（Ｂ）及び（Ｃ）の低誘電率膜ｌｋの比誘電率を示すグラフである。図２の縦軸は各サンプルの比誘電率を示す。
このように、エッチングによって低誘電率膜の誘電率が上昇しても、その後にＵＶ照射を施すことにより誘電率が低下するという実験結果が得られた。この実験結果は、本発明者によって初めて確認されたものであり、低誘電率膜を層間絶縁膜として用いる半導体装置の製造方法に関して、非常に有用な知見である。
更に、本発明者は、サンプル（Ａ）、（Ｂ）及び（Ｃ）のリーク電流特性を測定した。ここでは、サンプル（Ａ）、（Ｂ）及び（Ｃ）について、低抵抗シリコン基板ｓｓとＡｕ上部電極ｕｅとの間に印加する電界の強さに対して、低誘電率膜ｌｋをリークして流れる電流の電流密度がどのように変化するのか測定した。図３は、サンプル（Ａ）、（Ｂ）及び（Ｃ）のＩ−Ｖ特性を表すグラフである。図３の横軸は電界の強さ（ＭＶ／ｃｍ）を示し、縦軸は電流密度（Ａ／ｃｍ2）を示す。
図３に示すように、サンプル（Ａ）では、電界の強さが０．４（ＭＶ／ｃｍ）の時に、４．１０×１０-10（ｍＡ／ｃｍ2）のリーク電流が生じた。一方、サンプル（Ｂ）では、電界の強さが０．４（ＭＶ／ｃｍ）の時に１．４６×１０-9（ｍＡ／ｃｍ2）ものリーク電流が生じた。つまり、サンプル（Ｂ）では、サンプル（Ａ）の３倍以上にまでリーク電流が増加した。このようなリーク電流の増加は、エッチングによって低誘電率膜ｌｋに何らかのダメージが与えられたことに因るものと考えられる。
また、サンプル（Ｃ）では、電界の強さが０．４（ＭＶ／ｃｍ）の時に、３．８５×１０-11（ｍＡ／ｃｍ2）のリーク電流が流れた。つまり、サンプル（Ｃ）では、サンプル（Ａ）と同程度までリーク電流が低下した。
このように、エッチングによって低誘電率膜の誘電率が上昇しても、その後にＵＶ照射を施すことによりリーク電流が低下するという実験結果が得られた。この実験結果は、本発明者によって初めて確認されたものであり、低誘電率膜を層間絶縁膜として用いる半導体装置の製造方法に関して、非常に有用な知見である。
上記の実験についての考察、並びに、本発明者が更に行った実験の内容及び結果を、以下に示す。
エッチングによって低誘電率膜に生じるダメージの構造が具体的にどのようなものなのか、詳細は明らかになっていない。一般に低誘電率材は、撥水性を有するものが望ましいとされる。これは、水の比誘電率は８８と高く、低誘電率膜が水分を吸収すると低誘電率膜の誘電率が上昇してしまうからである。そこで、吸湿による低誘電率膜の誘電率上昇を抑制するため、例えば上記実験でも用いたＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜は、その表面が疎水性であるＳｉ−Ｈ、Ｓｉ−ＣＨ3等で終端するように処理されている。
しかし、低誘電率膜のエッチングを行うと、その表面に何らかのダメージが生じてしまうと考えられる。例えば、ＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜の表面において、エッチングによって本来の化学結合が破壊され、親水性のＳｉ−ＯＨ基が形成されている可能性がある。親水性のＳｉ−ＯＨ基が形成されると、必然的にこの膜の表面に大気中の水分が吸着する。このような機構で、エッチングに伴って低誘電率膜の誘電率が上昇するものと考えられる。
これに対し、エッチングによるダメージが生じた低誘電率膜にＵＶ照射を行うと、エッチングによって生じた表面のＳｉ−ＯＨ基が除去され、低誘電率膜の表面の吸水性が抑えられると予測される。この考察を検証するため、本発明者は以下の実験を行った。
本発明者は、サンプル（Ａ）、（Ｂ）及び（Ｃ）の低誘電率膜ｌｋの屈折率を測定した。図４は、サンプル（Ａ）、（Ｂ）及び（Ｃ）の低誘電率膜ｌｋの屈折率を示すグラフである。図４の縦軸は低誘電率膜の屈折率を示す。図４に示すように、サンプル（Ａ）では、低誘電率膜ｌｋの屈折率が１．２７５であるのに対し、サンプル（Ｂ）では、低誘電率膜ｌｋの屈折率が１．３３まで上昇していた。これに対し、サンプル（Ｃ）では、低誘電率膜ｌｋの屈折率が１．２６まで減少していた。
エッチングによりダメージの層が生じ、この層が吸湿したことが、サンプル（Ｂ）の低誘電率膜ｌｋの屈折率の上昇の一因として考えられる。一方、サンプル（Ｃ）の低誘電率膜ｌｋの屈折率が１．２６まで低下したのは、ＵＶ照射によってダメージが回復し、低誘電率膜ｌｋの表面が再度疎水性を示すようになり、吸湿性が抑えられたためであると考えられる。
本発明者は、サンプル（Ａ）、（Ｂ）及び（Ｃ）からの脱ガスの分析を行った。図５は、サンプル（Ａ）、（Ｂ）及び（Ｃ）からの脱ガス分析の結果を示すグラフである。この分析では、昇温脱離ガス分析（ＴＤＳ：thermal desorption spectroscopy）装置を用いて、サンプル（Ａ）、（Ｂ）及び（Ｃ）を真空中にて赤外線で加熱し、放出されるガスを四重極型質量分析計で測定した。図５の横軸は低抵抗シリコン基板ｓｓの加熱温度（℃）を示し、縦軸は質量数が１８のガスの相対検出量を示す。図５に示すように、サンプル（Ｂ）の測定では、約２８０℃の加熱温度及び約４２０℃の加熱温度において、質量数が１８のガスのピークが確認された。このピークは、水（Ｈ2Ｏ）の放出に伴うものであると予測される。一方、サンプル（Ａ）及び（Ｃ）では、少なくとも約２８０℃の加熱温度ではピークが確認されなかった。この実験結果から、サンプル（Ｂ）はサンプル（Ａ）と比べて、低誘電率膜ｌｋが水分を多く吸収していると言える。また、サンプル（Ｃ）では、ＵＶ照射の結果、低誘電率膜ｌｋの吸湿性が抑えられ、特性が改善されたと考察される。
このように、本発明者は、鋭意検討の結果、エッチングによって低誘電率膜にダメージが生じたとしても、その後にＵＶ照射を行うことによって、ダメージを回復させて低誘電率膜に吸着していた水分を除去できることに想到したのである。
次に、ＵＶ照射の好ましい条件について説明する。
ＵＶ照射時の基板温度は、２５℃〜３００℃とすることが好ましい。ＵＶ照射は、例えば、シングルダマシン法では低誘電率膜に配線溝を形成した後に行い、デュアルダマシン法では配線溝及びビアホールを形成した後に行う。このため、配線溝、ビアホールから下層の配線が露出した状態でＵＶ照射を行うことになる。従って、ＵＶ照射時の基板温度が高すぎると、この下層の配線の材料、例えばＣｕが噴き出すことがある。本発明者は、この温度について検討を行ったところ、基板温度が３００℃以下であれば、配線の材料の噴き出しを抑制することができる。また、基板温度が２５℃未満の場合は、ＵＶ照射の効果がやや低くなることがある。従って、ＵＶ照射時の基板温度は、２５℃〜３００℃とすることが好ましい。
また、ＵＶ照射時の雰囲気ガス中の酸素ガス（Ｏ2ガス）の濃度は、５０ｐｐｍ以下とすることが好ましい。これは、酸素ガスの濃度が５０ｐｐｍを超える雰囲気ガス中でＵＶ照射を行うと、下層の配線の表面が酸化しやすいからである。また、低誘電率膜のダメージを回復させるＵＶ照射時の雰囲気ガスとしては、例えば、Ｈｅガス、Ａｒガス及びＮ2ガス等の不活性ガスを用いることができ、特に、Ｈｅガスを用いることが好ましい。これは、Ｈｅガスの熱伝導性が高く、基板を冷却しやすいため、上記のような配線の材料の噴き出しをより確実に抑制することができるからである。Ｈｅガス雰囲気下でＵＶ照射を行う場合、例えば、基板温度を２５℃〜３００℃、チャンバ内圧力を５００ｍＴｏｒｒ〜５０Ｔｏｒｒとすることが好ましい。なお、ＵＶ照射時の雰囲気ガスとして、Ｈｅガス、Ａｒガス、及びＮ2ガスの２種以上を含む混合ガスを用いてもよい。
ＵＶの照射時間は、特に限定されないが、例えば１０分間以上とする。本発明者は、低誘電率膜に生じたダメージの回復度合いが、ＵＶの照射時間によってどのように異なるかを調べるため、サンプル（Ｄ）を作製した。サンプル（Ｄ）の作製では、ＵＶの照射時間を１５分間としたことを除き、サンプル（Ｃ）の作製時と同様の処理を行った。
このようにして作製したサンプル（Ｄ）について、サンプル（Ａ）、（Ｂ）及び（Ｃ）と同様に低誘電率膜ｌｋの比誘電率を測定したところ、比誘電率は２．３であった。つまり、サンプル（Ｄ）の低誘電率膜ｌｋの比誘電率は、サンプル（Ｃ）のそれ（２．５）よりも低く、サンプル（Ａ）のそれ（約２．３）と同程度の値を示した。このことから、低誘電率膜ｌｋの誘電率は、ＵＶ照射によってエッチングを行う前の状態まで回復させ得ることが確認された。図６は、サンプル（Ａ）〜（Ｄ）の低誘電率膜ｌｋの比誘電率を示すグラフである。
なお、サンプル（Ｃ）の作製時の低誘電率膜ｌｋへのＵＶ照射の条件は、これらの基板温度、雰囲気ガス、及び照射時間等を考慮して決定したものである。
本発明者は、ダメージをより確実に回復させるために更に種々の検討を行った。この検討では、例えば、サンプル（Ｅ）、（Ｆ）及び（Ｇ）を作製した。サンプル（Ｅ）の作製では、サンプル（Ａ）と同様の条件で、低抵抗シリコン基板ｓｓ上に低誘電率膜ｌｋを形成した。低誘電率膜ｌｋの厚さは１００ｎｍとした。次いで、サンプル（Ｂ）と同様の条件で、低誘電率膜ｌｋの全面を５０ｎｍ、エッチングにより除去した。その後、低誘電率膜ｌｋに対して炭素含有化学種の一種であるヘキサメチルジシラザン（ＨＭＤＳ）を作用させる処理（ＨＭＤＳ処理）を行った。その後、サンプル（Ａ）と同様の条件で、低誘電率膜ｌｋ上にＡｕ上部電極ｕｅを形成した。つまり、ＵＶ照射は行わなかった。なお、ＨＭＤＳ処理はベーパ処理として行い、１１０℃で３０秒間行った。サンプル（Ｆ）の作製では、ＵＶの照射時間を３分間としたことを除き、サンプル（Ｃ）の作製時と同様の処理を行った。つまり、ＨＭＤＳ処理は行わなかった。サンプル（Ｇ）の作製では、ＨＭＤＳ処理とＡｕ上部電極ｕｅの形成との間に、ＵＶ照射を３分間行ったことを除き、サンプル（Ｅ）の作製時と同様の処理を行った。ＵＶ照射の条件は、照射時間を除き、サンプル（Ａ）の作製時と同様とした。
このようにして作製したサンプル（Ｅ）、（Ｆ）及び（Ｇ）について、サンプル（Ａ）〜（Ｄ）と同様に低誘電率膜ｌｋの比誘電率を測定した。図７は、サンプル（Ａ）、（Ｂ）、（Ｅ）、（Ｆ）及び（Ｇ）の低誘電率膜ｌｋの比誘電率を示すグラフである。図７に示すように、サンプル（Ｅ）では、ＵＶ照射を行っていないにも拘らず、比誘電率が２．８とサンプル（Ｂ）のそれよりも低い値を示した。このことは、ＨＭＤＳ処理によってもダメージを回復させることができることを意味している。また、サンプル（Ｆ）では、ＵＶの照射時間が短いため、比誘電率が２．７５までしか低下しなかったが、サンプル（Ｆ）の処理にＨＭＤＳ処理を加えたサンプル（Ｇ）では、サンプル（Ａ）と同等の比誘電率（２．３）が得られた。このことは、ＵＶの照射時間が短い場合でも、ＨＭＤＳ処理を行うと、ダメージを十分に回復させて誘電率を低下させることができることを意味している。
更に、本発明者は、ダマシン法における配線溝内へのバリアメタル膜の形成前に、配線溝から露出している配線の表面に存在する自然酸化膜等の酸化物を還元する処理を行い、この処理の際に、上記のようなＵＶ照射を行えば、短時間で還元処理及びＵＶ照射を実行できることを見出した。更に、このような処理を行うと、還元ガスがＵＶによって励起されるため、還元効率が大幅に向上することも見出した。更に、本発明者は、配線溝の形成後のＵＶ照射から配線溝内へのバリアメタル膜の形成までを一つのチャンバ内で大気開放せずに行うと、バリアメタル膜の機能をより確実に発揮させ、半導体装置の信頼性をより高めることができることも見出した。つまり、ＵＶ照射からバリアメタル膜の形成までの一連の処理を例えば真空中で行うことにより、ダメージが回復した低誘電率膜を、水分を含む大気から隔離することができる。そして、低誘電率膜の大気からの隔離によって、低誘電率膜の吸湿を抑制しながらバリアメタル膜を形成することができ、より一層確実にバリアメタル膜の酸化を抑制することができる。
ここで、上記のような処理に好適な成膜装置について説明する。図８は、実施形態に係る成膜装置の構成を示す模式図である。
図８に示すように、この成膜装置では、チャンバ１０１の下部に、バリアメタル膜を形成する対象である基板１２０が載置されるステージ１０２が設けられている。ステージ１０２には、ＲＦ源１０３からＲＦ信号が印加される。また、チャンバ１０１の上部には、バリアメタル膜の原料であるターゲットを保持するホルダー１１０が設けられている。ホルダー１１０には、バイアス電源１１１からバイアス電圧が印加される。ステージ１０２の周囲には永久磁石１０４が設けられている。更に、チャンバ１０１内にＨ2ガス等の還元ガスを導入する還元ガス導入ライン１０５ａ、チャンバ１０１内にＨＭＤＳ等の炭素含有化学種を導入する炭素含有ソース導入ライン１０５ｂ、チャンバ１０１内にＨｅガス等の不活性ガスを導入する不活性ガス導入ライン１０５ｃも設けられている。また、チャンバ１０１内を減圧するポンプ１０６も設けられている。チャンバ１０１の壁の一部には石英窓１０９が取り付けられており、石英窓１０９の外部にＵＶバルブ１０７（紫外線源）が配置されている。ＵＶバルブ１０７の周囲には、ＵＶバルブ１０７から発せられたＵＶを、石英窓１０９を介してステージ１０２上の基板１２０に導く反射板１０８が設けられている。ＵＶバルブ１０７から発せられるＵＶの波長は、例えば１５０ｎｍ〜４００ｎｍ程度である。
このように構成された成膜装置では、基板１２０に対するＨＭＤＳ処理、ＵＶ照射、及び還元処理を、チャンバ１０１内で大気開放せずに実行することができる。また、これらの処理の２以上を組み合わせて同時に行うことも可能である。そして、この成膜装置を用いれば、物理気相成長（ＰＶＤ：physical vapor deposition）法によりバリアメタル膜を形成することができる。
次に、実施形態に係る半導体装置の製造方法について説明する。図９Ａ乃至図９Ｇは、実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
先ず、図９Ａ（ａ）に示すように、半導体基板１の表面に、例えばＳＴＩ（shallow trench isolation）法により素子分離絶縁膜２を形成する。次いで、素子分離絶縁膜２により画定された活性領域内にＭＯＳトランジスタ３を形成する。ＭＯＳトランジスタ３には、ソース拡散層、ドレイン拡散層、ゲート絶縁膜、及びゲート電極等が含まれる。例えば、ゲート長は約６５ｎｍとし、ゲート絶縁膜の厚さは２ｎｍとする。その後、ＭＯＳトランジスタ３を覆う層間絶縁膜４を、例えば化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成する。例えば、層間絶縁膜４の材料としてはリンシリケートガラスＰＳＧ（phosphosilicate glass）を用い、層間絶縁膜４の厚さは１．５μｍとする。なお、ＭＯＳトランジスタ３の高速動作のために、層間絶縁膜４の形成前に、ソース拡散層、ドレイン拡散層、及びゲート電極の表面にＣｏシリサイド層、Ｎｉシリサイド層等の低抵抗金属シリサイド層を形成してもよい。
続いて、図９Ａ（ｂ）に示すように、層間絶縁膜４に、ソース拡散層、ドレイン拡散層に到達するコンタクトホール４ａをエッチングにより形成する。次いで、コンタクトホール４ａの内壁面を覆うようにバリアメタル膜５ａを形成し、その上に導電膜５ｂを形成し、化学的機械的研磨（ＣＭＰ：chemical mechanical polishing）法により、層間絶縁膜４の表面が露出するまで導電膜５ｂ及びバリアメタル膜５ａを除去する。この結果、バリアメタル膜５ａ及び導電膜５ｂを含むコンタクトプラグ５がコンタクトホール４ａ内に形成される。例えば、導電膜５ｂとしてはＷ膜を形成し、バリアメタル膜５ａとしてはＴｉＮ膜を形成する。
その後、図９Ａ（ｃ）に示すように、層間絶縁膜４及びコンタクトプラグ５上にエッチングストッパ膜６を形成する。エッチングストッパ膜６としては、例えば厚さが５０ｎｍのＳｉＣ膜を形成する。ＳｉＣ膜の形成では、例えば、テトラメチルシランガスを１０００ｓｃｃｍの流量でチャンバ内に供給し、ＣＯ2ガスを２５００ｓｃｃｍの流量でチャンバ内に供給し、ＨＦ（high frequency）パワーを５００Ｗとし、ＬＦ（low frequency）パワーを４００Ｗとし、チャンバ内の圧力を２．３Ｔｏｒｒとする。エッチングストッパ膜６として、ＳｉＯ2膜、ＳｉＯＣ膜、ＳｉＮ膜等を形成してもよい。続いて、エッチングストッパ膜６上に低誘電率膜７を層間絶縁膜として、例えばスピンオンプロセスにより形成する。低誘電率膜７の材料としては、例えば低誘電率材であるＭＳＱ／ＨＳＱ混合のハイブリッド型ポーラスシリカ（触媒化成工業社製のＮＣＳ等）を用いる。また、低誘電率膜７の厚さは２５０ｎｍとする。次いで、２５０℃で１分間のベーキング処理を行い、その後、窒素雰囲気中で半導体基板１の温度を４００℃として３０分間の熱処理を行う。続いて、低誘電率膜７上に犠牲膜８を形成する。犠牲膜８としては、例えば厚さが３０ｎｍのＳｉＯ2膜を形成する。犠牲膜８として、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＮ膜等を形成してもよい。
次いで、図９Ａ（ｄ）に示すように、犠牲膜８上に、配線溝を形成する予定の領域を開口するレジストパターン３１を形成する。その後、レジストパターン３１をマスクとして用いて犠牲膜８、低誘電率膜７、及びエッチングストッパ膜６のエッチングを行うことにより、配線溝５１（開口部）を形成する。このエッチングとしては、例えばエッチングガスとしてＣＦ4ガスを用いたＲＩＥを行い、ＲＦパワーを２５０Ｗとし、チャンバ内の圧力を２０ｍＴｏｒｒとする。
続いて、図９Ｂ（ｅ）に示すように、レジストパターン３１をアッシングにより除去する。次いで、図８に示す成膜装置のチャンバ１０１内に半導体基板１を搬送し、チャンバ１０１内でＨＭＤＳ処理を行う。このＨＭＤＳ処理では、炭素含有ソース導入ライン１０５ｂからＨＭＤＳガスをチャンバ１０１内に導入し、半導体基板１の温度を１１０℃とし、３０秒間、配線溝５１をベーパライズされたＨＭＤＳ雰囲気中に晒す。このＨＭＤＳ処理により、配線溝５１の底面及び側面に存在するダメージが回復する。
次いで、ＨＭＤＳガスの導入を停止し、不活性ガス導入ライン１０５ｃからＨｅガスをチャンバ１０１内に導入する。また、ポンプ１０６を作動させてチャンバ１０１内の圧力を１０Ｔｏｒｒとし、チャンバ１０１内の酸素ガスの濃度を５０ｐｐｍ以下とする。そして、ＵＶバルブ１０７を発光させ、図９Ｂ（ｆ）に示すように、チャンバ１０１内で、配線溝５１にＵＶを照射する。例えば、このときのＵＶの強度は３５０ｍＷ／ｃｍ2とし、照射時間は１０分間とする。このＵＶ照射により、配線溝５１の底面及び側面に存在するダメージが更に回復する。
その後、Ｈｅガスの導入を停止し、ＵＶ照射を継続しながら還元ガス導入ライン１０５ａからＨ2ガスをチャンバ１０１内に導入する。この際、チャンバ１０１内の圧力は２Ｔｏｒｒ〜５０Ｔｏｒｒとする。この処理では、図９Ｂ（ｇ）に示すように、Ｈ2ガスがＵＶによって励起され、水素ラジカルが発生する。このため、コンタクトプラグ５の表面に存在する自然酸化膜が高効率で還元される。また、ＵＶ照射が継続されるため、配線溝５１の底面及び側面に存在するダメージがより一層回復する。
続いて、Ｈ2ガスの導入及びＵＶ照射を停止し、チャンバ１０１内の雰囲気を大気から隔離したまま、図９Ｂ（ｈ）に示すように、スパッタリング法によりバリアメタル膜９を配線溝５１の底面上及び側面上、並びに犠牲膜８上に形成する。バリアメタル膜９（Ｃｕ拡散防止膜）としては、例えば厚さが３０ｎｍのＴａ膜を形成する。バリアメタル膜９の材料は、ＨＭＤＳ処理の前に予めターゲット１２１としてホルダー１１０に取り付けておく。更に、チャンバ１０１内の雰囲気を大気から隔離したままターゲット１２１を交換して、スパッタリング法によりバリアメタル膜９上にシード膜１０を形成する。シード膜１０としては、例えば厚さが３０ｎｍのＣｕ膜を形成する。
次いで、半導体基板１をチャンバ１０１から取り出し、図９Ｃ（ｉ）に示すように、めっき法により導電膜１１をシード膜１０上に形成する。導電膜１１としては、例えば厚さが５００ｎｍのＣｕ膜を形成する。
その後、ＣＭＰ法により、犠牲膜８の表面が露出するまで導電膜１１、シード膜１０及びバリアメタル膜９を除去する。この結果、図９Ｃ（ｊ）に示すように、導電膜１１、シード膜１０及びバリアメタル膜９を含む配線２１が配線溝５１内に形成される。続いて、犠牲膜８及び配線２１上にキャップ膜１２（Ｃｕ拡散防止キャップ膜）を形成する。キャップ膜１２としては、例えば厚さが５０ｎｍのＳｉＯ2膜を形成する。
次いで、図９Ｃ（ｋ）に示すように、キャップ膜１２上に、層間絶縁膜としての低誘電率膜１３、エッチングストッパ膜１４、層間絶縁膜としての低誘電率膜１５、及び犠牲膜１６をこの順で形成する。低誘電率膜１３としては、例えば厚さが２５０ｎｍのＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜を形成する。エッチングストッパ膜１４としては、例えば厚さが３０ｎｍのＳｉＣ膜を形成する。エッチングストッパ膜１４として、ＳｉＯ2膜、ＳｉＯＣ膜、ＳｉＮ膜等を形成してもよい。低誘電率膜１５としては、例えば厚さが１７０ｎｍのＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜を形成する。犠牲膜１６としては、例えば厚さが約５０ｎｍのＳｉＯ2膜を形成する。犠牲膜１６として、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＮ膜等を形成してもよい。
その後、犠牲膜１６上に配線溝を形成する予定の領域を開口するレジストパターンを形成し、これをマスクとして用いて犠牲膜１６及び低誘電率膜１５のエッチングを行うことにより、図９Ｃ（ｌ）に示すように、配線溝５３（開口部）を形成する。
続いて、犠牲膜１６上及びエッチングストッパ膜１４上にビアホールを形成する予定の領域を開口するレジストパターンを形成し、これをマスクとして用いてエッチングストッパ膜１４、低誘電率膜１３、及びキャップ膜１２のエッチングを行うことにより、図９Ｄ（ｍ）に示すように、ビアホール５２（開口部）を形成する。
次いで、図８に示す成膜装置のチャンバ１０１内に半導体基板１を搬送し、図９Ｄ（ｎ）に示すように、チャンバ１０１内でＨＭＤＳ処理を行う。このＨＭＤＳ処理では、炭素含有ソース導入ライン１０５ｂからＨＭＤＳガスをチャンバ１０１内に導入し、半導体基板１の温度を１１０℃とし、３０秒間、配線溝５３及びビアホール５２をベーパライズされたＨＭＤＳ雰囲気中に晒す。このＨＭＤＳ処理により、配線溝５３及びビアホール５２の底面及び側面に存在するダメージが回復する。
その後、ＨＭＤＳガスの導入を停止し、不活性ガス導入ライン１０５ｃからＨｅガスをチャンバ１０１内に導入する。また、ポンプ１０６を作動させてチャンバ１０１内の圧力を１０Ｔｏｒｒとし、チャンバ１０１内の酸素ガスの濃度を５０ｐｐｍ以下とする。そして、ＵＶバルブ１０７を発光させ、図９Ｅ（ｏ）に示すように、チャンバ１０１内で、配線溝５３及びビアホール５２にＵＶを照射する。例えば、このときのＵＶの強度は３５０ｍＷ／ｃｍ2とし、照射時間は１０分間とする。このＵＶ照射により、配線溝５３及びビアホール５２の底面及び側面に存在するダメージが更に回復する。
続いて、Ｈｅガスの導入を停止し、ＵＶ照射を継続しながら還元ガス導入ライン１０５ａからＨ2ガスをチャンバ１０１内に導入する。この際、チャンバ１０１内の圧力は２Ｔｏｒｒ〜５０Ｔｏｒｒとする。この処理では、図９Ｅ（ｐ）に示すように、Ｈ2ガスがＵＶによって励起され、水素ラジカルが発生する。このため、配線２１の表面に存在する自然酸化膜が高効率で還元される。また、ＵＶ照射が継続されるため、配線溝５３及びビアホール５２の底面及び側面に存在するダメージがより一層回復する。
次いで、Ｈ2ガスの導入及びＵＶ照射を停止し、チャンバ１０１内の雰囲気を大気から隔離したまま、図９Ｆ（ｑ）に示すように、スパッタリング法によりバリアメタル膜１７を配線溝５３及びビアホール５２の底面上及び側面上、並びに犠牲膜１６上に形成する。バリアメタル膜１７（Ｃｕ拡散防止膜）としては、例えば厚さが３０ｎｍのＴａ膜を形成する。バリアメタル膜１７の材料は、ＨＭＤＳ処理の前に予めターゲット１２１としてホルダー１１０に取り付けておく。更に、スパッタリング法によりバリアメタル膜１７上にシード膜１８を形成する。シード膜１８としては、例えば厚さが３０ｎｍのＣｕ膜を形成する。
その後、半導体基板１をチャンバ１０１から取り出し、図９Ｆ（ｒ）に示すように、めっき法により導電膜１９をシード膜１８上に形成する。導電膜１９としては、例えば厚さが５００ｎｍのＣｕ膜を形成する。
続いて、ＣＭＰ法により、犠牲膜１６の表面が露出するまで導電膜１９、シード膜１８及びバリアメタル膜１７を除去する。この結果、図９Ｇ（ｓ）に示すように、導電膜１９、シード膜１８及びバリアメタル膜１７を含む配線２３が配線溝５３内に形成され、導電膜１９、シード膜１８及びバリアメタル膜１７を含むビアプラグ２２がビアホール５２内に形成される。次いで、犠牲膜１６及び配線５２上にキャップ膜２０（Ｃｕ拡散防止キャップ膜）を形成する。キャップ膜２０としては、例えば厚さが５０ｎｍのＳｉＯ2膜を形成する。
その後、同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して、半導体装置を完成させる。
このような本実施形態によれば、低誘電率膜７、１３及び１５のエッチングを行っているが、その後にＨＭＤＳ処理及びＵＶ照射を行っているため、低誘電率膜７、１３及び１５に生じたダメージを回復することができる。このため、低誘電率膜７、１３及び１５の誘電率の上昇を抑制して、リーク電流を低減することができる。また、コンタクトプラグ５及び配線２１の表面に存在する酸化物の還元の際にも、ＵＶ照射を継続して行っているため、還元ガスが励起され、還元処理の効率を向上させることができる。更に、少なくとも配線溝５１へのＵＶ照射からバリアメタル膜９の形成までを酸素ガスの濃度が５０ｐｐｍ以下の雰囲気下で行い、少なくとも配線溝５３及びビアホール５２へのＵＶ照射からバリアメタル膜１７の形成までを酸素ガスの濃度が５０ｐｐｍ以下の雰囲気下で行っているため、低誘電率膜７、１３及び１５がほとんど吸湿していない状態でバリアメタル膜９及び１７を形成することができる。
なお、ＨＭＤＳ処理を省略してもよい。また、還元ガス雰囲気中でのＵＶ照射を行うため、不活性ガス雰囲気中でのＵＶ照射を省略してもよい。更に、還元ガス雰囲気中でのＵＶ照射を行う際に、チャンバ内にＨＭＤＳを導入してもよい。つまり、還元ガス雰囲気中でのＵＶ照射とＨＭＤＳ処理とを同時に行ってもよい。また、還元ガス雰囲気中でのＵＶ照射の前に、ＨＭＤＳ処理を行いながらＵＶ照射を行ってもよい。
また、低誘電率膜の材料は特に限定されず、低誘電率膜として、ＭＳＱ／ＨＳＱ混合ハイブリッド型ポーラスシリカ膜の他に、例えば、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、又はシリコンオキシカーバイド膜等を形成してもよい。即ち、ＡＬＣＡＰ−Ｓ（旭化成社製のポーラスシリカ）、Ｓｉｌｋ（ダウケミカル社製のポリアリエルエーテル）、ＦＬＡＲＥ（アライドシグナル社製のポリアリエルエーテル）等を用いてもよい。また、これらのうちの２種以上を含む積層体を形成してもよい。更に、ＳｉＯ2膜等の低誘電率膜以外の絶縁膜に対して、上述のようなＵＶ照射及び還元処理等を行ってもよい。
更に、炭素含有化学種も特に限定されず、ヘキサメチルジシラン（ＨＭＤＳ）の他に、メチル基を含有する薬液等を使用してもよい。メチル基を含有する薬液としては、例えばテトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、ヘプタメチルジシラザン等が挙げられる。また、炭素含有化学種を用いてダメージを回復させる方法も特に限定されず、上記の実施形態のように、これらの薬液をベーパ処理にて低誘電率膜の表面に付着させてもよく、これらの薬液を溶液状にして、これに低誘電率膜を浸してもよい。
また、炭素含有化学種が炭素を含有するガスであってもよい。この場合、低誘電率膜をエチレンガス及び／又はアセチレンガス等のガスに晒してもよい。例えば、エチレンガスの流量を５００ｓｃｃｍとし、チャンバ内の圧力を３Ｔｏｒｒとして、当該チャンバ内に低誘電率膜を１分間保持し、その後、ＵＶ照射を行ってもよい。このような処理を行うと、ＵＶ照射によって気体中の炭素が活性化し、活性化した炭素が低誘電率膜のダメージを回復させる。また、エチレンガス等をＵＶ照射時の雰囲気に加えてもよい。このような炭素を含有するガスとしては、エチレンガス及びアセチレンガス等のハイドロカーボンガスが挙げられ、また、テトラメチルシクロテトラシロキサン、トリシクロテトラシロキサン、ジメチルフェニルシラン（ＤＭＰＳ）、トリメチルシリルアセチレン（ＴＭＳＡ）等のオルガノシランガスも挙げられる。これらの２種以上を組み合わせて用いてもよい。
更に、ＵＶ源として、低圧水銀ランプ、エキシマレーザ等を用いてもよい。エキシマレーザから発光されるＵＶの波長は１７２ｎｍ等の短波長であるため、より短時間の照射でダメージを回復させることができる。また、複数種類のＵＶ源を組み合わせてもよい。例えば、エキシマレーザを用いてＵＶ照射を行った後、高圧水銀ランプを使用したＵＶ照射を行ってもよい。
また、バリアメタル膜の材料も特に限定されず、Ｔａの他に、例えば、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｚｒ、又はＺｒＮを用いてもよい。また、これらの膜の２種以上を含む積層体を形成してもよい。更に、配線の主原料も特に限定されず、Ｃｕの他に、Ｃｕ合金、Ｗ、Ｗ合金等を用いてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板の上方に第１の導電膜を形成する工程と、
前記導電膜を覆う絶縁膜を形成する工程と、
前記絶縁膜のエッチングを行って、前記絶縁膜に前記第１の導電膜の少なくとも一部を露出する開口部を形成する工程と、
還元ガス雰囲気中で前記開口部に紫外線を照射する工程と、
前記開口部内に前記絶縁膜及び前記第１の導電膜に接するバリアメタル膜を形成する工程と、
前記バリアメタル膜上に第２の導電膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記紫外線の照射から前記バリアメタル膜の形成までを、一つのチャンバ内で大気開放せずに行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記紫外線の照射から前記バリアメタル膜の形成までを酸素ガスの濃度が５０ｐｐｍ以下の雰囲気下で行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）
前記絶縁膜は、低誘電率膜であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
（付記５）
前記絶縁膜は、炭素を含有することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
（付記６）
前記開口部を形成する工程と前記紫外線を照射する工程との間に、不活性ガス雰囲気中で前記開口部に紫外線を照射する工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記７）
前記開口部を形成する工程と前記紫外線を照射する工程との間に、前記開口部に炭素含有化学種を供給する工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
（付記８）
前記不活性ガス雰囲気中で紫外線を照射する工程において、前記開口部に炭素含有化学種を供給することを特徴とする付記６に記載の半導体装置の製造方法。
（付記９）
前記還元ガス雰囲気中で紫外線を照射する工程において、前記開口部に炭素含有化学種を供給することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記炭素含有化学種は、メチル基を有することを特徴とする付記７又は８に記載の半導体装置の製造方法。
（付記１１）
前記炭素含有化学種は、ヘキサメチルジシラン、テトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、及びヘプタメチルジシラザンからなる群から選択された少なくとも１種を含有することを特徴とする付記７乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
前記炭素含有化学種は、ハイドロカーボンガス及びオルガノシランガスからなる群から選択された少なくとも１種を含有することを特徴とする付記７乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記ハイドロカーボンガスは、エチレンガス及びアセチレンガスからなる群から選択された少なくとも１種を含有することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記オルガノシランガスは、テトラメチルシクロテトラシロキサンガス、トリシクロテトラシロキサンガス、ＤＭＰＳガス、及びＴＭＳＡガスからなる群から選択された少なくとも１種を含有することを特徴とする付記１２又は１３に記載の半導体装置の製造方法。
（付記１５）
前記紫外線の波長は、１５０ｎｍ〜４００ｎｍであることを特徴とする付記１乃至１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）
前記還元ガス雰囲気は、水素を含むことを特徴とする付記１乃至１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）
前記紫外線の照射の際に、前記基板の温度を２５℃〜３００℃とすることを特徴とする付記１乃至１６のいずれか１項に記載の半導体装置の製造方法。
（付記１８）
チャンバと、
前記チャンバ内に設けられ、ウェハが載置されるステージと、
前記チャンバ内を減圧する減圧手段と、
前記チャンバ内に還元ガスを供給する還元ガス供給手段と、
前記ステージに紫外線を照射する紫外線照射手段と、
を有することを特徴とする成膜装置。
（付記１９）
前記チャンバ内に炭素含有化学種を供給する炭素含有化学種供給手段を有することを特徴とする付記１８に記載の成膜装置。
（付記２０）
前記炭素含有化学種は、ヘキサメチルジシラン、テトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、及びヘプタメチルジシラザンからなる群から選択された少なくとも１種を含有することを特徴とする付記１８又は１９に記載の成膜装置。
１：基板
５：コンタクトプラグ
７、１３、１５：低誘電率膜
２１、２３：配線
２３２：ビアプラグ
５１、５３：配線溝
５２：ビアホール
１０１：チャンバ
１０２：ステージ
１０５ａ：還元ガス導入ライン
１０５ｂ：炭素含有ソース導入ライン
１０６：ポンプ
１０７：ＵＶバルブ
１０８：反射板
１０９：石英窓

Claims (10)

  1. 基板の上方に第１の導電膜を形成する工程と、
    前記導電膜を覆う絶縁膜を形成する工程と、
    前記絶縁膜のエッチングを行って、前記絶縁膜に前記第１の導電膜の少なくとも一部を露出する開口部を形成する工程と、
    還元ガス雰囲気中で前記開口部に紫外線を照射する工程と、
    前記開口部内に前記絶縁膜及び前記第１の導電膜に接するバリアメタル膜を形成する工程と、
    前記バリアメタル膜上に第２の導電膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記紫外線の照射から前記バリアメタル膜の形成までを、一つのチャンバ内で大気開放せずに行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜は、低誘電率膜であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記開口部を形成する工程と前記紫外線を照射する工程との間に、不活性ガス雰囲気中で前記開口部に紫外線を照射する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記開口部を形成する工程と前記紫外線を照射する工程との間に、前記開口部に炭素含有化学種を供給する工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記不活性ガス雰囲気中で紫外線を照射する工程において、前記開口部に炭素含有化学種を供給することを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記還元ガス雰囲気中で紫外線を照射する工程において、前記開口部に炭素含有化学種を供給することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  8. 前記炭素含有化学種は、ヘキサメチルジシラン、テトラメチルジシラザン、ジビニルテトラメチルジシラザン、環式ジメチルシラザン、及びヘプタメチルジシラザンからなる群から選択された少なくとも１種を含有することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. チャンバと、
    前記チャンバ内に設けられ、ウェハが載置されるステージと、
    前記チャンバ内を減圧する減圧手段と、
    前記チャンバ内に還元ガスを供給する還元ガス供給手段と、
    前記ステージに紫外線を照射する紫外線照射手段と、
    を有することを特徴とする成膜装置。
  10. 前記チャンバ内に炭素含有化学種を供給する炭素含有化学種供給手段を有することを特徴とする請求項９に記載の成膜装置。
JP2010082098A 2010-03-31 2010-03-31 半導体装置の製造方法及び成膜装置 Pending JP2011216597A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010082098A JP2011216597A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法及び成膜装置
US13/073,282 US20110244677A1 (en) 2010-03-31 2011-03-28 Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
US13/896,482 US20130247825A1 (en) 2010-03-31 2013-05-17 Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010082098A JP2011216597A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法及び成膜装置

Publications (1)

Publication Number Publication Date
JP2011216597A true JP2011216597A (ja) 2011-10-27

Family

ID=44710158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010082098A Pending JP2011216597A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法及び成膜装置

Country Status (2)

Country Link
US (2) US20110244677A1 (ja)
JP (1) JP2011216597A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073595A (ko) * 2013-12-23 2015-07-01 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
WO2024122172A1 (ja) * 2022-12-09 2024-06-13 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236294B2 (en) * 2014-01-13 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US9312140B2 (en) 2014-05-19 2016-04-12 International Business Machines Corporation Semiconductor structures having low resistance paths throughout a wafer
US9941157B2 (en) * 2015-06-26 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Porogen bonded gap filling material in semiconductor manufacturing
US10790142B2 (en) 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272750A (ja) * 1989-04-14 1990-11-07 Sony Corp 多層配線形成方法および連続処理装置
JPH06132404A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 半導体の多層配線方法
JP2007165428A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置の製造方法
JP2007317817A (ja) * 2006-05-25 2007-12-06 Sony Corp 半導体装置の製造方法
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
JP2008199028A (ja) * 2007-02-15 2008-08-28 Air Products & Chemicals Inc 誘電体膜の材料特性を高めるための活性化学的方法
JP2008311470A (ja) * 2007-06-15 2008-12-25 Tokyo Electron Ltd 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JP2009016672A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。
JP2009032708A (ja) * 2006-08-24 2009-02-12 Fujitsu Microelectronics Ltd 半導体デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246526A (en) * 1989-06-29 1993-09-21 Hitachi, Ltd. Surface treatment apparatus
JP2000124195A (ja) * 1998-10-14 2000-04-28 Tokyo Electron Ltd 表面処理方法及びその装置
JP2004335667A (ja) * 2003-05-06 2004-11-25 Tokyo Electron Ltd 表面処理装置
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
KR100868427B1 (ko) * 2006-05-10 2008-11-11 가시오게산키 가부시키가이샤 표시장치 및 그 제조방법
JP5179896B2 (ja) * 2008-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272750A (ja) * 1989-04-14 1990-11-07 Sony Corp 多層配線形成方法および連続処理装置
JPH06132404A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 半導体の多層配線方法
JP2007165428A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置の製造方法
JP2007317817A (ja) * 2006-05-25 2007-12-06 Sony Corp 半導体装置の製造方法
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
JP2009032708A (ja) * 2006-08-24 2009-02-12 Fujitsu Microelectronics Ltd 半導体デバイスの製造方法
JP2008199028A (ja) * 2007-02-15 2008-08-28 Air Products & Chemicals Inc 誘電体膜の材料特性を高めるための活性化学的方法
JP2008311470A (ja) * 2007-06-15 2008-12-25 Tokyo Electron Ltd 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JP2009016672A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150073595A (ko) * 2013-12-23 2015-07-01 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
WO2024122172A1 (ja) * 2022-12-09 2024-06-13 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Also Published As

Publication number Publication date
US20110244677A1 (en) 2011-10-06
US20130247825A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5548332B2 (ja) 半導体デバイスの製造方法
JP4667165B2 (ja) 半導体装置の製造方法
CN101728320B (zh) 半导体器件的制造方法和半导体器件的制造装置
JP5380797B2 (ja) 半導体デバイスの製造方法
US20100261349A1 (en) Uv treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP2011216597A (ja) 半導体装置の製造方法及び成膜装置
JP2012004401A (ja) 半導体装置の製造方法
JP2008103586A (ja) 半導体装置の製造方法および半導体装置
US9236294B2 (en) Method for forming semiconductor device structure
JP4567587B2 (ja) 半導体装置の製造方法
TW531802B (en) Semiconductor device and semiconductor device manufacturing method
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
JP5238615B2 (ja) 半導体装置の製造方法
JP4843274B2 (ja) プラズマ成膜方法
US20100301495A1 (en) Semiconductor device and method for manufacturing same
JP4684866B2 (ja) 半導体装置の製造方法
KR20120092545A (ko) 비정질 탄소의 도핑에 의해 불화탄소（ｃｆｘ） 막의 접착성을 향상시키는 방법
US8062972B2 (en) Semiconductor process
JP2008021800A (ja) 半導体装置およびその製造方法
JP5396837B2 (ja) 半導体装置の製造方法
Ming et al. Preparation of porous ultra low k films using different sacrificial porogen precursors for 28 nM technological node
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置
JPWO2009153857A1 (ja) 半導体装置及びその製造方法
JP2005142433A (ja) 半導体装置の製造方法
JP2011040563A (ja) 基板の処理方法及び基板の処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028