JPH02135722A - 半導体基体の張り合わせ方法 - Google Patents

半導体基体の張り合わせ方法

Info

Publication number
JPH02135722A
JPH02135722A JP29098388A JP29098388A JPH02135722A JP H02135722 A JPH02135722 A JP H02135722A JP 29098388 A JP29098388 A JP 29098388A JP 29098388 A JP29098388 A JP 29098388A JP H02135722 A JPH02135722 A JP H02135722A
Authority
JP
Japan
Prior art keywords
bonding
substrate
semiconductor substrate
substrates
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29098388A
Other languages
English (en)
Other versions
JP2751261B2 (ja
Inventor
Hiroshi Sato
弘 佐藤
Akira Nieda
贄田 晃
Muneharu Shimanoe
島ノ江 宗治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63290983A priority Critical patent/JP2751261B2/ja
Publication of JPH02135722A publication Critical patent/JPH02135722A/ja
Application granted granted Critical
Publication of JP2751261B2 publication Critical patent/JP2751261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以ドの順序に従って本発明を説明する。
A、産業上の利用分野 B1発明の概要 C1従来技術[第2図] D3発明が解決しようとする問題点 E1問題点を解決するための手段 F1作用 G、実施例[第1図] H1発明の効果 (A、産業上の利用分野) 本発明は半導体基体の張り合わせ方法、特に少なくとも
片方が半導体基体である二枚の基板どうしを張り合わせ
る半導体基体の張り合わせ方法に関する。
(B、発明の概要) 本発明は、上記の半導体基体の張り合わせ方法において
、 基板の境界面に気泡が混入しないようにするため、 二枚の基板の少なくとも一方を、これの少なくとも一方
の主面に膜を形成することにより片方の主面が凸状球面
になるように変形させ、該基板に他方の基板を張り合わ
せるものである。
(C,従来技術)[第2図] 半導体基体どうしを張り合わせる張り合わせ技術の実用
化が進み、光センサ−、パワーデバイス、Solの大容
fiRAMの製造に応用する試みが為されていることは
1988年3月号NIKKEI  MICRODEVr
CESの82〜98頁等に紹介されている。この張り合
わせ技術は基本的には半導体基体の表面に親水性をもた
せニー枚の半導体J^体を加圧することなく東に接触さ
せるだけで水素結合力及びファンデルワールス力により
結合一体色させ、その後高温処理、して2枚の半導体基
体の接合部の引張り強度を強めるものである。
ところで、従来、2枚の半導体基体を張り合わせた場合
において半導体基体の境界に気泡が混入するという問題
があフた。こねは半導体基体の反り等のために周辺部か
先に接着し後で接着した内側の部分に気泡が取り残され
るために生じる。
そこで、このような気泡の7F1人を防止する技術が特
開昭61−145839号公報、特開昭16−1822
39号公報によって提案されている。第2図はかかる技
術を説明するための断面図であり、同図において、aは
真空チャック、bは該真空チャックaの真空吸引用のエ
アーが通る真空吸引孔、Cは真空チャックaの真空吸着
面で、凸状球面にされている。dは一方の半導体基体で
、真空チャックaに真空吸着されている。eは該半導体
基体dに張り合わされるところの他方の半導体基体1g
は該半導体基体eの゛h導体基体dに張り合わされる面
である。
この張り合わせは具体的には次のようにして行われる。
先ず、真空吸着面Cが凸状球面に形成された真空チャッ
クaにより−・方の半導体基体dを真空吸着することに
よりその半導体基体dの張り合わせ而fか凸状球面にな
るように変形させ、そしてその張り合わせ面fの中央部
に他方の半導体基体eの張り合わせ面gの中央部を接触
させる。
そしてその状態で真空チャックaの真空度を徐々に弱め
ることにより接合部を中央部から周辺部に拡大させるの
である。これによって2枚の半導体基体d、eどうしが
ある程度の引張り力をもって接合された状態になる。そ
の後、その引張り力を連の゛昏導体製造工程における各
処理、加工に耐えられるような強さにするために加熱処
理を行うのである。
このような技i4tによれば、半導体基体d、eかlノ
いに先ず中央部において接合され、その後接合領域か周
辺部に拡大するので、特に半導体基体を強制的に変形さ
せることなく張り合わせる場合に比較して気泡の混入を
少なくすることができることは確かである。
(D、発明が解決しようとする問題点)しかしながら、
第2図に示すような従来の張り合わせ技術によっても気
泡の混入を完全になく−)−ことは出来なかりた。とい
うのは、その張り合わせ技術によりば、真空チャックa
の真空度を徐々に低めてもある段階で半導体基体dの周
辺部か急激に真空チャックaから開放されて半導体基体
eに接触してしまい、接合速度が−・様にはならずある
段階から急激に速くなるからである。つまり、接合速度
が一様で、接合領域が半導体基体d、eの中央部から徐
々に拡大していく場合には気泡が半導体基体d、e内に
取り残さ才(る虞れはないか、急激に接合領域か拡がる
という接合速度の急激な増大があると半導体基体内に気
泡が取り残される可能性が生じてくるのである。これが
第2図に示す技術の第1の問題点であった。
また、第2図に示す張り合わせ技術には、半導体基体d
を真空チャックaを用いて強制的に変形させるが、変形
量を適度にコントロールすることが難しく、ややもすれ
ば変形量が大きくなり過ぎるという問題がある。という
のは、気泡の混入を防止するうえで好適な反り量は半導
体基体が3〜6インチの場合で10〜200μ!n程度
である。
しかし1、そのような小さな反りを真空チャックaによ
って制御性良く与えるのは非常に難しく、どうしても反
りか大きくなり過ぎてしまう。そして、このような反り
を半導体基体に与えながら接合するので、張り合わせ後
においCも半導体基体に大きな反りが残ってしまうこと
となる。このように張り合わせ後においても大きな反り
が生じている半導体基体に対して引っ張り強度を強化す
る熱処理を施すと大きな及り歪が残った張り合わせt導
体基体が出来トってしまうことになる。これは後のデバ
イス形成工程において結晶欠陥か発生したり、微細パタ
ーン形成にあたって露光不良か発生したりすることの原
因となり無視できない問題となる。
また、この技術には真空吸着面が非常に大きな曲率半径
をもったしかも高い精度で仕上げられた凸状球面である
特殊な真空チャックaを必要とするという問題も有する
本発明はこのような問題点を解決すべく為されたもので
あり、基板の境界面への気泡の混入をより完全に防止し
、しかも張り合わせ後における反り歪を小さくし、且つ
特殊な治具を用いることなく気泡の混入のない張り合わ
せを実現することを目的とする。
(E 問題点を解決するための手段) 本発明=t’−導体基体の張り合わせ方法は上記問題点
を解決するため、二枚の基板の少なくとも一方を、これ
の少なくとも一方の主面に膜を形成することにより片方
の主面が凸状球面になるように変形させ、該基板の凸状
球面の主面に他方の基板を弓長り合わせることを特徴と
する。
(F、作用) 本発明半導体基体の張り合わせ方法によれば、張り合わ
せ時における半導体基体は、従来におけるように真空チ
ャック等による外部からの力によって変形せしめられて
いるのではなく、主面に形成した膜によりバイメタル効
果で変形せしめられているので、張り合わせ途中におい
て外部からの力から開放されて接合面積が急激に増大す
るという虞わがない。即ち、半導体基体の接合領域が最
初から最後までゆっくりしたスピードで中央部から周辺
部に進むようになる。従って、外側の方が内側よりも先
に接合することにより気泡が境界面に取り残されるとい
う虞れをより完全になくすことができる。
そして、半導体基体をその主面に形成した膜によりバイ
メタル効果により反らずので、その膜の材質(熱膨張係
数)、膜厚により反り量を再現性良くコントロールする
ことかでき、微小な反り星であるか気泡の7髭人助IF
に好適な反りを確実に与えることができる。従って、反
りが大きすき張り合わせ後において反り歪か残るという
虞れもない。
イタノ論、バイメタル効果により半導体基体を変形させ
るので吸着面を凸状球面に仕上げた真空チャックのよう
な特殊な治具は必要としない。
(G、実施例)[第1図] 以ト、本発明半導体基体の張り合わせ方法を図示実施例
に従って詳細に説明する。
第1図(A)乃至(F)は本発明半導体基体の張り合わ
せ方法の一つの実施例を工程順に示す断面図である。
(A)先ず、同図(A)に示すように互いに張り音わさ
れる平板なウェハ状半導体基体1a、1bを用意する。
2.2は半導体基体1a、1bのUいに張り合わされる
主面、3.3はその上面2.2と反対側の主面である。
(B)次に、同IJ (B )に示すように半導体装置
la、lbの主面3.3(即ち、張り合わされる主面2
.2との反対側の主面)にナイトライド5iNllli
4.4を)形成する。ナイトライドSiNの熱膨張係数
は3.85x 10−’/’degであり、シリコンの
熱膨張係数(2,4X10−’/deg)よりも相当に
大きい。そして、CVDは例えば700〜1100℃と
いう非常に高い温度のドで行われる。
各半導体基体1a、lbはCVD処理を終えたばかりの
温度が高い段階では第1図(B)に示すように平板であ
る。
(C)しかし、半導体基体1a、1bは常温まで徐冷さ
れる過程でバイメタル効果によって同図(C)に示すよ
うに張り合わせ而2.2が凸状球面になるように反る。
次に、半導体基体1a、lbの張り合わせ而2.2を洗
浄し、そして、張り合わせ而2.2にOH基が残存する
ように親水性処理をh’fsす。
(D)次に、同図(D)に示すように半導体基体1a、
1bの張り合わせ而2.2の中央部どうしを接触させる
。′4−ると、水素結合力及びファンデルワールス力等
により接触した部分が自己密着により接合し、しかも接
合領域が中央部から同心固状に周辺に徐々に拡大して行
く。
(E)そして、最後に同図(E)に示すように半導体基
体1aと1bが1面に2.2にて互いに完全に接合され
る。その後、熱処理によりその接合力を強化して、各工
程に耐えられる強度を有するように1−る。
(F)その後、同図(F)に示すようにナイトライド膜
4.4を例えばホットリン酸H3PO4によりべ余去す
る。あるいはプラズマエツチャーにより除去するように
しても良い。
このような半導体基体の張り合わせ方法においては、゛
#専鉢体基体1a1bが真空チャック等による外部から
の力によって変形せしめられるのでなく、主面3.3に
形成したナイトライド膜4.4によるバイメタル効果で
、より具体的にはナイトライドIIQ 4.4による収
縮応力で変形せしめらねた状態で張り合わされるので、
張り合わせ途中で外部からの力(例えば真空チャックに
よる吸若力)から急に開放されて接合面積の増大速度か
急速に上昇するという虞れはない。つまり、半導体基体
1a、lbの接合領域が最初から最後まで略凹し程度の
速度で中央部から周辺部へゆっくりと拡がって行く。従
って、半導体基体1a、1bの境界部に気泡が取り残さ
れる虞れが全くない。
そして、2枚の半導体基体1a、1bは張り合わせ而に
は変形せしめられているか互いに自己密着で接合する過
程で反りが強制されるので、張り合わせによって一体化
された半導体基体1a、1bは平板になる。
尚、気泡の混入を防止するうえで半導体基体をある程度
以圭反らさなければならないことは前述のとおり明らか
であるが、その反面、反り量か大きいと張り合わせ後の
t4体基体内に大きな歪か残存するという問題がある。
従って、バイメタル効果により半導体基体に生ゼしぬる
変形量は例えば10〜200μmというようにある範囲
内にとどめることが好ましいが、それは半導体基体1の
21面に形成1−るナイトライドj1草2の1摸ノリを
コツト・ロールすることにより実現することができる。
というのは、ナイトライドJIFA2のIIQ厚を薄く
すると反り硅か小さくなり、Jブくすると反り111か
大きくなるからである。
尚、ナイトライドSiNの熱膨’iI:c係数は市f述
のとおりシリコンS1の熱膨張係数に比較して和尚に大
きく、また、ヤング率も非常に大きい。従って、ナイト
ライドj漠4のj漠Hを厚くした場合にはクラック等が
半導体基体に生じる虞れかなくはない。そこで、このよ
うな場合にはナイトライドSiNとシリコン半導体基体
との間にシリコンよりも小さな値の熱膨張係数を持つシ
リコン酸化膜(S i 0211Q、)をバッファ層と
して介在させるようにすると良い。このようにバッファ
ー層を設けた場合においてはシリコン酸化膜とナイトラ
イド膜によるストレスの合計で変形か牛して張り合わせ
面2か凸状球面になることになる。
ところで、−F記実施例においては互いに張り行される
半導体基体1a、1bの双方をバイメタル効果によって
変形せしめていたか、必ずしもそのようにすることは必
要ではなく、−力の半導体基体1a(又はlb)のみを
変形せしめて張り合わせるようにしても良い。
また、上記実hh例においては半導体基体1の主面3に
これより熱膨張係数が大きなナイトライドI摸4を形成
し、半導体基体l内に収縮応力を生ゼしぬることにより
張り合わせ而となる主面2が凸状球面になるように半導
体基体1を変形させていた。しかし、必ずしもそのよう
にすることは必要でなく、張り合わせ面2側にシリコン
よりも熱膨張係数が小さな5in2膜あるいは多結晶シ
リコン膜を形成して半導体基体1に引張り応力を生ゼし
ぬることにより張り合わせ面2が凸状球面になるように
しても良い。
尚、弓長り合わせ後半導体基体1a、1b間の引張り強
度を強くする熱処理は半導体基体1にバイメタル効果の
ために形成したSiN等の膜を除去する前に行っても良
いが除去した後に行っても良い。
このように本発明半導体基体の張り合わせ方法には種々
のバリエーションか考えられる。
(H,発明の効果) 以上に述へたように、本発明半導体基体の張り合わせ方
法は、少なくとも片方が半導体基体である二枚の基体の
うちの少なくとも一方の基体の少なくとも一方の主面に
、該基体に収縮応力又は弓張応力を生ぜしめる膜を形成
して該基体をいずわかの主面が凸状球面になるように変
形せしめ、該変形せしめた基体の凸状球面となった主面
に他方の基体の一方の主面を接触させて張り合わせるこ
とを特徴とするものである。
従って、本発明半導体基体の張り合わせ方法によ才lば
、張り合わせ時における半導体基体は従来におけるよう
に真空チャック等による外部からの力によって変形せし
められているのではなく主面に形成したI摸によりバイ
メタル効果で変形せしめられているので、張り合わせ途
中において外部からの力から開放されて接合面積か急激
に増大する虞れかなく、半導体基体の接合領域か最初か
ら最後までゆっくりしたスピードで中央部から周辺部に
進むようにすることができる。従って、外側の方が内側
よりも先に接合することにより気泡が境界面に取り残さ
れるという虞れをより完全になく1−ことができる。
そして、半導体基体をその主面に形成した膜によりバイ
メタル効果で反らすので、その膜の材質(熱膨張係数)
、膜厚により反り量を111現性良くコントロールする
ことができ、微小な反り量であるが気泡の混入助IFに
好適な反りを確実に与えることができる。従って、反り
が大きすぎ張り合わせ後において反り歪が残るというJ
&れもない。
そして、バイメタル効果により半導体基体を変形させる
ので吸着面を凸状球面に什トげた真空チャックのような
特殊な治具は必要としない。
2図は従来例を示す断面図である。
符号の説明 1a、1b・・・基板、 2・・・・1長り合わされる主面、 3・・・主面、 4・・・応力を生ゼしぬる膜。
【図面の簡単な説明】
第1図(A)乃至(F)は本発明半導体基体の張り合わ
せ方法の一つの実施例を示す断面図、第−を 物

Claims (3)

    【特許請求の範囲】
  1. (1)少なくとも片方が半導体基体である二枚の基体の
    うちの少なくとも一方の基体の少なくとも一方の主面に
    、該基体に収縮応力又は引張応力を生ぜしめる膜を形成
    して該基体をいずれかの主面が凸状球面になるように変
    形せしめ、上記変形せしめた基体の凸状球面となった主
    面に他方の基体の一方の主面を接触させて張り合わせる
    ことを特徴とする半導体基体の張り合わせ方法
  2. (2)半導体基体の表面に親水性をもたせて張り合わせ
    ることを特徴とする請求項(1)記載の半導体基体の張
    り合わせ方法
  3. (3)他方の基体もその一方の面が凸状球面になるよう
    に変形させ、二枚の基体の凸状球面となった主面どうし
    を張り合わせることを特徴とする請求項(1)又は(2
    )記載の半導体基体の張り合わせ方法
JP63290983A 1988-11-16 1988-11-16 半導体基体の張り合わせ方法 Expired - Fee Related JP2751261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290983A JP2751261B2 (ja) 1988-11-16 1988-11-16 半導体基体の張り合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290983A JP2751261B2 (ja) 1988-11-16 1988-11-16 半導体基体の張り合わせ方法

Publications (2)

Publication Number Publication Date
JPH02135722A true JPH02135722A (ja) 1990-05-24
JP2751261B2 JP2751261B2 (ja) 1998-05-18

Family

ID=17762945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290983A Expired - Fee Related JP2751261B2 (ja) 1988-11-16 1988-11-16 半導体基体の張り合わせ方法

Country Status (1)

Country Link
JP (1) JP2751261B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2009253240A (ja) * 2008-04-11 2009-10-29 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
WO2011111565A1 (ja) * 2010-03-09 2011-09-15 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2012019209A (ja) * 2010-07-07 2012-01-26 Soytec 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
US8822307B2 (en) 2011-06-27 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2009253240A (ja) * 2008-04-11 2009-10-29 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
WO2011111565A1 (ja) * 2010-03-09 2011-09-15 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US8795463B2 (en) 2010-03-09 2014-08-05 Tokyo Electron Limited Joint system, joint method, program and computer storage medium
JP2012019209A (ja) * 2010-07-07 2012-01-26 Soytec 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
US8822307B2 (en) 2011-06-27 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
EP2843687A4 (en) * 2012-04-27 2015-12-23 Namiki Precision Jewel Co Ltd METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE, COMPOSITE SUBSTRATE, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT
JPWO2013161906A1 (ja) * 2012-04-27 2015-12-24 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
US9455229B2 (en) 2012-04-27 2016-09-27 Namiki Seimitsu Houseki Kabushiki Kaisha Composite substrate manufacturing method, semiconductor element manufacturing method, composite substrate, and semiconductor element
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法

Also Published As

Publication number Publication date
JP2751261B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
US5071785A (en) Method for preparing a substrate for forming semiconductor devices by bonding warped wafers
CN1723543B (zh) 通过装配受力结构实现一复合结构的方法
JPS6227040B2 (ja)
JPH08505010A (ja) 石英基板上の単結晶シリコン・アイランド作製方法
JPH02135722A (ja) 半導体基体の張り合わせ方法
JP3492864B2 (ja) 偏光素子の製造方法
JP2011023438A (ja) 基板接合体の製造方法
EP0955670A3 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JPH0963912A (ja) 貼り合わせ基板製造方法
JP2846994B2 (ja) 半導体ウェーハの貼合わせ方法
CN111519255A (zh) 一种钽酸锂晶片异质键合的方法
JP2863980B2 (ja) ウエハの製作方法
JPH05109678A (ja) Soi基板の製造方法
JP2602003B2 (ja) シリコン結晶体の接合方法
JPH0394416A (ja) Soi基板の製造方法
JPH07130590A (ja) 半導体基板の製造方法
JPH06196377A (ja) 半導体基板の接合方法
JP2583764B2 (ja) 半導体集積回路装置の製造方法
JPH0266933A (ja) 半導体装置の製造方法
JPH01120850A (ja) 半導体基板の製造方法
JPH0346315A (ja) 半導体基板の製造方法
JP2535577B2 (ja) ウェ―ハの接着方法
JPH0350817A (ja) Soi基板の製造方法
JP3303940B2 (ja) 静電接合方法
JPH09267479A (ja) インクジェットヘッドの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees