JPH0256918A - 半導体ウェハの直接接合方法 - Google Patents

半導体ウェハの直接接合方法

Info

Publication number
JPH0256918A
JPH0256918A JP7783289A JP7783289A JPH0256918A JP H0256918 A JPH0256918 A JP H0256918A JP 7783289 A JP7783289 A JP 7783289A JP 7783289 A JP7783289 A JP 7783289A JP H0256918 A JPH0256918 A JP H0256918A
Authority
JP
Japan
Prior art keywords
wafers
silicon
contact
wafer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7783289A
Other languages
English (en)
Inventor
Yoshitaka Goto
吉孝 後藤
Tetsuo Fujii
哲夫 藤井
Susumu Azeyanagi
進 畔柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP7783289A priority Critical patent/JPH0256918A/ja
Publication of JPH0256918A publication Critical patent/JPH0256918A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体ウェハの直接接合方法に関するもので
ある。
[従来技術及び課題] 従来、絶縁分離等のために半導体ウェハを直接接合する
ことが行なわれているが、その技術は完全に完成された
わけではなくウェハの接触界面に気泡(ボイド)が発生
する等の諸問題が残されている。
この発明の目的は、上記課題を解決して信頼性に優れた
半導体ウェハの直接接合方法を提供することにある。
[課題を解決するための手段] 第1の発明は、接合するウェハのうち少なくともいずれ
か一方のウェハの片面に当該ウェハとはその熱膨張率が
異なる湾曲材料を形成する第1工程と、前記第1工程と
は異なる温度雰囲気にて当該ウェハを反らせた状態で、
両ウェハを互いに接触させていき両ウェハの接触面の全
域を接触させる第2工程と、その両ウェハの接触面の全
域が接触した状態で両ウェハを通電することにより両ウ
ェハを接合する第3工程とを備えた半導体ウェハの直接
接合方法をその要旨とする。
第2の発明は、接合するウェハのうち少なくともいずれ
か一方のウェハを反らせた状態で両ウェハを通電し、か
つ経時的に減圧しながら両ウェハを互いに接触させてい
き両ウェハの接触面の全域を接合させるようにした半導
体ウェハの直接接合方法をその要旨とする。
第3の発明は、接合するウェハのうち少なくともいずれ
か一方のウェハの片面に絶縁膜を形成するとともに、当
該ウェハと絶縁膜との熱膨張率の差による反りを相殺す
るための相殺材料を形成し、その後に前記絶縁膜を挟ん
で両ウェハを接合するようにした半導体ウェハの直接接
合方法をその要旨とするものである。
[作用〕 第1の発明は、第1工程により接合するウェハのうち少
なくともいずれか一方のウェハの片面にその熱膨張率が
異なる湾曲材料が形成され、第2工程により前記第1工
程とは異なる温度雰囲気にて当該ウェハを反らVた状態
で、両ウェハが互いに接触されていき両ウェハの接触面
の全域が接触され、第3工程によりウェハの通電にて両
ウェハが接合される。その結果、ウェハを反ら「た状態
で接触させていったのでウェハの接触界面にボイドの発
生が抑制される。
第2の発明は、接合するウェハのうち少なくと・もいず
れか一方のウェハを反らせた状態で両ウェハが通電され
、かつ経時的に減圧されながら両ウェハが互いに接触さ
れていき両ウェハの接触面の全域が接合される。その結
果、ウェハの通電により接触界面での大きなボイドの発
生が抑制されるとともに小さなボイドがウェハの中心部
から周縁部に移動され、又、経時的減圧により周縁部に
移動してきたボイドが除去される。
第3の発明は、接合するウェハのうち少なくともいずれ
か一方のウェハの片面に絶縁膜が形成されるとともに、
当該ウェハと絶縁膜との熱膨張率の差による反りを相殺
するための相殺材料が形成され、その後に前記絶縁膜を
挟んで両ウェハが接合される。その結果、温度変化に伴
う接合したウェハの反りが防止される。
[第1実施例] 以下、第1の発明に対応する第1実施例を図面に従って
説明する。
本実施例を第1図(a)〜(f)に基づいて説明してい
く。
第1図(a)に示すように、シリコンウェハ1を用意し
、その全周面に1100℃の酸素雰囲気中で1μmの湾
曲材料としての熱酸化シリコン膜2を形成する。ここで
、シリコンの熱膨張率は2゜6ppm (10’/℃)
 、酸化シ’)コン(D熱W張率は0.54ppmであ
る。次に、第1図(b)に示すように、シリコンウェハ
1の裏面(同図中、下面)を除くシリコンウェハ1仝面
にレジスI〜3を塗布する。その後、第1図(c)に示
すように、そのレジスト3をマスクとしてシリコンウェ
ハ1の裏面の熱酸化シリコン膜2をエツチングし、レジ
スト3を除去する。
このとき、熱酸化シリコン膜2の形成温度1100℃に
対しそのときの温度が低下しているために、シリコンウ
ェハ1の熱膨張率と熱酸化シリコン膜2の熱膨張率の差
によりウェハ1は湾曲する。
さらに、第1図(d)に示すように、上述したように、
シリコンウェハ4の片面にその熱膨張率の異なる湾曲材
料としての熱酸化シリコン膜5を形成し、その温度とは
異なる温度雰囲気にて当該ウェハ4を反らせたものを用
意する。そして、この2枚のシリコンウェハ1,4をそ
の中央の一点から接触させ接触部分を周囲に向かって広
げ、第1図(e)に示すように接触面の全域を接触させ
る。
一方、第1図(f>に示すように、通電装置は、上側電
極6と下側電極7が上下に配置されている。
この上側電極6と下側電極7はシリコンカーバイド(S
 i C)よりなる。この電極材料としてシリコンカー
バイド(S i C)を使用することにより、電甑とし
て金属やカーボンを使用する場合にはその金属やカーボ
ンがウェハを汚染する虞があるが、シリコンカーバイド
(S i C)の場合にはそのような汚染を防止できる
。又、各電極6,7の周縁部には切欠部8が形成され、
そのうち下側電極7の切欠部8には上方に向かって石英
よりなるガイドロッド9が4本立設されている。又、上
側電極6には前記ガイドロッド9の対向位置にガイド孔
10が配設されている。
そして、上側電極6と下側電極7とを離間させた状態か
ら下側電極7の上に前記重ね合せたシリコンウェハ1,
4を載置しガイドロッド9に上側電極6のガイド孔10
を差込んだ状態で画電極6゜7を接近ざVて第1図(f
)で示すように両シリコンウェハ1,4を電極6,7で
挟む。
次に、画電極6,7間に電圧を印加し、その印加状態で
当該ウェハ1,4を800〜1100℃の高温の炉内に
入れる。この印加電圧は直流でもパルスでもよいが、本
実施例ではパルスの電圧を印加している。このパルス印
加は、高温の炉内で接合する場合等の熱酸化シリコン膜
2,5の絶縁破壊の可能性があるとぎに有効である。又
、SiO2の絶縁破壊耐圧は高温はど低下するので炉内
に投入する過程で印加電圧を変化させてもよい。
この通電の際、熱酸化シリコン膜2,5をシリコンウェ
ハ1,4の側面をも含めてその接合しない面(第1図(
C)の下面)の一部まで覆われているのでシリコンウェ
ハ1,4の側面部分からシリコンウェハ1,4の周辺の
形状効果により電界集中にて絶縁破壊が起こるのが未然
に防止されている。即ち、シリコンウェハ1,4の側面
が露出し、その両シリコンウェハ1,4に位置ずれがあ
った場合には、このシリコンウェハ1,4の側面を介し
ての絶縁破壊が発生する虞があるが、それを未然に防止
している。
このように本実施例によれば、接合するシリコンウェハ
1,4(シリコンの熱膨張率:2.6ppm)の片面に
そのシリコンとは熱膨張率の異なる熱酸化シリコン膜2
.5(酸化シリコンの熱膨張率:0.’54ppm)を
形成し、その工程での温度とは異なる温度雰囲気にて当
該シリコンウェハ1,4を反らせた状態で両シリコンウ
ェハ1゜4を互いに接触させていき両シリコンウェハ1
゜4の接触面の全域を接触させ、そして、その両シリコ
ンウェハ1.4の接触面の全域が接触した状態で両シリ
ンコンウェハ1,4の5i02/SiOの直接接合を行
なうようにした。従って、反らVたシリコンウェハ1,
4は中央の一点から接触部分を周囲に向かって広げられ
ていき、シリコンウェハ1,4の未接触部分(ボイド)
の発生を抑制することができ、接合強度の低下や熱伝導
度の悪化を防止することができることとなる。即ち、従
来、絶縁分離等のために半導体ウェハを直接接合するこ
とが行なわれているが、ウェハの接触界面に気泡(ボイ
ド)が発生し、そのボイドの発生が接合強度の低下を招
いたり熱伝導度を悪化させたりして半導体装置の信頼性
の低下につながるものとなっていたが、それらを回避す
ることができる。
又、画電極6,7を2つとも平板状としたのでシリコン
ウェハ1,4内の温度が均一となり印加する電界の分布
も均一とすることができる。即ち、第3図に示すように
1枚の平板電極11と針状電極12とを用いてシリコン
ウェハ13.’14の一点から電圧を印加する場合に比
べ、本実施例ではこの2枚の平板電極6,7を使用する
ことにより電界の分布を均一とすることができることと
なる。
又、シリコンウェハ1.4の周縁部は側面を含む接合し
ない面(第1図(C)の下面)の一部にまで熱酸化シリ
コン膜2,5で覆ったことによりシリコンウェハ1,4
を通電したとき、この部分からシリコンウェハ1,4の
周辺の形状効果により電界集中にて絶縁破壊が起こるの
が防止される。
尚、この発明は上記実施例に限定されるものでなく、前
記実施例では接合する2枚のシリコンウェハ1,4とも
熱酸化シリコン膜2を形成し反らせるようにしたが、第
2図に示すように一方のシリコンウェハ15のみに湾曲
材料としての酸化シリコン膜16を形成し反らUるよう
にし平滑なシリコンウェハ17と重ね合U両者15.1
7を接合することによりS ! 02 /S !の直接
接合を行なうようにしてもよい。
又、上記各実施例では接触界面を成す熱酸化シリコン膜
2,5をシリコンウェハ1,4を反らUるための湾曲部
材として使用したが、他の材料を湾曲材料として使用し
てもよい。
し第2実施例] 次に、第2の発明に対応する第2実施例を説明する。
第4図に示すように、真空チャンバ18内には真空チャ
ック台19が設けられ、この真空チャック台19に下側
のシリコンウェハ20を載置して空気抜き通路21を介
して空気抜きすることにより下側のシリコンウェハ20
を把持することができるようになっている。又、真空チ
ャック式アーム22は導電性の金属パイプ23を備え、
その金属パイプ23の外周面は絶縁体(図示略)にて被
覆されている。金属パイプ23の先端には上側のシリコ
ンウェハ24を把持するための大径部23aが形成され
、この大径部23aの開口部に上側のシリコンウェハ2
4を配置し金属パイプ23内を真空にすることによりウ
ェハ24を把持することができるようになっている。
本実施例の上側のシリコンウェハ24は、シリコンウェ
ハ24の片面にシリコンウェハ24とはその熱膨張率が
異なる熱酸化シリコン膜24aを形成し、その熱酸化シ
リコン膜24aの形成温度とは異なる温度雰囲気にてシ
リコンウェハ24を反らせたものである。又、真空式チ
ャック式アーム22の大径部23a内には常には伸長す
る方向に付勢する導電性のコイルバネ25が配設されて
いる。そして、真空チャック式アーム22の金属パイプ
23と真空チャック台19はそれぞれ電圧印加の際の電
極となる。
又、真空チャンバ18内は空気扱き通路26を介して減
圧することができるようになっている。
尚、真空チャック式アーム22と真空チャンバ18とは
シール材27にて密封される。
次に、このような装置を用いたウェハの直接接合方法を
説明する。
まず、上側のシリコンウェハ24の全周面に1100’
Cの酸素雰囲気中で1μmの熱酸化シリコン膜24aを
形成し、上側のシリコンウェハ24の裏面(第4図中、
上面)の熱酸化シリコン膜24aを除去する。このとき
、熱酸化シリコン膜24aの形成温度1100℃に対し
そのときの温度が低下しているために、上側のシリコン
ウェハ24の熱膨張率と熱酸化シリコン膜24aの熱膨
張率の差により第4図に示すように上側のシリコンウェ
ハ24は湾曲する。
一方、下側のシリコンウェハ20を真空チャック台19
の上に把持する。この状態で、1気圧の真空チャンバ1
8内において真空チャック式アーム22(金属パイプ2
3)内を真空にすることにより上述した上側のシリコン
ウェハ24を把持し同ウェハ24を真空チャック台19
上まで搬送し、ざらに、この2枚のウェハ20,24を
その中央の一点から接触させる。
引続き、両シリコンウェハ20,24に300V、1〜
1000Hzのパルス電圧を印加する。
この電圧印加状態で、真空チャンバ18内を徐々に減圧
しながら、両シリコンウェハ20.24の中央部の接触
部分を周囲に向かって広げ、第5図に示すように接触面
の全域を接合さける。このとき、より完全な電気的接触
をとるためにコイルバネ25等を設置する。コイルバネ
25により金属パイプ23と上側のシリコンウェハ24
の導通状態はより完全に保持される。尚、本実施例では
接合の際に、真空チャンバ18内を800℃で、かつ窒
素雰囲気にしている。
このシリコンウェハ20,24の接合の際に両シリコン
ウェハ20,24間を通電することにより両ウェハ20
.24の接触面に大きな気泡(ボイド)の発生は抑制さ
れ、又、小さなボイドはシリコンウェハ20,24の中
心部から周辺部に移動する。又、シリコンウェハ20.
24の接合の際に真空チャンバ18内が経時的に減圧さ
れていることにより周辺部に移動したボイドを取り除く
ことができる。
第6図(a)、(b)には通電することによるボイドV
のシリコンウェハ20.24の中心部から周辺部へ移動
する様子を示す。即ち、第6図(a)の初期の状態から
第6図(b)へと時間の経過とともにボイドVがウェハ
外周部に移動していることが分る。さらに、ウェハの周
辺を減圧することにより第6図(C)のようにボイドが
ウェハの周囲に扱ける。尚、この第6図(a>、(b)
(C)は赤外線i像装置による躍像結果をスケッチした
ものである。
又、接合の際に通電した場合の効果を確認するために接
合したシリコンウェハの各部分の引張り強度試験を行な
った。これは、第7図に示すように、接合したシリコン
ウェハを細かり(1OInIr1°)ダイシングし、第
8図に示すように各部分のシリコンウェハ28a、28
bに引張り力Fを加えて破壊した。尚、この試験の際に
、各シリコンウェハ28a、28bの接合部にはそれぞ
れ熱酸化シリコンrIrA29a、29bを形成したも
のを使用した。
そして、その破壊の際の状況に応じて3つタイプに分類
した。即ち、第8図において、リーンプルS1は接合面
では破壊せず、シリコンバルク自身(シリコンウェハ2
8a)で破壊しているので非常に強固に接合している(
「O」印で表示)。又、サンプルS2はS ! 02 
 S ! 02界面で破壊し接合が完全でないことを示
している(「X」印で表示)。又、9ンプルS3は5i
02 5i02界面で破壊した部分とS i 02−8
 i界面(熱酸化シリコン膜29aとシリコンウェハ2
8aとの界面)で破壊した部分が共存した破壊であり、
このs + o2−s r界面での破壊があるというこ
とは5102 3102界面で接合が完全になされてい
ることを示している(「△」印で表示)。
そして、第7図には電圧印加が有る場合の試験結果を示
し、第9図には電圧印加が無い場合の試験結果をホする
。この結果を比較すると、電圧を印加することにより、
接合が完全に行なわれなかったことを示すrXJ印が少
なく接合界面の微小領域において微小なボイド(接合が
不完全な部分)が除去され、はぼ均一に接合しているこ
とが確認できた。
このように本実施例では、接合するシリコンウェハ20
,24のうち少なくともいずれか一方のウェハを反らせ
た状態で両つ1ハ20,24を通電し、かつ経時的に減
圧しながら両ウェハ20゜24を互いに接触させていぎ
両ウェハ20,24の接触面の全域を接合させるように
した。その結果、ウェハの通電(電圧印加)により接触
界面での大きなボイドの発生が抑制されるとともに小さ
なボイドがウェハの中心部から周縁部に移動され、又、
経時的減圧により周縁部に移動してきたボイドが除去さ
れ、第1実施例に比べ、ざらにボイドの発生を抑制でき
、強固なる接合を行なうことができ信頼性が向上するこ
ととなる。
尚、この実施例の応用としては、上記実施例では熱膨張
率の差によりウェハを反らUるようにしたが、他の方法
(例えば、ウェハの両端を真空引きにより機械的に反ら
せる〉によりウェハを反らせてもよい。又、印加電圧は
直流でもパルスでもよい。
[第3実施例コ 次に、第3の発明に対応する第3実施例を説明する。本
実施例は、直接接合したウェハの温度変化による反りを
抑制することを狙ったものである。
まず、第10図(a>に示すように、シリコンウェハ3
0を用意し、第10図(b)に示すように、1100℃
の水蒸気雰囲気中でシリコンウェハ30の全周面に0.
5〜1μmの絶縁膜としての熱酸化シリコン[31を形
成する。その後、第10図(C)に示すように、シリコ
ンウェハ30をアンモニア等の雰囲気で1150’Cに
加熱し、熱酸化シリコンfl!31を窒化処理する。こ
のとき、熱酸化シリコン膜31はその表面が窒化され相
殺材料としてのティ1〜ライデツドオキサイド膜(窒化
5i02)32aが形成されるとともに、シリコンウェ
ハ30と熱酸化シリコン膜31の界面も窒化され相殺材
料としてのナイトライデッドオキサイド膜32bが形成
される。
そして、第10図(d)に示すように、シリコンウェハ
30の裏面(同図中、下面)の熱酸化シリコン膜31及
びナイトライデッドオキサイド膜32a、32bを除去
する。次に、第10図(e)に示すように、熱酸化シリ
コン膜3]とナイトライデッドオキサイド膜32a、3
2bを介してシリコンウェハ33を接触させた後、電極
34a。
34bにより両ウェハ30,33を通電して接合させる
その後、第10図(f)に示すように、シリコンウェハ
33を所望の厚さとなるように鏡面研磨する。ここで、
シリコンの熱膨張率は2.6Dl)m (10’/’C
) 、酸化シリコンの熱膨張率は0゜54 ppm、ナ
イトライデッドオキナイド膜32a、32bの熱膨脹率
は3.5ppmであり、シリコンウェハ33を薄膜化し
た時に、ナイトライデッドオキサイド膜32a、32b
により温度変化に伴いシリコノウ1ハ30,33が反ら
ないようにシリコンと酸化シリコンとの熱膨脹率の差分
を相殺することができることとなる。即ら、ティ1−ラ
イデッドオキ1ノイド膜32a、32bがない場合に、
シリコンウェハ33を所望の厚さに研磨してシワコンウ
ェハ30.33に厚みに差が生じると雰囲気温度が変化
したときに反りが発生してしまうが、それが回避される
このように本実施例によれば、接合するシリコンウェハ
30,33のうちの一方のシリコンウェハ30の片面に
絶縁膜(熱酸化シリコン膜31)を形成するとともに、
このシリコノウ1ハ30と絶縁膜(熱酸化シリコン膜3
1)との熱膨張率の差による反りを相殺するための相殺
材料(ティ1〜ライデツドオキザイド膜32a、32b
)を形成しその後に絶縁膜(熱酸化シリコン膜31〉を
挟んで両ウェハ30,33を接合するようにした。
よって、温度変化に伴う接合したウェハの反りが抑制さ
れ、この接合したシリコンウェハに半導体装置を形成す
る際にマスクのピントずれ等を未然に防止することがで
きる。又、熱酸化による熱酸化シリコン膜31を窒化し
てナイトライデッドオキサイド膜(窒化5i02>32
8を形成したので、表面の平坦性は良好であり、CVD
法で形成したSiO2やSi3N4等に比ベウエハの均
一性に優れている。
この実施例の応用としては、第10図(d)に示す状態
から、同図においてシリ:1ンウエハ30の下面に窒素
膜等のシリコンウェハ30側とは熱膨張率の異なる窒化
膜(湾曲材料)を形成し、その窒化膜の形成工程とは異
なる温度雰囲気にて当該シリコンウェハ30を凸状態に
反らせ、この状態で、両シリコンウェハ30,33を互
いに接触させていき両シリコンウェハ30,33の接触
面の全域を接触さぜ、最後に、窒化膜(湾曲材料)を除
去するようにしてもよい。
又、伯の方法(例えば、ウェハの両端を真空引きにより
機械的に反らせる)によりウェハを反らぜて接合しても
よい。
さらに、接合する両ウェハとも絶縁膜31と相殺部材3
2a、32bを形成してもよい。
[発明の効果] 以上詳述したようにこの発明によれば、信頼性に優れた
半導体ウェハの直接接合方法を提供づ゛ることができる
優れた効果を発揮する。
【図面の簡単な説明】
第1図(a)〜(f)は第1実施例を説明するための断
面図、@2図は第1実施例の別例を説明するための断面
図、第3図は比較だめの接合装置を説明するための図、
第4図は第2実施例の接合装置の断面図、第5図は第2
実施例の接合方法を説明するための断面図、第6図(a
)、(b)。 (C)は第2実施例のボイドの移動を説明するための図
、第7図は第2実施例の効果確認のための試験を説明す
るための図、第8図は第2実施例の効果確認のための試
験を説明するだめの図、第9図は第2実施例の効果確認
のための試験を説明するための図、第10図(a)〜(
f)は第3実施例を説明するための断面図である。 1はシリコンウェハ、2は湾曲材料としての熱酸化シリ
コン膜、4はシリコンウェハ、5は湾曲材料としての熱
酸化シリコン膜、15はシリコンウェハ、16は湾曲材
料としての熱酸化シリコン膜、17はシリコンウェハ、
20はシリコノウ1ハ、24はシリコンウェハ、30は
シリコンウェハ、31は絶縁膜としての熱酸化シリコン
膜、32a、32bは相殺材料としてのナイトライデツ
ドオキザイド膜、33はシリコンウェハ。

Claims (1)

  1. 【特許請求の範囲】 1、接合するウェハのうち少なくともいずれか一方のウ
    ェハの片面に当該ウェハとはその熱膨張率が異なる湾曲
    材料を形成する第1工程と、 前記第1工程とは異なる温度雰囲気にて当該ウェハを反
    らせた状態で、両ウェハを互いに接触させていき両ウェ
    ハの接触面の全域を接触させる第2工程と、 その両ウェハの接触面の全域が接触した状態で両ウェハ
    を通電することにより両ウェハを接合する第3工程と を備えたことを特徴とする半導体ウェハの直接接合方法
    。 2、接合するウェハのうち少なくともいずれか一方のウ
    ェハを反らせた状態で両ウェハを通電し、かつ経時的に
    減圧しながら両ウェハを互いに接触させていき両ウェハ
    の接触面の全域を接合させるようにしたことを特徴とす
    る半導体ウェハの直接接合方法。 3、接合するウェハのうち少なくともいずれか一方のウ
    ェハの片面に絶縁膜を形成するとともに、当該ウェハと
    絶縁膜との熱膨張率の差による反りを相殺するための相
    殺材料を形成し、その後に前記絶縁膜を挟んで両ウェハ
    を接合するようにしたことを特徴とする半導体ウェハの
    直接接合方法。
JP7783289A 1988-05-24 1989-03-28 半導体ウェハの直接接合方法 Pending JPH0256918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7783289A JPH0256918A (ja) 1988-05-24 1989-03-28 半導体ウェハの直接接合方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12629388 1988-05-24
JP63-126293 1988-05-24
JP7783289A JPH0256918A (ja) 1988-05-24 1989-03-28 半導体ウェハの直接接合方法

Publications (1)

Publication Number Publication Date
JPH0256918A true JPH0256918A (ja) 1990-02-26

Family

ID=26418888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7783289A Pending JPH0256918A (ja) 1988-05-24 1989-03-28 半導体ウェハの直接接合方法

Country Status (1)

Country Link
JP (1) JPH0256918A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135722A (ja) * 1988-11-16 1990-05-24 Sony Corp 半導体基体の張り合わせ方法
JPH0384919A (ja) * 1989-08-28 1991-04-10 Toshiba Corp 半導体基板の接着方法及び接着装置
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
JP2007134433A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd 対象物間の脱ガス方法および脱ガス装置
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
WO2009135800A2 (en) * 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies A method of assembling wafers by molecular bonding
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
WO2011152089A1 (ja) * 2010-06-04 2011-12-08 住友電気工業株式会社 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2015228449A (ja) * 2014-06-02 2015-12-17 株式会社ニコン 基板接合方法および基板接合装置
JP2019068084A (ja) * 2018-11-30 2019-04-25 株式会社ニコン 基板接合方法および基板接合装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135722A (ja) * 1988-11-16 1990-05-24 Sony Corp 半導体基体の張り合わせ方法
JPH0384919A (ja) * 1989-08-28 1991-04-10 Toshiba Corp 半導体基板の接着方法及び接着装置
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
JP4671841B2 (ja) * 2005-11-09 2011-04-20 パナソニック株式会社 対象物間の脱ガス方法および脱ガス装置
JP2007134433A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd 対象物間の脱ガス方法および脱ガス装置
WO2009135800A2 (en) * 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies A method of assembling wafers by molecular bonding
WO2009135800A3 (en) * 2008-05-06 2010-07-08 S.O.I. Tec Silicon On Insulator Technologies A method of assembling wafers by molecular bonding
FR2931014A1 (fr) * 2008-05-06 2009-11-13 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
US8232130B2 (en) 2008-05-06 2012-07-31 S.O.I.Tec Silicon On Insulator Technologies Process for assembling wafers by means of molecular adhesion
JP2009277944A (ja) * 2008-05-15 2009-11-26 Toyoda Gosei Co Ltd 接合体の製造方法及び発光装置の製造方法
WO2011152089A1 (ja) * 2010-06-04 2011-12-08 住友電気工業株式会社 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2015228449A (ja) * 2014-06-02 2015-12-17 株式会社ニコン 基板接合方法および基板接合装置
JP2019068084A (ja) * 2018-11-30 2019-04-25 株式会社ニコン 基板接合方法および基板接合装置

Similar Documents

Publication Publication Date Title
JPH01185176A (ja) 静電吸着を用いた処理方法
JPH0256918A (ja) 半導体ウェハの直接接合方法
JPH04286310A (ja) 半導体基板の製造方法
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2001284442A (ja) 静電チャック及びその製造方法
WO2007074551A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH098124A (ja) 絶縁分離基板及びその製造方法
TWI505395B (zh) Substrate management method
TWI675022B (zh) 半導體製造裝置用零件之製造方法、及半導體製造裝置用零件
US20090321412A1 (en) Vacuum heating apparatus
JPH11176919A (ja) 静電チャック
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
JP7064987B2 (ja) セラミックス接合体
JP3978011B2 (ja) ウエハ載置ステージ
JP5051409B2 (ja) 半導体素子の製造方法
JPH04300136A (ja) 静電チャック及びその製造方法
JPH0888272A (ja) 半導体集積回路用基板の製造方法
JPH10335616A (ja) Soi基板の製造方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2002158362A (ja) 半導体圧力センサの製造方法
JPH05109883A (ja) 半導体装置の製造方法
JP2589994B2 (ja) ウェーハの接着方法
JP2512243B2 (ja) 半導体素子形成用基板の製造方法
Sugimoto et al. Bond strength of bonded SOI wafers