JPH0384919A - 半導体基板の接着方法及び接着装置 - Google Patents

半導体基板の接着方法及び接着装置

Info

Publication number
JPH0384919A
JPH0384919A JP1221337A JP22133789A JPH0384919A JP H0384919 A JPH0384919 A JP H0384919A JP 1221337 A JP1221337 A JP 1221337A JP 22133789 A JP22133789 A JP 22133789A JP H0384919 A JPH0384919 A JP H0384919A
Authority
JP
Japan
Prior art keywords
mirror
semiconductor substrates
semiconductor substrate
polished
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1221337A
Other languages
English (en)
Other versions
JPH0744135B2 (ja
Inventor
Tadahide Hoshi
星 忠秀
Kiyoshi Yoshikawa
吉川 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1221337A priority Critical patent/JPH0744135B2/ja
Priority to US07/571,980 priority patent/US5129827A/en
Priority to EP90116463A priority patent/EP0415340B1/en
Priority to DE69015511T priority patent/DE69015511T2/de
Priority to KR90013287A priority patent/KR940009993B1/ko
Publication of JPH0384919A publication Critical patent/JPH0384919A/ja
Priority to US07/873,237 priority patent/US5273553A/en
Publication of JPH0744135B2 publication Critical patent/JPH0744135B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体基板の接着方法及び接着装置に係わり
、特に、シリコンなどの半導体基板同士を接着する方法
と装置に好適するものである。
(従来の技術) 鏡面研磨した半導体基板を清浄な雰囲気下で対向・接触
すると強固な接着ウェーハ(Wafer)が得られる.
この接着方法では、両者間に接着材などを介在する必要
がないので、その後の高温処理や各種化学処理が自由に
できし、PN接合や誘電体分離なども簡単に施すことが
できるなどの利点がある.ところで、この方法で接着す
る半導体基板に反りなどがあるため、周辺部から接着が
始まって気泡が取込まれることがしばしばである。この
対策として第l図a,bに示すように、減圧例えば真空
雰囲気中に配置する被接着半導体基板を接触・接着する
方法が考えられていた。
即ち、ベルジ+ −(Bslljour) 1内に設置
する支持台2.3には夫々被接着半導体基板4.5カ配
置され、一方の支持台3に取付けられた支点6を介して
一方の被接着半導体基板5を反転して、両手導体基板4
.5を対向させると共に密着さセで接着する。第1図a
は接着工程前、第1図すは接着工程後の断面図である。
この密着・接着工程を改良した接着技術として第2図a
、 b (同一部品にも新番号を付ける)に明らかにし
たような被接着半導体基板の中央部を凸状になるように
撓ませる方法も知られている。
即ち、被接着半導体基板7.8を固定する支持台9.1
0には、減圧機構に連通した排気通路IL Isを設け
その先端を支持台9、lOの一面に形成した表面部分1
3.14に導き、減圧機構の稼働によって被接着半導体
基板7.8を固定する仕組みになっている。また、被接
着半導体基板8の中央部を凸状になるように撓ませるた
め一方の支持台10の表面部分に設置するラバーチャッ
ク(Rubber Chuck)15にも減圧機構に連
通した排気通路16が当然段重される。
第2図aは、支持台9.1oに固定した被接着半導体基
vi?、8に接着工程を行う直前の状態を示しており、
第2図すでは、接着工程後を明らかにしている。
(発明が解決しようとする課題) 接着工程に必要な装置が大型になる難点に加えて、真空
雰囲気中で被接着半導体基板を接触させるので作業性が
悪い点、更に、−枚の接着半導体基板を造る度に大型装
置内を真空状態としなければならず量産性の観点から問
題があった。この真空雰囲気での処理に代えて、大気中
における処理として被接着半導体基板の一方もしくは双
方を撓ませて中央部分を凸状として接着する手法も開発
された。
この方法は、それまでの方法に比べて大幅な改善がされ
ているものの凸状に反らせるのにラバーチャックを使用
するので、第2図Cに示すように中央部分に微小なうね
りが発生して気泡17を取込んだり、あるいは第2図d
のように周辺部分が反るためにやはり気泡17を取込む
欠点が避けられず更に、この技術では、2枚の半導体基
板を接着することしか考慮されていなかった。
本発明は、このような事情により威されたもので、特に
、内部に気泡を残さず簡便に接着でき、しかも2枚ない
し、3枚の被接着半導体基板を同時に接着できる方法及
びこの方法を利用する装置を提供することを目的とする
ものである。
〔発明の機成〕
(課題を解決するための手段) 鏡面研磨した2枚の半導体基板を清浄な大気中で接着す
るに当り、少なくとも一方の半導体基板の鏡面研磨面を
撓ませて中央部分に形成する曲部分と他方の半導体基板
の鏡面研磨面の中央部分とを接触後、両手導体基板を包
む雰囲気を減圧状態として接着する点に本発明に係わる
半導体基板の接着方法の特徴がある。更に、大気中に相
対向して配置する半導体基板の鏡面研磨面を撓ませて中
央部分が凸状となるように維持する第1の保持具と、他
の半導体基板を維持する第2の保持具と、凸状に変形す
る半導体基板の鏡面研磨面の中央部分に他の半導体基板
の鏡面FiFQ面の中央部分を接触する機構と、第1及
び第2の保持具に取付は一定の雰囲気を形成する蓋部と
、この蓋部に設置する排気孔と、排気孔に連通ずる減圧
機構とを具備する前記特許請求の範囲第1項記載の半導
体基板用接着装置にも特徴がある。
(作 用) 被接着半導体基板の鏡面研磨面同士を接着するに当たっ
て、少なくとも一方の半導体基板の鏡面研磨顔中央部を
撓ませて形成する凸状部に、他方の半導体基板の鏡面研
磨面を大気中で接触後、両手導体基板を包む雰囲気を徐
々に減圧する方式を採って良好な接着半導体基板を形成
する。この一連の工程が施される被接着半導体基板は第
1及び第2の保持具に固定し、ここには、減圧機構に連
通した排気通路を設けると共に、一定の雰囲気を維持す
るために排気孔を付設した蓋部を設置する。この結果、
被接着半導体基板は、減圧機構の動作によって固定され
るが、その吸着する真空度より上記減圧工程により達成
する真空度がより低値になると接着される。また、この
接着は、半導体基板の鏡面研摩面中央部を撓ませて形成
する曲状部同士か、平坦な他の半導体基板間で行うこと
が条件となる。
このように、大気中で被接着半導体基板を操作し、更に
鏡面研摩面中央部を撓ませて形成する曲状部付近を接触
させかつ減圧工程を行うことによって気泡を巻込まない
良好な接着強度が得られるものである。
(実施例) 第3図及び第4図a −eを参照して本発明に係わる一
実施例を説明する。即ち、本発明方法を行うのに利用す
る装置の概略を示す第3間断面図には、左側のブロック
(Block)20が右側のブロック21に支点22を
介して重さなった仮想状態を示しており、点線で書かれ
たものが左側のブロック20を想定している。また接着
工程用として3枚のシリコン半導体基板23.24及び
25が明らかになっており、最上部の半導体基板25だ
けは本来点線で書くべきものを実線で表した。
鏡面研磨面を形成したシリコン半導体基板23.25を
維持するのに利用する第1及び第2の保持具26.27
の一面は、中央部が凸状になるように曲面加工されてい
るので、固定したシリコン半導体基板23.25もその
曲面に沿って湾曲する形となる。
第1及び第2の保持具26.27内部には、減圧機構(
図示せず)例えばブースター付きロータリーポンプ(B
ooster Rotary Pump)に連通した排
気通路28.29を設け、その一端を凸状部30.31
などにまた、他端を減圧機構に通しる通路32.33に
導いてシリコン半導体基板23.25を第1及び第2の
保持具26.27に吸引、固定する。
説明が前後するが、シリコン半導体基板23.25の鏡
面研磨面の中央部分に凸状部30.31を形成するため
に第1及び第2の保持具26.27には、ラバーチャッ
ク34.35を設置し、ここにも排気通路28.29に
接続する排気通路36.37を形成する。第3図文おけ
る左側のブロック21のシリコン半導体基板25は、平
坦に書かれているように、本発明方法における被接着半
導体基板は、一方もしくは双方に凸状部を形成してあれ
ば良い、更に、このような部品を取り付けた第1及び第
2の保持具26.27には、蓋部38.39を設置して
重ねた状態で一定雰囲気が形成できるように配慮した。
従って、ここには減圧m横に通しる排気通路32.33
f挿入すると共に排気孔40(第4図a −e参照)を
設ける。
実際の接着工程を順を追って示したのが第4図a −e
であり、a −cに2枚、d −eに3枚のシリコン半
導体基板の接着工程別断面図が示されているので、これ
に従って説明する。清浄な大気雰囲気内に設置されたシ
リコン半導体基板23.25は、上記のように図示して
いない減圧機構の稼働により例えば450 n+m41
gの減圧状態で第1及び第2の保持具26.27に吸引
固定されており、上記のように支点22を介する機械的
な反転動作によって第4図aにあるように相対向する位
置まで運ばれてから第4図すに明らかなように互いに重
ねられる。この時には、反転後、蓋部38と蓋部39が
相対向するように調整してから重ねて各半導体基板が接
触させるストローク(S toroke)が採られる。
この結果、シリコン半導体基板23.25の鏡面研磨面
の中央部に形成した凸状部30.31と平坦な鏡面研磨
中央部が先ず接触する形となる。(第4図す参照)。蓋
部38.39は、密着して内部が密閉状態となり当然一
定雰囲気即ち大気圧に維持されることになる。
なお、第4図a−eでは、ラバーチャック34.35及
び排気通路28.29などを省略している。
この密着状態を形成する一助として、第3図に示すよう
に右側のブロック21を構成する蓋部38には、排気孔
40を設置し、上記のシリコン半導体基板用減圧機構と
は、別の減圧機構即ちブースター付ロータリーポンプ(
図示せず)と結んで蓋部38.39内を例えば減圧状態
即ち一定の雰囲気とする。
ところで、排気孔40に接続した別の減圧機構の稼働に
伴って凸状部30との接触状態が周辺に徐々に移行し、
減圧状態が、シリコン半導体基板23.25の鏡面研磨
面における吸引状態のそれより低値に到着した時点で取
引状態が解除されると共に接着が完了することになり、
この状況を第4図Cに示した。この吸引状態の解除によ
りラバーチャック34.35による撓みが徐々に回復す
る。
更に、第3図に明らかにしたように本発明では、3枚の
シリコン半導体基Fi23.24及び25を接着するこ
ともでき、具体例を第4図d−eと第3図により説明す
る。第3図においては、蓋部38.39に排気孔40が
、第3図に保持治具41が夫々に省略されているが、3
枚の半導体基板の接着工程では、保持治具41に半導体
基板24が保持ており、第3図にあるように支点22に
よる蓋部39の反転によって蓋部38.39が密着後、
別の減圧機構の稼働によって徐々に排気される。ここで
保持治具41の動作であるが、下側の半導体基板23の
吸引が解除されると直ぐ上の半導体基板24を押すため
に保持治具4】が開いて蓋部38.39の直線部42(
第4図d参照)の方に寄り半導体基板23.24.25
が一体となる。
各半導体基板の接触状況については先に説明したので説
明は省略するが、第4図dのような断面図が得られまた
、接着工程が完了した状態を第4図eに明らかにした。
〔発明の効果〕
このように、本発明に係わる方法及び装置を利用すると
、内部に気泡が残らないように半導体基板を完全に接着
して強固な接着半導体基板を得ることができる。また、
大気中で半導体基板を取扱うので作業性が良く、密閉空
間も容易に形成できるので、従来にみ増して量産性を大
幅に改善できる。
【図面の簡単な説明】
第1図a、bは、従来の接着装置の概略を示す図面、第
2図a、bは、従来の接着装置の要部を示す断面図、第
2図c、dは、従来方法により得られる接着半導体基板
の状態を明らかにした断面図、第3図は、本発明の実施
例に係わる接着用装置の概略を示す断面図、第4図a 
”−eは、本発明方法実施例における工程を示す断面図
である。 7.8.23.24.25:半導体基板、9.1O12
6,27:保持具、 11、12.28.29.32.33:排気通路、15
.34.35ニラパーチヤツク、38.39:蓋部、4
0:排気孔、41:保持治具。

Claims (2)

    【特許請求の範囲】
  1. (1)鏡面研磨した2枚の半導体基板を清浄な大気中で
    接着するに当たり、少なくとも一方の半導体基板の鏡面
    研磨面を撓ませて中央部分に形成する凸状部分と他方の
    半導体基板の鏡面研磨面の中央部分とを接触後、両半導
    体基板を包む大気を減圧状態することを特徴とする半導
    体基板の接着方法。
  2. (2)大気中に配置する半導体基板の鏡面研磨面を撓ま
    せて中央部分が凸状となるように維持する第1の保持具
    と、他の半導体基板を維持する第2の保持具と、凸状に
    変形する半導体基板の鏡面研磨面の中央部分に他の半導
    体基板の鏡面研磨面の中央部分を接触する機構と、第1
    及び第2の保持具に取付け一定の雰囲気を形成する蓋部
    と、この蓋部に設置する排気孔と、排気孔に連通する減
    圧機構を具備することを特徴とする前記特許請求の範囲
    第1項記載の半導体基板の接着装置
JP1221337A 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置 Expired - Lifetime JPH0744135B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1221337A JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置
US07/571,980 US5129827A (en) 1989-08-28 1990-08-24 Method for bonding semiconductor substrates
EP90116463A EP0415340B1 (en) 1989-08-28 1990-08-28 Method and apparatus for bonding semiconductor substrates
DE69015511T DE69015511T2 (de) 1989-08-28 1990-08-28 Verfahren und Vorrichtung zum Verbinden von Halbleitersubstraten.
KR90013287A KR940009993B1 (en) 1989-08-28 1990-08-28 Method and apparatus for bonding semiconductor substrates
US07/873,237 US5273553A (en) 1989-08-28 1992-04-24 Apparatus for bonding semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1221337A JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置

Publications (2)

Publication Number Publication Date
JPH0384919A true JPH0384919A (ja) 1991-04-10
JPH0744135B2 JPH0744135B2 (ja) 1995-05-15

Family

ID=16765225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1221337A Expired - Lifetime JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置

Country Status (5)

Country Link
US (1) US5129827A (ja)
EP (1) EP0415340B1 (ja)
JP (1) JPH0744135B2 (ja)
KR (1) KR940009993B1 (ja)
DE (1) DE69015511T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134433A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd 対象物間の脱ガス方法および脱ガス装置
JP2009064827A (ja) * 2007-09-04 2009-03-26 Sumco Corp 貼り合わせウェーハの製造装置及び製造方法
JP2011040744A (ja) * 2009-08-11 2011-02-24 Samsung Electronics Co Ltd 半導体チップ付着装置、及び半導体チップ付着方法
JP4778238B2 (ja) * 2002-12-09 2011-09-21 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
WO2011158535A1 (ja) * 2010-06-16 2011-12-22 住友電気工業株式会社 複合基板の製造方法および複合基板
JP2012084850A (ja) * 2010-10-12 2012-04-26 Soytec シリコン基板とガラス基板とを分子接合する方法
JP2017005219A (ja) * 2015-06-16 2017-01-05 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2017168474A (ja) * 2016-03-14 2017-09-21 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法
CN109390220A (zh) * 2013-05-29 2019-02-26 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36890E (en) * 1990-07-31 2000-10-03 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
US5401670A (en) * 1993-09-15 1995-03-28 Yen; Yung-Chau Technique to manufacture a SOI wafer and its applications in integrated circuits manufacturing
US6116316A (en) * 1996-05-13 2000-09-12 Toolex Alpha Ab Device for bending a flat, round disc element
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
JPH1174164A (ja) 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
US6106657A (en) * 1998-05-19 2000-08-22 First Light Technology, Inc. System and method for dispensing a resin between substrates of a bonded storage disk
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
DE10030431A1 (de) * 2000-06-21 2002-01-10 Karl Suess Kg Praez Sgeraete F Verfahren und Vorrichtung zum Reinigen und/oder Bonden von Substraten
KR20020032042A (ko) * 2000-10-25 2002-05-03 최우범 기판 접합장치의 조절형 원뿔탐침 스페이서
WO2002056352A1 (fr) * 2001-01-15 2002-07-18 Lintec Corporation Appareil d'assemblage et procede d'assemblage
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
DE10140133A1 (de) * 2001-08-16 2003-03-13 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Herstellen einer klebenden Verbindung zwischen einer Halbleiterscheibe und einer Trägerplatte
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP4233802B2 (ja) * 2002-04-26 2009-03-04 東レエンジニアリング株式会社 実装方法および実装装置
JP4777681B2 (ja) * 2005-04-08 2011-09-21 Okiセミコンダクタ株式会社 陽極接合装置、陽極接合方法及び加速度センサの製造方法
JP4958147B2 (ja) * 2006-10-18 2012-06-20 Hoya株式会社 露光用反射型マスクブランク及び露光用反射型マスク、多層反射膜付き基板、並びに半導体装置の製造方法
US8037918B2 (en) * 2006-12-04 2011-10-18 Stats Chippac, Inc. Pick-up heads and systems for die bonding and related applications
US8334191B2 (en) * 2009-12-11 2012-12-18 Twin Creeks Technology, Inc. Two-chamber system and method for serial bonding and exfoliation of multiple workpieces
WO2011151430A2 (de) * 2010-06-02 2011-12-08 Kuka Systems Gmbh Fertigungseinrichtung und verfahren
EP2704182B1 (en) * 2011-04-26 2018-01-03 Nikon Corporation Substrate bonding apparatus and substrate bonding method
KR20230106735A (ko) * 2011-08-12 2023-07-13 에베 그룹 에. 탈너 게엠베하 기판의 접합을 위한 장치 및 방법
JP2013165219A (ja) * 2012-02-13 2013-08-22 Toshiba Corp ダイボンディング装置、コレット、および、ダイボンディング方法
US20130312907A1 (en) * 2012-05-23 2013-11-28 Lg Display Co., Ltd. Substrate-bonding apparatus for display device and method for manufacturing bonded substrate
KR101990854B1 (ko) * 2012-05-23 2019-06-19 엘지디스플레이 주식회사 디스플레이장치용 합착장치 및 합착기판 제조방법
KR101932124B1 (ko) * 2013-04-03 2018-12-26 삼성디스플레이 주식회사 지그 조립체, 라미네이트 장치 및 이를 이용한 라미네이트 방법
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
JP6177739B2 (ja) * 2014-08-07 2017-08-09 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
JP6616181B2 (ja) * 2015-12-25 2019-12-04 東京エレクトロン株式会社 接合装置
EP3497712B1 (de) * 2016-08-12 2020-04-29 EV Group E. Thallner GmbH Verfahren und probenhalter zum gesteuerten bonden von substraten
KR20200133634A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
EP4055624B1 (de) * 2019-11-08 2023-09-27 EV Group E. Thallner GmbH Vorrichtung und verfahren zum verbinden von substraten

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3417459A (en) * 1965-05-06 1968-12-24 Mallory & Co Inc P R Bonding electrically conductive metals to insulators
JPH0691006B2 (ja) * 1984-05-10 1994-11-14 株式会社東芝 半導体ウエハの接合方法
EP0256150B1 (en) * 1986-08-13 1990-04-04 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor wafers
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
JPS62158905A (ja) * 1985-12-28 1987-07-14 Tokyo Gas Co Ltd コ−クス炉に於ける排ガス再循環切換燃焼方法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778238B2 (ja) * 2002-12-09 2011-09-21 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2007134433A (ja) * 2005-11-09 2007-05-31 Matsushita Electric Ind Co Ltd 対象物間の脱ガス方法および脱ガス装置
JP4671841B2 (ja) * 2005-11-09 2011-04-20 パナソニック株式会社 対象物間の脱ガス方法および脱ガス装置
JP2009064827A (ja) * 2007-09-04 2009-03-26 Sumco Corp 貼り合わせウェーハの製造装置及び製造方法
JP2011040744A (ja) * 2009-08-11 2011-02-24 Samsung Electronics Co Ltd 半導体チップ付着装置、及び半導体チップ付着方法
WO2011158535A1 (ja) * 2010-06-16 2011-12-22 住友電気工業株式会社 複合基板の製造方法および複合基板
JP2012084850A (ja) * 2010-10-12 2012-04-26 Soytec シリコン基板とガラス基板とを分子接合する方法
US8580654B2 (en) 2010-10-12 2013-11-12 Soitec Method for molecular bonding of silicon and glass substrates
US8790993B2 (en) 2010-10-12 2014-07-29 Soitec Method for molecular bonding of silicon and glass substrates
CN109390220A (zh) * 2013-05-29 2019-02-26 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
JP2017005219A (ja) * 2015-06-16 2017-01-05 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2017168474A (ja) * 2016-03-14 2017-09-21 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法

Also Published As

Publication number Publication date
KR910005382A (ko) 1991-03-30
DE69015511D1 (de) 1995-02-09
US5129827A (en) 1992-07-14
JPH0744135B2 (ja) 1995-05-15
EP0415340A1 (en) 1991-03-06
KR940009993B1 (en) 1994-10-19
EP0415340B1 (en) 1994-12-28
DE69015511T2 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
JPH0384919A (ja) 半導体基板の接着方法及び接着装置
EP1787322B1 (en) A method for low temperature plasma-enhanced bonding
KR100869088B1 (ko) 점착 척 장치
EP1304728B1 (en) Semiconductor substrate jig and method of manufacturing a semiconductor device
KR101486104B1 (ko) 작업물 반송 방법 및 작업물 전달 기구를 갖는 장치
WO1999060607A3 (en) Tool for wafer bonding in a vacuum
WO2004008499A8 (en) Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor
JP2006248895A (ja) 接合方法及びこの方法により作成されるデバイス並びに接合装置
JPS6271215A (ja) ウエハ接合装置
JPS61145839A (ja) 半導体ウエ−ハの接着方法および接着治具
JP4812131B2 (ja) 基板貼り合わせ装置
JP3175232B2 (ja) 半導体ウェーハの接着方法
JP4671841B2 (ja) 対象物間の脱ガス方法および脱ガス装置
JP3820409B2 (ja) 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP2002236276A (ja) 基板の組立方法及び組立装置
JP4221271B2 (ja) テープ貼付装置
CN109192684B (zh) 晶圆键合机
JP3580227B2 (ja) 複合基板の分離方法及び分離装置
JP3656254B2 (ja) 接着ウエーハの剥離方法及び剥離装置
CN108190517A (zh) 平板类工件对位传送装置及方法
JPH10128633A (ja) 真空吸着装置
JPH09246365A (ja) 基板用保持治具
JPH04290215A (ja) ウエハ貼り合わせ装置
CN220934022U (zh) 板体键合机台
JP2731458B2 (ja) ウェーハ貼り合わせ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15