JPH0394416A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0394416A JPH0394416A JP23050189A JP23050189A JPH0394416A JP H0394416 A JPH0394416 A JP H0394416A JP 23050189 A JP23050189 A JP 23050189A JP 23050189 A JP23050189 A JP 23050189A JP H0394416 A JPH0394416 A JP H0394416A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrates
- silicon substrates
- oxide films
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 230000007547 defect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 24
- 239000007789 gas Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高性能電子デバイスに用いる半導体基板の製造
方法に関し、更に詳しく言えば、貼り合わせによるＳＯ
Ｉ （Ｓ１ １ ｉ ｃｏｎ−ｏｎ−Ｉ ｎｓｕｌａｔ
ｏｒ）基板の製造方法に関する．［従来の技術］ 第３（ａ）図〜第３（Ｃ）図に従来のＳＯＩ基板の製造
方法を示す． 鏡面研磨した一対のシリコン基板１、２を酸化して第３
ａ図のように全面にシリコン酸化ｗＡ２、３を形成する
． 次に、シリコン酸化ＷＡ２、３の付着した鏡面同士を接
合面全面に亘って重ね合わせ、第３（ｂ）図のように酸
素雰囲気中１１００℃で接触させ、そのまま１時間程熱
処理し一体化する．これにより、第１のシリコン基板１
と第２のシリコン基板２との間のシリコン酸化［２、３
が結合して酸化膜接合部５を形成する． そして、第３（Ｃ）図のように第１のシリコン基板１を
所定の厚さまで研磨し薄膜化することによりＳＯＩ基板
が形成される． このＳＯＩ基板は、シリコン基板２上にシリコン酸化膜
５を介してシリコン薄膜６が形成されたサンドイヅチ楕
造になっている．このようにして製造されたＳＯＩ基板
は耐放射線、ラッチアップフリー、高耐圧素子等の高性
能デバイスに用いられる． ［発明が解決しようとする゜課題］ しかしながら、酸化したシリコン基板を熱処理し接合す
る際に、接合現象が基板の周辺から開始されるので、接
合されたシリコン基板の中心付近に気体が囲い込まれる
ことがある．すると、その部分は熱処理後も空間として
残り、次の研磨工程あるいはデバイス製造工程で剥離し
てしまうので、作成されたＳＯＩ基板が不良となるばか
りでなく、剥離したシリコンの破片が次工程の装置を次
々と汚染するという問題がある． 本発明は、上記のような問題点を解消するためになされ
、全面にわたって良好に接合されたＳ０■基板を得る方
法を提供することを目的としている． ［課題を解決するための手段］ 本発明は、上記の問題を解決するため、予め施された酸
化処理により両面が酸化されたシリコン基板２枚のうち
、少なくとも１枚のシリコン基板について重ね合わせ面
と反対の面の酸化膜を除去することにより曲面を形成し
てから、シリコン基板の酸化膜付着面同士を合わせ、所
定の熱処理を施して、酸化膜接合部を形威してＳＯＩ基
板用中間製遺物を得る工程を含む． ［作用］ 本発明にあっては、両面が酸化されたシリコン基板２枚
について、少なくとも１枚のシリコン基板について重ね
合わせ面と反対の面の酸化膜を除去し、酸化膜が付着し
たままの面同士を重ね合わせて所定の熱処理を施すが、
その理由を以下に記す． シリコンの熱膨脹係数（２．６ｘｌＯ−’／”Ｃ）に比
べ、シリコン酸化膜の熱膨脹係数は５．ＯＸ１０−’／
’Ｃと１桁近く小さい．表面を酸化したシリコン基板の
片側のシリコン酸化膜を取り去ると、シリコン酸化膜を
取り除いた面とシリコン酸化膜が付着したままの面との
熱膨脹係数の差から、室温で酸化膜付着側が凸になるよ
うに反る．この状態を第２図に示す．同図では、シリコ
ン基板２１が、シリコン酸化膜２２のある面の方に凸に
なっている． この様に調整された２枚のシリコン基板２１を凸面同士
向い合せに重ね合わせると、シリコン基板２１の中心で
だけシリコン酸化膜２２同士が接触した状態となる． この状態のままシリコン基板２１の温度を上げると、熱
膨脹係数の差からシリコン基板２１の方がシリコン酸化
膜２２よりも膨脹する割合が大きいので、徐々にシリコ
ン基板２１の反りがなくなっていく．これに伴い、２枚
のシリコン基板２１のシリコン酸化膜２２同士の接触領
域も、中心から徐々に周辺へと広がり、周辺が最後に接
触する．従って、気体が基板間に囲い込まれることなく
、空隙の発生を見ないままシリコン基板２１の全面が接
触し接合する．このようにして本発明によれば、シリコ
ン基板２１の接合に際して、気体の囲い込みによる非接
合領域を作らずに接合することができる． ［実施例］ 両面を鏡面研磨した３インチシリコン基板３１、３２（
厚さ約３５０ミクロン）を酸素雰囲気中１１００℃で５
時間酸化し、シリコン基板３１、３２の両面に約３００
０オングストロームの酸化膜を形成した． 次に、室温の緩衝ぶつ酸（５０％ＨＦ：４０％ＮＨ．Ｆ
＝１ ： ９）を用いて、上記シリコン基板３１、３２
のそれぞれ片面の酸化膜をエッチングして基板表面の酸
化膜が完全になくなって表面が疎水性になるようにした
．これにより、シリコン基板３１、３２は酸化膜の無い
面が凹で酸化膜の有る面が凸になるように変形した． 続いて、第１図のような貼り合わせ治具３３に，シリコ
ン基板３１、３２の酸化膜付着面同士が向い合わせにな
るように重ね合わせて、熱処理炉に挿入した．シリコン
基板３１、３２を重ね合わせた状態では、基板同士が中
央付近だけで接触し、中心から距離が離れるほど基板間
の間隔が開いていることが確認できた． 次に、熱処理炉を大気圧の酸素ガスで満たし、毎分５℃
で温度を上げてゆき、１１００℃で１時間放置し、その
後自然冷却し、接合されたシリコン基板３１、３２を取
り出した．取り出したシリコン基板３１、３２を超音波
深傷装置で調べた結果、接合界面の空間がなく、直径３
インチの基板全面にわたって接合されていることが確認
された．本発明によりシリコン基板の接合を行なったと
ころ、処理品の８０％については無欠陥のＳＯＩ基板が
得られるようになった．これは、従来の貼り合わせ方法
でシリコン基板を接合した場合に、接合されたＳＯＩ基
板の接合面に必ず１カ所以上非接合領域が存在していて
、製品化を図るうえで大きな障害となっていたのに比較
して、顕著な収率の改善である． ［発明の効果］ 以上の説明から明らかなように、本発明によれば、接合
処理に供されたシリコン基板の接合面全面にわたって欠
陥なく接合されたＳＯＩ基板を製造することが可能とな
り、ＳＯＩ基板のコストダウンに大きく貢献することが
できるので、産業界に寄与するところ大なるものがある
．
方法に関し、更に詳しく言えば、貼り合わせによるＳＯ
Ｉ （Ｓ１ １ ｉ ｃｏｎ−ｏｎ−Ｉ ｎｓｕｌａｔ
ｏｒ）基板の製造方法に関する．［従来の技術］ 第３（ａ）図〜第３（Ｃ）図に従来のＳＯＩ基板の製造
方法を示す． 鏡面研磨した一対のシリコン基板１、２を酸化して第３
ａ図のように全面にシリコン酸化ｗＡ２、３を形成する
． 次に、シリコン酸化ＷＡ２、３の付着した鏡面同士を接
合面全面に亘って重ね合わせ、第３（ｂ）図のように酸
素雰囲気中１１００℃で接触させ、そのまま１時間程熱
処理し一体化する．これにより、第１のシリコン基板１
と第２のシリコン基板２との間のシリコン酸化［２、３
が結合して酸化膜接合部５を形成する． そして、第３（Ｃ）図のように第１のシリコン基板１を
所定の厚さまで研磨し薄膜化することによりＳＯＩ基板
が形成される． このＳＯＩ基板は、シリコン基板２上にシリコン酸化膜
５を介してシリコン薄膜６が形成されたサンドイヅチ楕
造になっている．このようにして製造されたＳＯＩ基板
は耐放射線、ラッチアップフリー、高耐圧素子等の高性
能デバイスに用いられる． ［発明が解決しようとする゜課題］ しかしながら、酸化したシリコン基板を熱処理し接合す
る際に、接合現象が基板の周辺から開始されるので、接
合されたシリコン基板の中心付近に気体が囲い込まれる
ことがある．すると、その部分は熱処理後も空間として
残り、次の研磨工程あるいはデバイス製造工程で剥離し
てしまうので、作成されたＳＯＩ基板が不良となるばか
りでなく、剥離したシリコンの破片が次工程の装置を次
々と汚染するという問題がある． 本発明は、上記のような問題点を解消するためになされ
、全面にわたって良好に接合されたＳ０■基板を得る方
法を提供することを目的としている． ［課題を解決するための手段］ 本発明は、上記の問題を解決するため、予め施された酸
化処理により両面が酸化されたシリコン基板２枚のうち
、少なくとも１枚のシリコン基板について重ね合わせ面
と反対の面の酸化膜を除去することにより曲面を形成し
てから、シリコン基板の酸化膜付着面同士を合わせ、所
定の熱処理を施して、酸化膜接合部を形威してＳＯＩ基
板用中間製遺物を得る工程を含む． ［作用］ 本発明にあっては、両面が酸化されたシリコン基板２枚
について、少なくとも１枚のシリコン基板について重ね
合わせ面と反対の面の酸化膜を除去し、酸化膜が付着し
たままの面同士を重ね合わせて所定の熱処理を施すが、
その理由を以下に記す． シリコンの熱膨脹係数（２．６ｘｌＯ−’／”Ｃ）に比
べ、シリコン酸化膜の熱膨脹係数は５．ＯＸ１０−’／
’Ｃと１桁近く小さい．表面を酸化したシリコン基板の
片側のシリコン酸化膜を取り去ると、シリコン酸化膜を
取り除いた面とシリコン酸化膜が付着したままの面との
熱膨脹係数の差から、室温で酸化膜付着側が凸になるよ
うに反る．この状態を第２図に示す．同図では、シリコ
ン基板２１が、シリコン酸化膜２２のある面の方に凸に
なっている． この様に調整された２枚のシリコン基板２１を凸面同士
向い合せに重ね合わせると、シリコン基板２１の中心で
だけシリコン酸化膜２２同士が接触した状態となる． この状態のままシリコン基板２１の温度を上げると、熱
膨脹係数の差からシリコン基板２１の方がシリコン酸化
膜２２よりも膨脹する割合が大きいので、徐々にシリコ
ン基板２１の反りがなくなっていく．これに伴い、２枚
のシリコン基板２１のシリコン酸化膜２２同士の接触領
域も、中心から徐々に周辺へと広がり、周辺が最後に接
触する．従って、気体が基板間に囲い込まれることなく
、空隙の発生を見ないままシリコン基板２１の全面が接
触し接合する．このようにして本発明によれば、シリコ
ン基板２１の接合に際して、気体の囲い込みによる非接
合領域を作らずに接合することができる． ［実施例］ 両面を鏡面研磨した３インチシリコン基板３１、３２（
厚さ約３５０ミクロン）を酸素雰囲気中１１００℃で５
時間酸化し、シリコン基板３１、３２の両面に約３００
０オングストロームの酸化膜を形成した． 次に、室温の緩衝ぶつ酸（５０％ＨＦ：４０％ＮＨ．Ｆ
＝１ ： ９）を用いて、上記シリコン基板３１、３２
のそれぞれ片面の酸化膜をエッチングして基板表面の酸
化膜が完全になくなって表面が疎水性になるようにした
．これにより、シリコン基板３１、３２は酸化膜の無い
面が凹で酸化膜の有る面が凸になるように変形した． 続いて、第１図のような貼り合わせ治具３３に，シリコ
ン基板３１、３２の酸化膜付着面同士が向い合わせにな
るように重ね合わせて、熱処理炉に挿入した．シリコン
基板３１、３２を重ね合わせた状態では、基板同士が中
央付近だけで接触し、中心から距離が離れるほど基板間
の間隔が開いていることが確認できた． 次に、熱処理炉を大気圧の酸素ガスで満たし、毎分５℃
で温度を上げてゆき、１１００℃で１時間放置し、その
後自然冷却し、接合されたシリコン基板３１、３２を取
り出した．取り出したシリコン基板３１、３２を超音波
深傷装置で調べた結果、接合界面の空間がなく、直径３
インチの基板全面にわたって接合されていることが確認
された．本発明によりシリコン基板の接合を行なったと
ころ、処理品の８０％については無欠陥のＳＯＩ基板が
得られるようになった．これは、従来の貼り合わせ方法
でシリコン基板を接合した場合に、接合されたＳＯＩ基
板の接合面に必ず１カ所以上非接合領域が存在していて
、製品化を図るうえで大きな障害となっていたのに比較
して、顕著な収率の改善である． ［発明の効果］ 以上の説明から明らかなように、本発明によれば、接合
処理に供されたシリコン基板の接合面全面にわたって欠
陥なく接合されたＳＯＩ基板を製造することが可能とな
り、ＳＯＩ基板のコストダウンに大きく貢献することが
できるので、産業界に寄与するところ大なるものがある
．
第１図は、本発明の実施例に係わるＳＯＩ基板の製造方
法においてシリコン基板が貼り合わせ治具に収容された
ところを示す概＃ｉ断面図である．第２図は、高温で形
成した酸化膜を片面からだけ取り去った後の室温でのシ
リコン基板の形状を示す概略断面図である． 第３（ａ）図〜第３（Ｃ）図は、従来の貼り合わせによ
るＳｏｌ基板の製造方法において各段階のシリコン基板
を示す概略断面図である． 図中、参照数字は次の要素を示す． １・・第１のシリコン基板、 ２・・第２のシリコン基板、 ３、４、２２・・シリコン酸化膜 ５・・酸化膜接合部、 ６・・薄いシリコン層、 ２１・・シリコン基板、 ３１、３２・・シリコン基板、 ３３・・貼り合わせ治具、
法においてシリコン基板が貼り合わせ治具に収容された
ところを示す概＃ｉ断面図である．第２図は、高温で形
成した酸化膜を片面からだけ取り去った後の室温でのシ
リコン基板の形状を示す概略断面図である． 第３（ａ）図〜第３（Ｃ）図は、従来の貼り合わせによ
るＳｏｌ基板の製造方法において各段階のシリコン基板
を示す概略断面図である． 図中、参照数字は次の要素を示す． １・・第１のシリコン基板、 ２・・第２のシリコン基板、 ３、４、２２・・シリコン酸化膜 ５・・酸化膜接合部、 ６・・薄いシリコン層、 ２１・・シリコン基板、 ３１、３２・・シリコン基板、 ３３・・貼り合わせ治具、
Claims (1)
- 表面を酸化したシリコン基板同士を重ね合わせてから熱
処理して酸化膜接合部の形成により接合するＳＯＩ基板
の製造方法において、予め施された酸化処理により両面
が酸化されたシリコン基板２枚のうち、少なくとも１枚
のシリコン基板について重ね合わせ面と反対の面の酸化
膜を除去することにより曲面を形成してから、シリコン
基板の酸化膜付着面同士を合わせ、所定の熱処理を施し
て、酸化膜接合部を形成する工程を含むことを特徴とす
るＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23050189A JPH0394416A (ja) | 1989-09-07 | 1989-09-07 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23050189A JPH0394416A (ja) | 1989-09-07 | 1989-09-07 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394416A true JPH0394416A (ja) | 1991-04-19 |
Family
ID=16908757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23050189A Pending JPH0394416A (ja) | 1989-09-07 | 1989-09-07 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394416A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780311A (en) * | 1992-06-17 | 1998-07-14 | Harris Corporation | bonded wafer processing |
| JP2015032742A (ja) * | 2013-08-05 | 2015-02-16 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
-
1989
- 1989-09-07 JP JP23050189A patent/JPH0394416A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780311A (en) * | 1992-06-17 | 1998-07-14 | Harris Corporation | bonded wafer processing |
| US5801084A (en) * | 1992-06-17 | 1998-09-01 | Harris Corporation | Bonded wafer processing |
| JP2015032742A (ja) * | 2013-08-05 | 2015-02-16 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266824A (en) | SOI semiconductor substrate | |
| JPH0580133B2 (ja) | ||
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| JPH0394416A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2751261B2 (ja) | 半導体基体の張り合わせ方法 | |
| JP2007214255A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5613580B2 (ja) | 基板の製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JP2589994B2 (ja) | ウェーハの接着方法 | |
| JP2602003B2 (ja) | シリコン結晶体の接合方法 | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JP2583764B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0774328A (ja) | Ｓｏｉ基板 | |
| JPH07130590A (ja) | 半導体基板の製造方法 | |
| JPH01120850A (ja) | 半導体基板の製造方法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 | |
| JPH0669063B2 (ja) | 半導体ウェハの製造方法 | |
| JP3573233B2 (ja) | 張り合わせ半導体ウェーハおよびその製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JP2024062701A (ja) | 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法 |