JP2005109503A - 接合によって積層構造を形成しているウェハを分離するための方法 - Google Patents
接合によって積層構造を形成しているウェハを分離するための方法 Download PDFInfo
- Publication number
- JP2005109503A JP2005109503A JP2004285138A JP2004285138A JP2005109503A JP 2005109503 A JP2005109503 A JP 2005109503A JP 2004285138 A JP2004285138 A JP 2004285138A JP 2004285138 A JP2004285138 A JP 2004285138A JP 2005109503 A JP2005109503 A JP 2005109503A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laminated structure
- wafers
- bonding
- bending force
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 235000012431 wafers Nutrition 0.000 claims abstract description 149
- 238000005452 bending Methods 0.000 claims abstract description 71
- 238000000926 separation method Methods 0.000 claims abstract description 64
- 230000003313 weakening effect Effects 0.000 claims description 16
- 239000012530 fluid Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000003746 surface roughness Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 238000003776 cleavage reaction Methods 0.000 description 12
- 230000007017 scission Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000005304 joining Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012962 cracking technique Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
- B32B43/006—Delaminating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Micromachines (AREA)
- Sheets, Magazines, And Separation Thereof (AREA)
- Element Separation (AREA)
- Making Paper Articles (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 分離対象をなす積層構造を適切な力加減でもって２つの部材へと分離させ得るような方法を提供すること。
【解決手段】 互いに接合されることによって積層構造を形成している少なくとも２つのウェハ（１，２）を分離するための方法であって、積層構造の全部または一部に対して少なくとも１つの曲げ力を印加し、これにより、所望の分離平面に沿って積層構造を２つの部材へと分離させる。本発明は、特に、薄い半導体層を形成するための方法に適用可能である。
【選択図】 図１
【解決手段】 互いに接合されることによって積層構造を形成している少なくとも２つのウェハ（１，２）を分離するための方法であって、積層構造の全部または一部に対して少なくとも１つの曲げ力を印加し、これにより、所望の分離平面に沿って積層構造を２つの部材へと分離させる。本発明は、特に、薄い半導体層を形成するための方法に適用可能である。
【選択図】 図１
Description
本発明は、互いに接合されることによって積層構造を形成しているウェハどうしを分離するための方法に関するものである。本発明は、特に、薄い半導体層を形成するための方法に適用可能である。
分離を行うべき構造は、全体が同じ材料から構成された積層体とすることも、また、（分子接合によって、あるいは、添加材料によって）互いに接合された複数の材料から構成されたものとすることも、できる。分離を行うべき構造は、また、一領域が脆弱化されている少なくとも１つの材料を備えたものとすることもできる。
薄い半導体層の形成に際しては、多くの場合、支持体から、この支持体に対して接合されている薄層を、分離させるという操作を行う。この目的に関し、いくつかの分離技術が既に開発されている。
第１アプローチにおいては、互いに接合された２つのウェハからなる構造に関して、開裂欠損を伝搬させる。
特に、W.P. Maszara 氏他による“Bonding of silicon wafers for silicon-on-
insulator”（J. Appl. Phys. 64 (10), November 1998）と題する文献によって提案されているような、クラック開裂手法と称されるような、測定技術に注意されたい。この手法においては、特に、互いに接合された２つのウェハからなる構造のエッジのところになおかつ接合平面のところに、ブレードを挿入する。この手法は、特に、分子接合の特性を評価するために開発された。この手法は、２つのウェハがどのようにして分離されるかについては、何らの情報をも提供しない。それどころか、一定厚さのブレードを挿入することによって開裂を開始していることにより、開裂波の停止状況を強調し、開裂波の停止距離を決定することを必要とする。
insulator”（J. Appl. Phys. 64 (10), November 1998）と題する文献によって提案されているような、クラック開裂手法と称されるような、測定技術に注意されたい。この手法においては、特に、互いに接合された２つのウェハからなる構造のエッジのところになおかつ接合平面のところに、ブレードを挿入する。この手法は、特に、分子接合の特性を評価するために開発された。この手法は、２つのウェハがどのようにして分離されるかについては、何らの情報をも提供しない。それどころか、一定厚さのブレードを挿入することによって開裂を開始していることにより、開裂波の停止状況を強調し、開裂波の停止距離を決定することを必要とする。
他の手法は、張力の印加を原理としている。米国特許第５，７８３，０２２号明細書および米国特許第５，８６３，３７５号明細書には、少なくとも一方のウェハに対してこのウェハのエッジのところに張力を印加しつつ、流体ジェットを横方向から導入するという手法が開示されていることに注意されたい。少なくとも一方のウェハに対して固定されたパッドを使用することによって、このウェハを引っ張る。また、欧州特許出願公開第０ ９２５ ８８８号明細書には、互いに接合されたウェハどうしを、各ウェハを把持しているサイドプレートを使用することによって、側方から開裂させるという手法が開示されていることに注意されたい。ウェハは、例えば真空吸引力を形成することにより、サイドプレートによって把持されている。いくつかの応用においては、サイドプレートは、湾曲している。各ウェハは、エッジのところにおいて、隣接ウェハとは逆向きの張力を受ける。
第２アプローチにおいては、１つの（あるいは、複数の）径方向軸または横方向軸または接合面に対して平行な軸または接合構造の脆弱化面に対して平行な軸に沿って、楔を挿入する。楔を挿入するというこの手法は、張力を原理とした手法と、非常に類似しているものと考えられる。仏国特許出願公開第２ ８２３ ３７３号明細書には、積層構造の周縁部からブレードを挿入するという手法が開示されている。特に、この分離は、例えばイオン打込によって脆弱化された領域の付加を行うことができる。特に、この手法によれば、分離対象をなす受取部材どうしの周縁に対して適用される円弧形状ブレードを挿入するための手段を提供する。
Fraunhofer Institute は、特に、積層構造の分離に際して、４つの軸に沿った開裂を使用し得るような手法を開発した。複数のブレードが、４つの垂直な軸に沿って挿入される。この主題に関するさらなる情報は、J. Bagdahn 氏他による“A new approach for
handling and transferring of thin semiconductor materials”（Microsystem
Technologies 9 (2003), pages 204 to 209 ）と題する文献に与えられている。
handling and transferring of thin semiconductor materials”（Microsystem
Technologies 9 (2003), pages 204 to 209 ）と題する文献に与えられている。
Canon K.K. 社は、高圧ウォータジェットの使用を含む『ウォータジェット』プロセスを開発した。この加圧流体は、積層構造内へと横方向からかつ多孔性分離領域がなす平面に対して平行に注入され、これにより、積層されたウェハどうしが分離される。例えば、このプロセスは、ＳＯＩ構造を形成するための ELTRAN（登録商標） プロセスにおいて使用することができる。この場合、分離は、このプロセス時にシリコンウェハ内に形成された多孔性領域に、限定される。
他の例は、米国特許第５，９８５，７４２号明細書に開示されている。この文献においては、高圧流体ジェットを使用する。この加圧流体は、積層構造内に対して横方向からかつ分離領域がなす平面に対して平行に注入されて、分離が引き起こされ、これにより、ＳＯＩ構造やＳｉＧｅ構造や他の構造が形成される。この場合、分離は、プロセス実施時に形成された応力領域において、引き起こされる。
第３アプローチにおいては、分離は、接合によって得られた積層構造の中の２つのウェハの間に局在化させることができる。仏国特許出願公開第２ ７９６ ４９１号明細書には、分離すべき領域と分離すべき構造の外面との間において局所的に過圧を形成することによって、積層構造を局所的に開裂させることが開示されている。この文献は、ウェハどうしを分離させる曲線に関しては、何らの情報をも提供するものではなく、流体を局在化させることによって接合境界のところに流体を適用する手法を開示するのみである。
また、米国特許第６，３８７，８２９号明細書には、シリコン製供与基板と受領基板とからなるアセンブリを出発材料として、ＳＯＩ基板を形成するための手法が開示されている。供与基板は、絶縁体層によって被覆された表面を有している。この供与基板は、基板表面から所定距離のところに水素リッチな層を備えている。受領基板が、絶縁体層表面に対して接合するようにして、供与基板に対して固定される。アセンブリに対してエネルギーを印加することにより、水素リッチな層を連続層へと変換し、これにより、アセンブリを分離させる。
上述したすべての従来技術のいずれもが、積層構造を２つの部材へと分離する際の困難さを解決し得るものではなく、積層構造に対して横方向から印加される力が、適切ではなく、大きすぎ、すべてのまたはいくつかの基板に望ましくない欠損を誘起してしまう。
米国特許第５，７８３，０２２号明細書
米国特許第５，８６３，３７５号明細書
欧州特許出願公開第０ ９２５ ８８８号明細書
仏国特許出願公開第２ ８２３ ３７３号明細書
米国特許第５，９８５，７４２号明細書
仏国特許出願公開第２ ７９６ ４９１号明細書
米国特許第６，３８７，８２９号明細書
W.P. Maszara 氏他による"Bonding of silicon wafers forsilicon-on-insulator"（J. Appl. Phys. 64 (10), November 1998）と題する文献
J. Bagdahn 氏他による"A new approach for handling andtransferring of thin semiconductor materials"（Microsystem Technologies 9(2003), pages 204 to 209 ）と題する文献
本発明は、従来技術において発生する様々な欠点を克服し得る手段を提供する。
本発明による方法においては、積層構造（接合構造や、脆弱化領域を有した構造、とも称される）に対して曲げ力を印加することによって、積層構造の開裂（あるいは、脱離、あるいは、分離、あるいは、劈開）を引き起こす。この曲げ力に基づく効果の１つは、積層構造の全部または一部に、湾曲変形を引き起こすことである。
したがって、本発明の目的は、互いに接合されることによって積層構造を形成している少なくとも２つのウェハを分離するための方法であって、積層構造の全部または一部に対して少なくとも１つの曲げ力を印加し、これにより、所望の分離平面に沿って積層構造を２つの部材へと分離させることを特徴としている。
有利には、積層構造に対して、曲げ力に加えて、所望の分離平面の方向に沿った力でありかつ２つの部材へと分離を助長し得るような力が印加される。例えば、所望の分離平面の方向に沿った力は、分離平面内へのブレードの挿入によって、または、分離平面内への楔の挿入によって、または、分離平面内への流体ジェットの挿入によって、または、分離平面内に局在化した開裂力の印加によって、生成される。
曲げ力は、ウェハどうしが接合された後に、少なくとも部分的に印加することができる。ウェハどうしが接合された後に印加される曲げ力は、所定温度におけるウェハどうしの接合に由来するものとすることができ、このような所定温度における接合は、ウェハどうしの熱膨張度合いの相違を引き起こすものとされ、これにより、接合温度とは異なる温度では分離が起こるものとされる。また、ウェハどうしが接合された後に印加される曲げ力は、変形状態でのウェハどうしの接合に由来するものとすることができる。
分離平面は、接合された２つのウェハの間の界面から構成することができる。
また、分離平面は、２つのウェハのうちの一方のウェハの中の脆弱化平面から構成することができ、この分離によって、一方のウェハに由来する層と、この層を支持している他方のウェハと、を備えてなる第１部材と；一方のウェハのうちの、層を除いた残部を備えてなる第２部材と；が形成される。脆弱化平面は、一方のウェハ内に誘起された脆弱化層に対応させることができる。脆弱化層は、イオン打込によって形成された層とすることができる。
また、脆弱化平面は、一方のウェハがなす容積内において生成された応力によって誘起することができる。脆弱化平面は、一方のウェハ内において特定的に形成された領域とすることができ、例えば、シリコンウェハのうちの、分離すべき領域のところに形成された多孔質領域とすることができる。
曲げ力は、２つのウェハのうちの一方のウェハに対して作用する少なくとも１つの予成形体を使用することによって、印加することができる。曲げ力は、また、曲げ力の印加と曲げ力の解除とからなるサイクルを使用することによって、印加することができる。
分離を容易とし得るよう、積層構造に対して、さらに、例えば超音波といったような音響波を印加することができる。
ウェハどうしは、曲げ力の関数として積層構造を分離させることを可能とし得るよう、接合エネルギーを制御しつつ接合することができる。また、接合エネルギーは、接合前におけるウェハの表面粗さというパラメータと、接合前におけるウェハの表面の親水特性というパラメータと、積層構造に対して印加する熱処理の温度というパラメータと、の中の少なくとも１つのパラメータを制御することによって、制御することができる。
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明が、より明瞭に理解され、本発明の他の利点や特徴点が、より明瞭となるであろう。
図１は、本発明による方法を図示している。図１は、２つのウェハ（１，２）が互いに接合されてなる積層構造を示す側面図である。接合は、分子接合によって行うことも、また、接着剤を使用することによって行うことも、できる。
分離対象をなす構造を開裂させることを要望された方向に対して垂直な軸回りに曲げモーメントが作用するようにして、曲げ力を印加する。分離が要望された方向、および、それに対する垂直軸は、好ましくは、接合界面内に、あるいは、脆弱化された領域がなす平面内に、配置される。
２つのブレード（１，２）の間の脱離または分離が起こる前の時点で、湾曲した構造が、一点鎖線で示されている。
次に、本発明のいくつかの実施形態について説明する。
図２に示す第１実施形態は、雰囲気温度において例えば親水性モードにおいて分子接合によって積層された構造に対して、適用される。例えば、積層構造は、２００ｍｍ直径のガラスウェハ（４）（あるいは、溶融シリカウェハ、あるいは、石英ウェハ）上に、２００ｍｍ直径のシリコンウェハ（３）が接合されることによって、構成されている。接合は、両ウェハを平面状態とした状況で、行われた。
例えばガラスウェハ（４）側を押圧することにより積層構造に円形対称性を付与するといったような手法によって積層構造に対して曲げ力を印加することにより、分離が開始される。この様子は、図２に示されている。図２においては、積層構造は、予成形体（５）を介して曲げ力を受ける。分離は、分離対象をなす積層構造のうちの、接合界面のところに位置した全表面上にわたって、伝搬する。
分離は、例えば材料の硬さを相違させることによって、容易に行うことができる。特に、この曲げ力は、例えば分離を開始させるきっかけを与えるといったような目的で接合界面に対して印加された横方向力によって、補助することができる。
積層構造は、例えば真空吸引によってあるいは側方取付によって、予成形体上に保持することができる。有利には、分離対象をなす接合領域を脆弱化させ得るよう、曲げ力の印加と曲げ力の解除とからなる複数のサイクルを、導入することができる。
第２実施形態においては、分離対象をなす積層構造は、ヘテロ構造とされる。この積層構造は、例えば８０℃といったような所定温度において、例えばいわゆる親水性モードでもって、分子接合によって積層される。例えば、積層構造は、２００ｍｍ直径のガラスウェハ（あるいは、溶融シリカウェハ、あるいは、石英ウェハ、等）上に、２００ｍｍ直径のシリコンウェハが接合されることによって、構成されている。接合の後に、積層構造を、雰囲気温度にまで冷却し、一様な曲げ力によって変形させ、これにより、湾曲を引き起こす。
冷却された積層構造は、この時点で、図３に示すような凸形状となっている。この例においては、ウェハ（６）（例えば、シリコンウェハ）が、下側の凸形状部材であり、ガラスウェハ（７）が、上側の凸形状部材である。
積層構造のうちの下側のウェハに対して曲げ力を印加することによって分離が開始され、これにより、下側のウェハが、より凸形状とされる。分離は、分離対象をなす積層構造のうちの、接合界面のところに位置した全表面上にわたって、伝搬する。分離の容易さは、材料の硬さに、やや依存する。
分離は、積層構造をなす複数の初期ウェハをなす各材料の熱膨張率を相違させることによって、容易に行うことができる。よって、シリコンウェハ上にサファイヤウェハが接合されてなる他の積層構造においては、熱膨張係数の差が大きいことにより、積層構造に曲げ力を印加することによる分離を、容易に行うことができる。
特に、この曲げ力は、図３において矢印によって概略的に示すように、例えば分離を開始させるきっかけを与えるといったような目的で接合界面に対して印加された横方向力によって、補助することができる。
有利には、分離対象をなす接合領域を脆弱化させ得るよう、曲げ力の印加と曲げ力の解除とからなる複数のサイクルを、導入することができる。
第３実施形態においては、分離対象をなす積層構造は、図４Ａに示すように、２つのウェハの非分子接合によって、得られている。積層構造は、２００ｍｍ直径のガラスウェハ（９）上に、２００ｍｍ直径のシリコンウェハ（８）が接合されて、構成されている。接合は、接着性物質（１０）を使用して、あるいは、非接着性物質を使用して、行われている。接着性物質（１０）は、例えば、接着剤（例えば、ＵＶ硬化性接着剤、シアノライト、等）や、ワックスや、樹脂（例えば、Apiezon 樹脂）や、低融点を有した金属（例えば、ガリウムや、スズや、インジウム、の合金）とすることができる。分離は、積層構造に曲げ力を印加することによって開始され、これにより、より凸形状とされる。
例えば、曲げ力は、ウェハに関して要望された凸形状に対応した予成形体を使用して、印加される。このウェハは、例えば真空吸引によってあるいは側方取付によって、予成形体上に保持される。
図４Ｂは、真空吸引によってウェハ（８）を所定に保持する予成形体（１１）を使用することにより曲げ力を受けた状態でもって、図４Ａの構造を示している。
図４Ｃは、他の手法を示している。図４Ｃにおいては、図４Ａの構造は、側方取付部（１３）によってウェハ（８）を所定に保持する予成形体（１２）を使用することにより、曲げ力を受けている。
有利には、剪断耐性を有しているような接着性物質や、接合界面のところに硬さの相違を誘発するような接合材料が、使用される。
特に、曲げ力は、接合界面に対して印加された横方向力によって、補助することができる。
有利には、分離対象をなす積層構造内に疲労を誘起させ得るよう、曲げ力の印加と曲げ力の解除とからなる複数のサイクルを、導入することができる。
有利には、接着性物質の性質に応じて、曲げ力は、開裂操作の前にあるいは開裂操作の最中にあるいは開裂操作の後に印加された熱処理によって、補助される。同様に、曲げ力は、例えばＵＶタイプの光放射といったような光放射によって、補助することができる。
第４実施形態においては、将来的に積層構造を形成することとなる２つのウェハのうちの一方のウェハが、水素またはヘリウムのような例えばガス種といったような１つまたは複数の種の打込によって、脆弱化される。
図５Ａは、シリコンウェハ（１４）を示しており、このシリコンウェハ（１４）は、水素打込によって得られた脆弱化領域（１５）を有している。例示するならば、打込は、６×１０１６原子数／ｃｍ２ という照射量でもってかつ７０ｋｅＶというエネルギーでもって、行うことができる。脆弱化領域（１５）は、打込面（１８）を起点として薄層（１６）を規定している。
図５Ｂは、例えばガラスウェハといったようなウェハ（１７）上に、ウェハ（１４）を分子接合することによって得られた積層構造を示している。接合は、薄層（１６）をウェハ（１７）に対して当接させるようにして、行った。
その後、積層構造に対して、熱処理を施す。例えば、３００℃で１時間にわたる熱処理を施す。これにより、ウェハ（１４）内の脆弱化層（１５）を制御しつつ脆弱化させる。
その後、ウェハ（１４）の背面側において（言い換えれば、打込面とは反対側の面において）、あるいは、ウェハ（１７）側において、構造（１８）に曲げを誘起する。この様子は、図５Ｃに示されている。脆弱化層（１５）のところにおいて分離が起こるまで、曲げが継続される。これにより、２つの個別部材が得られる。
２つのウェハ（１４，１７）は、互いに分離され、この場合、ウェハ（１４）に由来する薄層（１６）は、ウェハ（１７）に対して固定されたままとされる。ここで、ウェハ（１７）は、薄層（１６）に対する支持体として機能する。図５Ｄは、ウェハ（１４）の残部からの分離直後の時点でもって、薄層（１６）により被覆されたウェハ（１７）を示している。
曲げ力は、例えば分離を開始するための脆弱化層のところに印加された横方向力といったような横方向力によって、補助することができる。有利には、分離対象をなす積層構造内の脆弱化層に疲労を誘起させ得るよう、曲げ力の印加と曲げ力の解除とからなる複数のサイクルが、導入される。また、曲げ力は、開裂操作の前にあるいは開裂操作の最中にあるいは開裂操作の後に印加された熱処理によって、補助することができる。
第４実施形態の一変形例においては、ウェハ（１４）内における脆弱化の制御を、このウェハ（１４）をウェハ（１７）に対して接合する前にこのウェハ（１４）を熱処理する（３００℃で１時間）ことによって、行うことができる。熱処理と同時に印加されるあるいは別の時点で印加されるこの制御された脆弱化は、当業者には公知なように、例えば張力や曲げ応力等といったような機械的応力の印加によって、部分的にあるいは完全に誘発することができる。この印加は、複数回にわたって繰り返すことができる。
第５実施形態においては、第１ウェハ上への第２ウェハの接合という操作が、初期ウェハ上において実施されるエピタキシャル成長という操作へと、置き換えられる。
図６Ａは、シリコンウェハ（２０）の一面を通して行われるイオン打込ステップを示している。符号（２１）によって図示されているイオン打込は、例えば、水素イオンを使用して、６×１０１６原子数／ｃｍ２ という照射量でもってかつ７０ｋｅＶというエネルギーでもって、行われる。これにより、ウェハ（２０）内には、脆弱化層（２２）が形成される。３００℃で１時間にわたる熱処理を施すことにより、ウェハ内において、脆弱化層のところで、制御した脆弱化が行われる。これにより、薄層（２３）が、打込面と脆弱化層（２２）との間に、規定される。
その後、ウェハ（２０）の打込面上において、エピタキシャル成長を行う。エピタキシャル成長は、例えば、数ミクロンという厚さのシリコンのエピタキシャル成長とすることができる。この結果、薄層（２３）上に、エピタキシャル成長層（２４）が得られ、これにより、厚い層（２５）（図６Ｂ参照）が形成される。
この厚い層（２５）と、ウェハ（２０）の残部（２６）とが、積層構造を形成する。脆弱化層（２２）は、界面として機能する。
その後、図６Ｃに示すように、積層構造に対して曲げステップを実施する。これにより、積層構造（１８）は、脆弱化層（２２）を境界として、２つの個別部材へと分離する。この分離は、図６Ｃにおいて右側の矢印によって示されているように、脆弱化層に対して横方向力を印加することによって、補助することができる。
第６実施形態においては、構造は、意図的に粗面化させた表面を使用して、例えばいわゆる親水性モードにおいて、分子接合によって積層される。例えば、積層構造は、２００ｍｍ直径の酸化されたシリコンウェハ（あるいは、表面酸化されたシリコンウェハ）上に、２００ｍｍ直径の酸化されたシリコンウェハ（あるいは、表面酸化されたシリコンウェハ）を接合することによって、構成される。
酸化フィルム（あるいは、酸化層、あるいは、表面酸化層）は、接合前に、４９％にまでＨＦによる化学エッチングによって粗面化される。これにより、例えば、０．６ｎｍという表面粗さ（ＲＭＳ値、二乗平均平方根値）が得られる。得られた積層構造の接合エネルギーは、この表面粗さに密接に関連する。接合エネルギーは、表面粗さが増大するにつれて、低減する。
分離は、積層構造に円形対称性を付与するようにして積層構造に対して曲げ力を印加することにより、開始される。分離は、分離対象をなす積層構造のうちの、接合界面のところに位置した全表面上にわたって、伝搬する。特に、この曲げ力は、接合界面に対して印加された横方向力によって、補助することができる。
例えば、曲げ力は、積層構造に関して要望された曲げに対応した凹形状の予成形体を使用して、印加することができる。積層構造は、例えば真空吸引によってあるいは側方取付によって、予成形体上に保持される。
有利には、分離対象をなす接合領域を脆弱化させ得るよう、曲げ力の印加と曲げ力の解除とからなる複数のサイクルを、導入することができる。
この実施形態の代替可能な一変形例においては、接合前の時点において、化学エッチングによる表面粗さの制御に代えて、表面の親水特性を制御することができる。積層構造の接合エネルギーは、また、この親水特性にも依存する。分離は、積層構造に対して曲げ力を印加することにより、開始される。特に、この曲げ力は、接合界面に対して印加された横方向力によって、補助することができる。
第７実施形態においては、積層構造は、互いに直径が異なるウェハから構成されている。すなわち、図７Ａは、大きな直径のウェハ（３１）上に、小さな直径のウェハ（３２）が接合されている様子を示している。接合は、例えば、分子接合タイプの接合とすることができる。
その後、２つのウェハのうちの、直径が大きな方のウェハを使用することによって、分離対象をなす積層構造を保持しつつ、曲げ力を印加する。図７Ｂおよび図７Ｃは、このような積層構造に対しての曲げ力の印加手法に関し、２つの変形例を示している。
図７Ｂは、予成形体（３３）上に配置された積層構造を示しており、この場合、予成形体（３３）は、ウェハ（３１）を所定に保持しつつ、分離対象をなす積層構造に対しての例えば鉛直方向応力といったような曲げ力の印加を可能としている。
図７Ｃは、真空吸引デバイス（３４）上に配置された積層構造を示している。大きい方のウェハ（３１）が、真空吸引デバイス（３４）のキャビティを塞いでおり、小さい方のウェハ（３２）が、真空吸引デバイスの外側に向けて配置されている。デバイス（３４）の内部に負圧（すなわち、真空吸引力）を生成することにより、積層構造を、デバイスの内部に向けて曲げている。これにより、ウェハどうしの分離が引き起こされる。
上記すべての実施形態に関し、初期的に湾曲しているようにして積層構造を形成することによって、分離を行うこともできる。この初期的変形は、ウェハどうしの接合時に形成することができる、および／または、例えばマイクロエレクトロニクス用素子の製造工程内における各種ステップ時といったような、分離対象をなす積層構造に対して適用される付加的ステップ時に、形成することができる。このような場合には、本発明による方法においては、積層構造を平坦化する、あるいは、積層構造に対して制御しつつ曲げ力を印加する。このような方法に基づく実施形態が、図８Ａ〜図８Ｃに示されている。
図８Ａは、接合ステップ時における、例えば分子接合ステップ時における、２つのウェハ（４１，４２）を示している。接合は、互いに相補的な形状を有した２つの接合用予成形体（４３，４４）の間において押圧操作を行うことによって、行われる。この結果、積層構造は、湾曲した形状となる。
積層構造は、分離が起こるまで積層構造の曲げを増大させることによって（図８Ｂ参照）、あるいは、分離が起こるまで積層構造の曲げを減少させることによって（図８Ｃ参照）、行うことができる。曲げ増大操作と曲げ減少操作とからなる複数のサイクルによって、分離を行うこともできる。
本発明による方法は、脱離対象をなすあるいは劈開対象をなす積層構造を曲げるためのメンブランを使用することによって、実施することができる。分離に際しては、真空吸引を行いつつ、フラットなモールドを使用することもできる。
１ ウェハ
２ ウェハ
３ シリコンウェハ（ウェハ）
４ ガラスウェハ（ウェハ）
５ 予成形体
６ ウェハ
７ ガラスウェハ（ウェハ）
８ シリコンウェハ（ウェハ）
９ ガラスウェハ（ウェハ）
１１ 予成形体
１２ 予成形体
１４ シリコンウェハ（ウェハ）
１５ 脆弱化領域、脆弱化層
１６ 薄層
１７ ウェハ
１８ 積層構造
２０ シリコンウェハ（ウェハ）
２２ 脆弱化層
２３ 薄層
３１ ウェハ
３２ ウェハ
３３ 予成形体
４１ ウェハ
４２ ウェハ
２ ウェハ
３ シリコンウェハ（ウェハ）
４ ガラスウェハ（ウェハ）
５ 予成形体
６ ウェハ
７ ガラスウェハ（ウェハ）
８ シリコンウェハ（ウェハ）
９ ガラスウェハ（ウェハ）
１１ 予成形体
１２ 予成形体
１４ シリコンウェハ（ウェハ）
１５ 脆弱化領域、脆弱化層
１６ 薄層
１７ ウェハ
１８ 積層構造
２０ シリコンウェハ（ウェハ）
２２ 脆弱化層
２３ 薄層
３１ ウェハ
３２ ウェハ
３３ 予成形体
４１ ウェハ
４２ ウェハ
Claims (16)
- 互いに接合されることによって積層構造を形成している少なくとも２つのウェハ（１，２）を分離するための方法であって、
前記積層構造の全部または一部に対して少なくとも１つの曲げ力を印加し、これにより、所望の分離平面に沿って前記積層構造を２つの部材へと分離させることを特徴とする方法。 - 請求項１記載の方法において、
前記積層構造に対して、前記曲げ力に加えて、前記所望の分離平面の方向に沿った力でありかつ前記２つの部材へと前記分離を助長し得るような力を印加することを特徴とする方法。 - 請求項２記載の方法において、
前記所望の分離平面の方向に沿った前記力を、前記分離平面内へのブレードの挿入によって、または、前記分離平面内への楔の挿入によって、または、前記分離平面内への流体ジェットの挿入によって、または、前記分離平面内に局在化した開裂力の印加によって、生成することを特徴とする方法。 - 請求項１記載の方法において、
前記ウェハどうしが接合された後に、前記曲げ力を少なくとも部分的に印加することを特徴とする方法。 - 請求項４記載の方法において、
前記ウェハどうしが接合された後に印加される前記曲げ力を、所定温度における前記ウェハどうしの接合に由来するものとし、
このような所定温度における接合を、前記ウェハどうしの熱膨張度合いの相違を引き起こすものとし、
これにより、接合温度とは異なる温度では前記分離が起こるものとされていることを特徴とする方法。 - 請求項４記載の方法において、
前記ウェハどうしが接合された後に印加される前記曲げ力を、変形状態での前記ウェハ（４１，４２）どうしの接合に由来するものとすることを特徴とする方法。 - 請求項１記載の方法において、
前記分離平面を、接合された前記２つのウェハ（１，２）の間の界面から構成することを特徴とする方法。 - 請求項１記載の方法において、
前記分離平面を、前記２つのウェハ（１４，１７）のうちの一方のウェハ（１４）の中の脆弱化平面から構成し、
前記分離によって、
−前記一方のウェハ（１４）に由来する層（１６）と、この層（１６）を支持している他方のウェハ（１７）と、を備えてなる第１部材と、
−前記一方のウェハ（１４）のうちの、前記層（１６）を除いた残部を備えてなる第２部材と、
を形成することを特徴とする方法。 - 請求項８記載の方法において、
前記脆弱化平面を、前記一方のウェハ内に誘起された脆弱化層（１５）に対応させることを特徴とする方法。 - 請求項９記載の方法において、
前記脆弱化層（１５）を、イオン打込によって形成された層とすることを特徴とする方法。 - 請求項８記載の方法において、
前記脆弱化平面を、前記一方のウェハがなす容積内において生成された応力によって誘起することを特徴とする方法。 - 請求項１記載の方法において、
前記２つのウェハのうちの一方のウェハ（４）に対して作用する少なくとも１つの予成形体（５）を使用することによって、前記曲げ力を印加することを特徴とする方法。 - 請求項１記載の方法において、
曲げ力の印加と曲げ力の解除とからなるサイクルを使用することによって、前記曲げ力を印加することを特徴とする方法。 - 請求項１記載の方法において、
前記分離を容易とし得るよう、前記積層構造に対して、さらに、音響波を印加することを特徴とする方法。 - 請求項１記載の方法において、
曲げ力の関数として前記積層構造を分離させることを可能とし得るよう、前記ウェハどうしの接合を、接合エネルギーを制御しつつ行うことを特徴とする方法。 - 請求項１５記載の方法において、
接合前におけるウェハの表面粗さというパラメータと、接合前におけるウェハの表面の親水特性というパラメータと、積層構造に対して印加する熱処理の温度というパラメータと、の中の少なくとも１つのパラメータを制御することによって、前記接合エネルギーを制御することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0350619A FR2860178B1 (fr) | 2003-09-30 | 2003-09-30 | Procede de separation de plaques collees entre elles pour constituer une structure empilee. |
| FR0350619 | 2003-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005109503A true JP2005109503A (ja) | 2005-04-21 |
| JP5165830B2 JP5165830B2 (ja) | 2013-03-21 |
Family
ID=34307542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004285138A Active JP5165830B2 (ja) | 2003-09-30 | 2004-09-29 | 接合によって積層構造を形成しているウェハを分離するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7264996B2 (ja) |
| EP (1) | EP1520669B1 (ja) |
| JP (1) | JP5165830B2 (ja) |
| AT (1) | ATE336344T1 (ja) |
| DE (1) | DE602004001948T2 (ja) |
| FR (1) | FR2860178B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517855A (ja) * | 2005-11-28 | 2009-04-30 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 分子接合による結合のためのプロセスおよび装置 |
| JP2012028755A (ja) * | 2010-06-25 | 2012-02-09 | Semiconductor Energy Lab Co Ltd | 分離装置、分離方法、及び半導体素子の作製方法 |
| JP2014532310A (ja) * | 2011-10-06 | 2014-12-04 | マイクロン テクノロジー， インク． | 結晶材料を含むユニットの処理方法および半導体オンインシュレータ構造の形成方法 |
| WO2015046235A1 (ja) * | 2013-09-25 | 2015-04-02 | 芝浦メカトロニクス株式会社 | 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| US20060275954A1 (en) * | 2005-06-06 | 2006-12-07 | Triquint Semiconductor, Inc. | Method for removing a cover from a semiconductor wafer |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8366873B2 (en) * | 2010-04-15 | 2013-02-05 | Suss Microtec Lithography, Gmbh | Debonding equipment and methods for debonding temporary bonded wafers |
| US8950459B2 (en) | 2009-04-16 | 2015-02-10 | Suss Microtec Lithography Gmbh | Debonding temporarily bonded semiconductor wafers |
| JP2013191746A (ja) * | 2012-03-14 | 2013-09-26 | Toshiba Corp | 半導体装置の製造方法、半導体製造装置 |
| US9481566B2 (en) | 2012-07-31 | 2016-11-01 | Soitec | Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices |
| US20180323105A1 (en) * | 2017-05-02 | 2018-11-08 | Psemi Corporation | Simultaneous Break and Expansion System for Integrated Circuit Wafers |
| US10573547B1 (en) * | 2018-11-05 | 2020-02-25 | Honeywell Federal Manufacturing & Technologies, Llc | Apparatus and method for facilitating planar delayering of integrated circuit die |
| FR3129622B1 (fr) * | 2021-11-26 | 2023-10-27 | Nelumbo Digital | Système pour déformer une structure utile |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235651A (ja) * | 1993-12-28 | 1995-09-05 | Canon Inc | 半導体基板およびその作製方法 |
| JPH0897389A (ja) * | 1994-09-22 | 1996-04-12 | Commiss Energ Atom | 基板上に半導体薄膜を有する構造の製造方法 |
| JP2002009020A (ja) * | 2000-06-21 | 2002-01-11 | Sumitomo Metal Ind Ltd | 複合基板の分離方法及び分離装置 |
| WO2003063214A2 (en) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon On Insulator Technologies | Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3507426A (en) | 1968-02-23 | 1970-04-21 | Rca Corp | Method of dicing semiconductor wafers |
| JPS61145839A (ja) * | 1984-12-20 | 1986-07-03 | Toshiba Corp | 半導体ウエ−ハの接着方法および接着治具 |
| KR0165467B1 (ko) * | 1995-10-31 | 1999-02-01 | 김광호 | 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법 |
| FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
| FR2789518B1 (fr) * | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| AU2002349422A1 (en) * | 2002-12-05 | 2004-06-23 | Mimasu Semiconductor Industory Co., Ltd. | Wafer separation apparatus |
-
2003
- 2003-09-30 FR FR0350619A patent/FR2860178B1/fr not_active Expired - Fee Related
-
2004
- 2004-09-23 US US10/947,134 patent/US7264996B2/en active Active
- 2004-09-23 DE DE602004001948T patent/DE602004001948T2/de active Active
- 2004-09-23 EP EP04104612A patent/EP1520669B1/fr active Active
- 2004-09-23 AT AT04104612T patent/ATE336344T1/de not_active IP Right Cessation
- 2004-09-29 JP JP2004285138A patent/JP5165830B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235651A (ja) * | 1993-12-28 | 1995-09-05 | Canon Inc | 半導体基板およびその作製方法 |
| JPH0897389A (ja) * | 1994-09-22 | 1996-04-12 | Commiss Energ Atom | 基板上に半導体薄膜を有する構造の製造方法 |
| JP2002009020A (ja) * | 2000-06-21 | 2002-01-11 | Sumitomo Metal Ind Ltd | 複合基板の分離方法及び分離装置 |
| WO2003063214A2 (en) * | 2002-01-22 | 2003-07-31 | S.O.I.Tec Silicon On Insulator Technologies | Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517855A (ja) * | 2005-11-28 | 2009-04-30 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 分子接合による結合のためのプロセスおよび装置 |
| JP2012028755A (ja) * | 2010-06-25 | 2012-02-09 | Semiconductor Energy Lab Co Ltd | 分離装置、分離方法、及び半導体素子の作製方法 |
| JP2014532310A (ja) * | 2011-10-06 | 2014-12-04 | マイクロン テクノロジー， インク． | 結晶材料を含むユニットの処理方法および半導体オンインシュレータ構造の形成方法 |
| WO2015046235A1 (ja) * | 2013-09-25 | 2015-04-02 | 芝浦メカトロニクス株式会社 | 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5165830B2 (ja) | 2013-03-21 |
| FR2860178B1 (fr) | 2005-11-04 |
| ATE336344T1 (de) | 2006-09-15 |
| DE602004001948D1 (de) | 2006-09-28 |
| FR2860178A1 (fr) | 2005-04-01 |
| DE602004001948T2 (de) | 2007-08-30 |
| US7264996B2 (en) | 2007-09-04 |
| EP1520669A1 (fr) | 2005-04-06 |
| EP1520669B1 (fr) | 2006-08-16 |
| US20050112847A1 (en) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5165830B2 (ja) | 接合によって積層構造を形成しているウェハを分離するための方法 | |
| US8389379B2 (en) | Method for making a stressed structure designed to be dissociated | |
| JP4625913B2 (ja) | 有用層で被覆された一対の基板の同時製造方法 | |
| JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
| JP5111713B2 (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
| JP5258146B2 (ja) | 同時注入により基板内に脆性領域を生成する方法 | |
| JP4220332B2 (ja) | 半導体材料の薄層の製造方法 | |
| JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
| US6858517B2 (en) | Methods of producing a heterogeneous semiconductor structure | |
| JP5065748B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2003506892A (ja) | 過度の脆弱化ステップを有した薄層の移送方法 | |
| JP5462289B2 (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
| JP6286775B2 (ja) | 選択された界面に沿って少なくとも２つの基板を分離するための方法 | |
| JP2009111381A (ja) | 微細な埋め込み絶縁層を有するｓｏｉ基板 | |
| TW200418102A (en) | A method of producing a complex structure by assembling stressed structures | |
| JP2024022682A (ja) | ハイブリッド構造 | |
| JP5888842B2 (ja) | 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| TWI475609B (zh) | 包含結晶性材料之單元的加工方法及形成絕緣底半導體結構之方法 | |
| JP3886959B2 (ja) | 材料複合体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110719 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5165830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |