KR20080063857A - 분자 접착에 의한 결합 방법 및 장치 - Google Patents

분자 접착에 의한 결합 방법 및 장치 Download PDF

Info

Publication number
KR20080063857A
KR20080063857A KR1020087012379A KR20087012379A KR20080063857A KR 20080063857 A KR20080063857 A KR 20080063857A KR 1020087012379 A KR1020087012379 A KR 1020087012379A KR 20087012379 A KR20087012379 A KR 20087012379A KR 20080063857 A KR20080063857 A KR 20080063857A
Authority
KR
South Korea
Prior art keywords
substrates
bonding
heating
substrate
layer
Prior art date
Application number
KR1020087012379A
Other languages
English (en)
Other versions
KR101041015B1 (ko
Inventor
세바스티앙 케르디레스
카린 뒤레
알렉산더 바우프레다즈
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0512008A external-priority patent/FR2894067B1/fr
Priority claimed from FR0512009A external-priority patent/FR2894068B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20080063857A publication Critical patent/KR20080063857A/ko
Application granted granted Critical
Publication of KR101041015B1 publication Critical patent/KR101041015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04—Joining glass to metal by means of an interlayer
    • C03C27/042—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts
    • C03C27/046—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts of metals, metal oxides or metal salts only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C03C2204/08—Glass having a rough surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

본 발명의 첫 번째 측면은 2개의 기판들의 표면들이 가까이 접촉하여 배치되고 상기의 기판들 사이의 결합 전면의 전파(propagation)에 의해 결합이 발생하는 동안에 서로에 대해 2개의 기판의 분자 접착에 의한 결합 방법으로서, 결합 이전에 상기 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 단계를 포함하는 것을 특징으로 하는 방법에 관한 것이다. 결합될 하나 및/또는 다른 하나의 기판의 표면을 국부적으로 또는 균일하게 가열함으로써, 또는 다시 상기 하나 및/또는 다른 하나의 기판의 표면을 조면화함으로써 상기 기판 상태를 개질한다.
분자 접착, 에지 보이드, 전파 속도

Description

분자 접착에 의한 결합 방법 및 장치 {PROCESS AND EQUIPMENT FOR BONDING BY MOLECULAR ADHESION}
본 발명의 기술분야는 2개의 기판의 서로에 대한 분자 접착에 의한 결합이다.
본 발명은 방법 및 결합 장치에 관한 것이다. 또한 본 발명은 지지 기판 상에 반도체 물질로 형성된 박막층을 포함하는 구조체의 형성으로 확장된다.
상기 구조체를 형성하기 위하여, 종래의 과정은 도너 기판을 상기 지지 기판과 가까이 접촉하도록 배치하여, 상기 기판들의 서로에 대한 분자 접착에 의한 결합을 달성한다. 다음으로 상기 도너 기판의 일부를 상기 지지 기판으로 이송시켜, 상기 지지 기판 상에 박막층을 형성한다.
분자 접착에 의한 결합(영어 용어에 따르면 '직접 웨이퍼 결합(direct wafer bonding)' 또는 '융합 결합(fusion bonding)')은 접착제(검 타입, 아교 등)의 사용 없이, 완전한 평면(연마된 미러(polished mirror))을 갖는 2개의 기판을 서로에 대해 결합시키는 기술이다.
일반적으로 문제가 되는 표면은 절연 물질(예컨대, 수정, 유리) 또는 반도체 물질(예컨대, Si, GaAs, SiC, Ge 등)로 형성된 기판이다.
일반적으로 결합은 가까이 접촉되어 배치된 2개의 기판에 낮은 압력을 국부적으로 가함으로써 개시된다. 다음으로 결합 전면은 수 초 내에 상기 기판들의 전체 영역 상으로 확산된다.
일반적으로 실온에서 얻어진 결합 에너지는 공유, 이온 또는 금속 결합의 2개의 고체 사이에서 관찰되는 것에 비해 상대적으로 충분히 낮다.
수많은 적용을 위하여, 열적 어닐링을 수행함으로써 결합은 강화된다. 다른 실리콘 또는 실리콘 산화물 표면에 부착된 실리콘 표면의 경우에 있어서, 1100℃ 내지 1200℃의 온도에서 수행된 결합 강화 어닐링 이후에 결합 에너지가 최대에 도달한다.
또한, 2개의 기판의 만족스러운 결합을 얻기 위하여, 결합 이전의 일반적인 과정은 결합될 하나 및/또는 다른 하나의 기판을 제조하는 것이다. 이것은 기계적인 성능을 증가 시키고/시키거나 결합 인터페이스의 품질을 향상시키는 것을 의미한다.
보다 친수성으로 만들기 위한 목적으로 결합될 기판의 준비는 결합 동안에 상기 기판들 사이의 기계적 행동(behavior)을 증가시키기 위한 처리의 예이다. 친수성 결합의 범위 내에서, 결합될 기판들에 대해 다음의 특성들이 바람직하다.
- 입자의 부재;
- 탄화수소의 부재;
- 금속 오염물의 부재;
- 낮은 표면 조면도(roughness), 일반적으로 5Å RMS 이하;
- 강한 친수성, 즉, 결합될 기판들을 마무리하는 Si-OH 실란올 결합의 상당한 밀도.
일반적으로 결합될 기판들의 준비는 하나 이상의 화학적 처리를 이용함으로써 완료된다. (친수성) 접착 이전에 화학적 처리의 예로서, 다음이 언급될 수 있다:
- RCA 유형 세척, 즉 입자 및 탄화수소의 감소에 적용되는 SC1(NH4OH, H2O2, H2O) 배쓰(bath) 및 금속 오염물의 감소에 적용되는 SC2(HCl, H2O2, H2O) 배쓰의 조합;
- 유기 오염물의 감소에 적용되는 오존 용액(O3)을 이용한 세척;
- 황산 및 산화수의 혼합물을 함유하는 용액(또는 SPM 용액, 황산 퍼옥사이드 혼합물)을 이용한 세척.
또한, 결합될 표면들의 준비는 상기 표면들의 기계적인 준비(가벼운 연마, 브러슁), 보완을 포함하고 화학적 처리는 포함하지 않는다.
종래의 분자 접착에 의한 결합 방법에 대한 보완으로서, 보다 최근에 헤테로구조물(다른 유형의 두 물질들의 접착)을 제조하기 위하여 저온에서의 강한 결합 기술이 개발되었고, 이는 부분적으로 또는 전체적으로 제작된 전기적 부품(다른 이름으로서 패턴화된 기판 및 구조화된 웨이퍼)을 포함하는 기판을 결합하기 위하여, 또는 고온에서의 어닐링 동안에 변경 가능한 기판들을 결합하기 위해 사용된다.
플라즈마 활성화를 이용한 분자 접착에 의한 결합은 저온에서 수행되는 강한 결합 기술의 예이다.
결합 이전에 결합될 하나 및/또는 다른 하나의 표면을 플라즈마에 노출시키면, 상대적으로 짧은 결합의 강화 어닐링(약 2시간) 이후에 강한 결합 에너지가 도달하고 이는 저온(일반적으로 600℃ 이하)에서 수행된다. 예컨대 다음의 문헌들이 언급될 수 있다:
- "Effects of plasma activation on hydrophilic bonding of Si and SiO2" T. Suni et al., J. Electroch. Soc, Vol. 149. No. 6, p. 348 (2002);
- "Time-dependent surface properties and wafer bonding of O2-plasma treated silicon (100) surfaces", M. Wiegand et al., J. Electroch. Soc. Vol. 147, No. 7, p. 2734 (2000).
상기에서 언급한 표면 준비의 상이한 기술들은 조직적으로 적어도 하나의 습식 단계, 즉, 적어도 탈이온수에 의한 표면의 린스 단계를 포함하는 것은 명백하다.
다음으로 상기 기판들은 예컨대 원심분리(드라이 스핀)에 의해 건조된다. 그들의 친수성 정도의 함수로서, 건조 이후에 상기 기판들의 표면은 다수의 흡착된 물의 모노레이어를 갖고, 상기 모노레이어는 접촉 동안에 접착에 관여하는 분자간 힘의 기원이다.
일반적으로 기판들의 서로에 대한 분자 접착에 의한 결합은 결함을 야기한다. 결합에 의해 야기되는 결함의 예로서 주목할 만한 것은 2개의 기판들 사이의 결합 인터페이스의 평면에서의 버블(bubble) 타입(또는 버블들)의 결함, 및 이송 이후에 얻어지는 최종 구조물의 박막층, "지지 기판 상의 박막층"의 평면에서의 에지(edge) 타입(또는 에지 보이드(edge voids))의 결함이다.
버블은 2개의 기판들 사이의 결합 인터페이스에서 화합하는 가스 및/또는 물에 기인하는 결함으로 이해되고 있다. 버블은 접착된 구조물에 낮은 열을 인가한 후에(예컨대 2 시간에 걸쳐 200℃에서 열적 어닐링의 인가 후에) 나타날 수 있고 적외선 카메라를 이용한 결합 인터페이스의 검사에 의해, 또는 음향 현미경(acoustic microscopy)에 의해 관측될 수 있다. 버블은 이송 이후에 얻어지는 최종 구조물의 평면에서 이송되지 않은 구역의 존재의 원인이 될 것이다.
문헌, ["Low-Temperature Wafer Bonding, Optimal O2 Plasma Surface Pretreatment Time", by X. Zhang and J-P. Raskin in Electrochemical and Solid-State Letters, 7 (8) G172-G174 (2004)]은 결합 인터페이스에서 버블의 형성 현상을 설명하고 있다.
에지 보이드는 결합에 기인하고 (일반적으로 원형 플레이트 형태의) 최종 구조물의 주변부에서 일반적으로 관측되는 결함을 의미하는 것으로 이해되고 있다.
직접 결합의 적용은 '절연체 상의 반도체' SeOI 타입(Semiconductor On Insulator), 및 특히 '절연체 상의 실리콘' SOI 구조물(Silicon On Insulator)의 구조물을 제조하는 범위 내에서 수행된다. 상기 적용 범위 내에서 결합될 기판들 중 적어도 하나는 표면 산화물층을 구비하고, 예컨대 일반적으로 Si/SiO2 결합 또는 SiO2/SiO2 결합이 SOI 구조물을 형성하기 위해 수행된다.
직접 결합에 의해 SeOI 구조물을 제조하는 3가지 주요 방법이 있다: SMART CUT®, BSOI(및 BESOI), 및 ELTRAN®. 상기 각 방법과 연관된 과정의 설명은 문헌 ['Silicon wafer bonding technology for VLSI and MEMS applications', S.S. Lyer and A.J. Auberton-Herve, IEE (2002)]에서 확인될 수 있다.
하지만 결합 단계에서 야기되는 에지 보이드 타입의 결함은 도너 기판으로부터 지지 기판으로 박막층의 이송 이후에 나타날 수 있다.
SOI 구조물의 형성과 관련하여 도 1에 도시된 바와 같이, 에지 보이드(P)는 지지 기판(A)으로 이송되지 않은 도너 기판의 구역에 해당하는 박막 이송층 내의 홀(일반적으로 100 ㎛ 내지 1 mm의 직경)이다.
에지 보이드는 "지지 기판 상의 박막층" 구조(원형 웨이퍼)의 에지(주변 구역)에서 가장 흔하게 발생하고, 일반적으로 웨이퍼 에지의 1 mm 내지 5 mm의 거리에 위치한다.
에지 보이드는 웨이퍼 에지에서 부족한 결합에 연결되는 육안으로 보이는 결함이다. 에지 보이드는 매우 치명적인 결함인데, 에지 보이드의 위치에서 전자 부품의 형성을 위한 활성층으로서 작용하는 박막층의 부재 하에서는 상기 위치에 어떠한 부품도 제조될 수가 없기 때문이다. 에지 보이드의 크기가 주어지면, 적어도 하나의 에지 보이드를 포함하는 전자 부품은 필연적으로 결함을 갖는다.
또한, SMART CUT®타입의 이송 공정은 도너 기판의 재생을 허용하는 점에서 특히 흥미롭다. 따라서 재생 도너 기판의 접착이 완료되는 경우(즉, 이미 박막층의 제거 및 이송을 제공한 도너 기판; '리프레쉬' 웨이퍼로 알려져 있음)가 원래 도너 기판의 결합이 완료되는 경우(박막층의 제거 및/또는 이송을 제공하지 않은 기판; '프레쉬' 웨이퍼)에 비해 더 많은 에지 보이드가 관측된다. 상기 증가된 에지 보이드의 존재는 재생을 방해하는 경향이 있다.
에지 보이드의 존재가 품질 및 수율의 측면에서 손실을 유발하기 때문에, 상기 결함의 형성을 방지할 필요가 있다.
분자 결합의 결과로서 얻어진 SOI 웨이퍼의 에지에서의 보이드 형태의 결함의 수를 제한하는 기술이 EP 1 566 830에 제안되었다. 상기 문헌에 따르면, 상기 결함들은 웨이퍼의 중앙에 대해 상대적으로 특정 위치에 항상 위치하고, 웨이퍼 에지의 형상에 기인하는 것으로 보인다. 따라서, 결함의 수를 감소시키기 위해서, 상기 문헌은 그들의 제조 동안에 웨이퍼 에지의 형상을 개질하는 것을 제안한다. 보다 상세하게, 상기 문헌은 웨이퍼의 가장자리로부터 3 mm 내지 10 mm에 걸치는 영역에서, 에지 드롭(edge drops)의 커브를 개질하는 것을 제안한다. 따라서 상기 해결책은 웨이퍼 상의 예비적인 기계적인 개입을 요구하는 단점을 갖는다.
직접 결합의 다른 적용은 DSB 타입(Direct Si Bonding)의 Si/Si 결합이다. 상기에서 언급한 바와 같이, 버블 타입의 결함은 모두 동일하게 결합 인터페이스에 서 나타날 수 있다.
버블의 형성을 저하시키는 하나의 해결책은 결합될 표면들의 플라즈마 활성화를 생성하여 양호한 접착 에너지를 얻는 것으로 이루어진다. 상기 해결책은 모두 동일하게 결합 인터페이스에서 버블의 수를 저하시키는데 만족스럽지 못하다고 밝혀졌다.
본 발명의 목적은 상기 종래기술들의 문제점들을 해결할 수 있는 결합 기술을 제공하는 것이다.
본 발명의 첫 번째 측면에 따르면, 본 발명은 2개의 기판들의 표면들이 가까이 접촉하여 배치되고 상기의 기판들 사이의 결합 전면의 전파(propagation)에 의해 결합이 발생하는 동안에 서로에 대해 2개의 기판의 분자 접착에 의한 결합 방법으로서, 결합 이전에 상기 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 단계를 포함하는 것을 특징으로 하는 결합 방법에 관한 것이다.
상기 방법의 첫 번째 가능한 구현예의 바람직한 측면들은 다음과 같지만, 그에 한정되는 것은 아니다:
- 상기 표면 상태를 개질하는 단계는 상기 결합될 기판들 중 하나 및/또는 다른 하나의 표면에 흡착된 수층(a layer of water)의 두께를 감소시키는 것이다;
- 상기 표면 상태의 개질 단계는 가열에 의해 완료된다;
- 상기 기판들이 가까이 접촉하여 배치되기 이전에 및 적어도 상기 기판들이 서로에 대해 결합을 시작하기까지 상기 가열이 인가된다;
- 상기 가열은 1 내지 90초, 바람직하게 30초 이상 동안 수행된다;
- 상기 가열은 결합될 기판들 중 하나를 지지하는 플레이트로부터의 열 전달을 통한 열 전도에 의해 수행된다;
- 상기 가열은 결합될 기판들 중 하나를 조명하는 램프로부터의 복사에 의해 수행된다;
- 상기 램프는 0.8 ㎛ 내지 5 ㎛의 파장의 적외선 범위로 방사하는 램프이다;
- 상기 가열은 30℃ 내지 90℃, 바람직하게 50℃ 내지 60℃의 온도로 수행된다;
- 상기 가열은 결합될 기판의 표면의 범위에 걸쳐 균일하게 인가된다;
- 상기 가열은 결합될 기판의 주변 구역에 국부적으로 인가된다;
- 상기 접착은 중심에서 개시되고, 상기 주변 구역은 결합될 기판의 전체 원주를 포함한다;
- 상기 접착은 가장자리에서 개시되고, 상기 주변 구역은 개시 가장자리에 대해 직경 방향으로 반대편에 원호를 그리고 중앙에서 대략 120°의 각에 의해 제한된다;
- 상기 방법은 결합 이전에 결합될 표면들의 하나 및/또는 다른 하나의 플라즈마 활성화 단계를 포함한다.
상기 방법의 두 번째 가능한 구현예의 바람직한 측면들은 다음과 같지만, 그에 한정되는 것은 아니다:
- 상기 표면 상태의 개질은 상기 표면의 조면화(roughening)에 의해 야기된다;
- 상기 표면 상태의 개질 단계는 결합될 기판들 중 하나 및/또는 다른 하나의 표면에 조면층(rough layer)을 형성하는 단계로 이루어진다;
- 상기 조면층을 형성하기 위하여, 상기 방법은 기판들 중 하나 및/또는 다른 하나의 표면에 열 산화물 층을 형성하는 기판들 중 하나 및/또는 다른 하나의 열 산화 단계 및 상기 산화물 층을 에칭하는 열 산화물 층의 처리 단계를 포함한다;
- 상기 열 산화물 층의 처리는 화학 처리이다;
- 상기 열 산화물 층은 SiO2 층이고, 상기 화학 처리는 3분 이상, 바람직하게 10분 동안 50℃ 내지 80℃의 온도에서 수행되는 SCl 처리이다;
- 상기 조면층을 형성하기 위하여, 상기 방법은 기판들 중 하나 및/또는 다른 하나의 표면 상에 산화물 층을 증착하는 공정을 포함한다;
- 상기 증착은 TEOS 산화물 층, LTO 산화물 층, 또는 질화물 층의 증착을 수행하는 단계로 이루어진다;
- 상기 방법은 결합 이전에 및 상기 표면 상태의 개질 단계 이후에, 결합될 표면들의 하나 및/또는 다른 하나의 플라즈마 활성화 단계를 포함한다.
두 번째 측면에 따르면, 본 발명은 서로에 대해 2개의 기판의 분자 접착에 의한 결합 장치로서, 결합 이전에 상기 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 수단, 특히 결합 이전에 하나 및/또는 다른 하나의 기판의 온도를 증가시키고 제어하기 위한 가열 수단을 포함하는 것을 특징으로 하는 결합 장치에 관한 것이다.
또한, 본 발명의 다른 측면은 지지 기판 상에 반도체 물질로 이루어진 박막층을 포함하는 구조체의 형성 방법으로서, 도너 기판, 예컨대 재생 공정에 기원하는 '리프레쉬' 기판을 상기 지지 기판에 가까이 접촉하여 배치하여 상기 기판들의 서로에 대한 분자 접착에 의한 결합 및 이어서 상기 기판들 사이의 결합 전면의 전파를 수행하는 단계; 및 상기 도너 기판의 일부를 상기 지지 기판으로 이송시켜 상기 지지 기판 상에 상기 박막층을 형성하는 단계를 포함하고, 결합 이전에 상기 도너 기판 및/또는 상기 지지 기판의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 단계를 포함하는 것을 특징으로 하는 방법에 관한 것이다. 그리고 본 발명은 당연히 상기 방법을 수행하여 얻은 "지지 기판 상의 박막층"으로도 연장된다.
본 발명의 범위를 제한하지 않는 예로서 주어지는 다음의 바람직한 실시예에 대한 상세한 설명 및 이미 설명한 도 1 이외의 첨부 도면들을 참조하면 본 발명의 다른 측면, 목적 및 장점은 보다 명확해질 것이다.
도 1은 SOI 구조물의 형성 및 그 과정을 도시한다.
도 2는 접착 개시점의 위치 함수로서 에지 보이드의 형성을 도시한다.
도 3은 본 발명의 두 번째 측면에 따른 장치의 다른 실시예들을 도시한다.
도 4 및 도 5는 분자 접착에 의한 결합을 야기하기 위하여 가까이 접촉하여 배치되는 2개의 기판들의 균일 가열 및 국소 가열을 각각 도시한다.
도 6은 결합 전면의 전파 속도의 함수로서 에지 보이드의 형성을 도시한다.
도 7은 본 발명의 첫 번째 측면에 따른 결합 공정의 구현예를 도시한다.
본 발명의 첫 번째 측면에 따르면, 본 발명은 2개의 기판들이 가까이 접촉하여 배치되고 상기의 기판들 사이의 결합 전면의 전파(propagation)에 의해 결합이 발생하는 동안에 서로에 대해 2개의 기판의 분자 접착에 의한 결합 방법에 관한 것이다.
본 발명은 서로에 대해 2개 기판의 분자 접착에 의한 결합에 한정되지 않고, 지지 기판과 도너 기판의 분자 접착에 의한 결합이 진행되고 이어서 도너 기판으로부터 지지 기판으로 박막층의 이송 동안에 지지 기판 상의 반도체 물질의 박막층을 포함하는 구조물의 형성에도 유사하게 확장되는 것으로 이해된다.
상기에서 설명한 바와 같이, SMART CUT®, BSOI(및 BESOI), 및 ELTRAN® 공정이 분자 접착에 의한 결합을 이용하는 공정들의 예이다.
SMART CUT® 공정에 따르면, 결합 이전에 도너 기판의 두께로 원자 또는 이온 종의 주입에 의해 파손 구역(embrittlement zone)이 형성될 것이고, 결합 이후에 박막층을 지지 기판으로 이송하기 위하여 파손 구역에서 도너 기판의 분리가 수행될 것이다.
분자 접착을 수행하기 위하여, 일반적인 과정은 도너 기판과 지지 기판을 가까이 접촉하여 배치한 다음, 가까이 접촉하여 배치된 2개의 기판 상에 낮은 압력을 국부적으로 인가함으로써 결합을 개시하는 것이다. 다음으로 결합 전면은 기판들의 전체 범위에 걸쳐 확산된다.
최근에 결합으로부터 생성되는 결함의 기원은 명확하게 확인되지 않는다.
본 출원인에 의한 분석은, Si/Si DSB 타입 결합의 범위 내에서, 결합될 기판들의 표면에 (본래의 것을 제외한) 산화물 층이 존재하지 않기 때문에 버블-타입 결함은 보다 두드러져 보임을 보여 준다. 본 출원인은 산화물 층이 존재하는 접착의 경우에 있어서(예컨대 Si/SiO2 결합에 대하여, 예컨대 SeOI 구조물의 형성의 관점에서), 결합 동안에 캡슐화되거나 이후에 나타나는 물 및 가스는 (예컨대 결합의 열적 통합(consolidation) 처리 동안에) 바람직하게 산화물 층 내에 확산되고 따라서 결합 인터페이스로 덜 확산되는 경향이 있는 것으로 추정한다. 하지만, DSB 결합의 경우에 있어서, 상기산화물 층의 부재 하에서, 본 출원인은 결합 동안에 캡슐화되거나 결과적으로 나타나는 물 및 가스는 결합 인터페이스로 확산되어, 거기서 제거되고 버블을 형성하는 경향을 가짐을 추정한다.
에지 보이드 타입의 결함에 관하여, 본 출원인에 의한 분석은 상기 결함이 결합의 종료와 함께 생성되고 결합 전면이 결합된 기판들의 에지에 직면하는 결함임을 보여준다.
도 2는 에지 보이드의 형성에 대해 출원인에 의해 수행된 분석을 도시한다. 도 2에 있어서, 화살표는 결합 전면의 전파 방향을 나타내고, 점선은 상이한 순간에서의 결합 전면의 위치를 나타내고, 점은 에지 보이드를 나타낸다.
도 2의 좌측에 도시된 바와 같이, 본 출원인은 결합이 중앙에서 시작되는 경우(국부적 압력 인가에 의함), 지지 기판의 전체 주변부 상에서 에지 보이드가 잠재적으로 발견됨을 유효하게 확인하였다. 하지만, 도 2의 우측에 도시된 바와 같이, 결합이 웨이퍼 보드에서 개시되는 경우(일반적으로 그의 제조를 용이하게 하기 위해 웨이퍼 보드 상에 형성되는 '노치(notch)'로 알려진 리세스(recess) 레벨에서), 에지 보이드는 약 120°의 중앙에서의 각도에 의해 한정되는, 개시점에 대해 직경 방향으로 반대의 원호를 그리는 지지 기판의 주변부 구역에 나타날 수 있다.
일반적으로, 본 발명은 결합 전면의 전파 속도를 조절함으로써, 결합에 의해 야기되는 결함의 형성을 제한하고, 상기 결함의 형성을 완전히 방지하는 것을 제공한다.
용어 '조절'은 현상의 전개 명령을 제어, 유지 및 보존하는 것을 의미하는 것으로 이해된다. 본 발명의 범위 내에서, 상기 현상은 결합 전면의 전파이고, 상기 현상의 전개는 결합 전면의 전파 속도에 대응한다.
전파 속도는 보다 정밀하게 조절되어 상기 제어의 부재하에서 통상적으로 관 측되는 속도에 비해 감소된다.
결합 전면의 전파 속도의 조절을 가능하게 하기 위하여, 본 발명은 결합 이전에 결합될 하나 및/또는 다른 하나의 기판의 표면 상태를 개질하는 단계를 제공한다.
본 발명의 첫 번째 가능한 구현예에 따르면, 이는 보다 상세하게 기판에 흡착되는 물의 양의 제어하는 것, 보다 정확하게 말하면 동일물을 완전하게 제거하지 않고 통상적으로 흡착되는 수층(layer of water)의 두께에 비해 흡착되는 수층의 두께를 감소시키는 것을 의미하고, 이는 표면에 흡착되는 수 단층(monolayer of water)의 수를 감소시키는 것을 의미한다.
분자 흡착에 의한 결합은 접착제(검 또는 다른 아교 타입)의 사용을 필요로 하지 않는 결합에 관한 것이기 때문에, 이는 직접 결합이라고도 알려져 있다. 그것은 실제로 각 기판상에 흡착된 물(다수의 수 단층)이고 접착제로 작용하고 발데르발스력에 의해 접착을 보장하도록 접촉하여 배치된다.
본 발명의 첫 번째 구현예의 범위 내에서, 결합 이전에 상기 기판의 온도를 이용함으로써, 기판의 표면 상태는 개질되고, 따라서 결합 전면의 전파 속도는 조절된다.
분자 접착에 의한 결합은 수동 결합의 경우 또는 자동 결합의 경우에 있어서, 전통적으로 주위 온도(20℃ 내지 25℃)에서 수행된다.
본 출원인은 접촉하여 가까이 배치되기 이전에 및 되기까지 기판이 예열되는 경우 에지 보이드 및 버블이 부분적으로 또는 완전히 제거될 수 있음을 확인할 수 있었다. 가열은 실제로 접촉하여 배치되는 기판들의 표면 상태의 개질을 야기하고, 결합 전면의 전파 속도를 감소킬 수 있다. 상기 가열을 제어함으로써, 결합 전면의 전파 속도를 조절할 수 있고, 즉, 결합 전면의 전파 속도의 감소를 제어할 수 있다.
도 6은 SiO2 상의 Si 결합에 대하여 결합 전면의 전파 속도의 함수 Vp(초당 센티미터로 표현)로서 이송 이후에 관측된 에지 보이드의 수 Np를 나타내는 곡선을 도시한다.
도 6은 순수하게 예시의 목적으로 제시된 도면일 뿐이다. 또한, 상이한 계산 예는 명백하게 결합에 사용된 기판(재생에 기인하는 기판 '리프레쉬 기판', 또는 '프레쉬 기판'; 기판을 포함하는 물질의 유형, 보다 상세하게 그의 유연성,등)에 따라 다르다.
낮은 결합 속도(일반적으로 1.7 cm/s 미만)에 대하여, 본 출원인은 어떤 에지 보이드도 기록하지 않았다. 1.7 cm/s 속도에 대하여, 본 출원인은 0 내지 1 에지 보이드를 관측하였다.
다음으로 결합 전면의 전파 속도가 증가하는 경우 에지 보이드의 수는 급격히 증가한다. 따라서 본 출원인은 2 cm/s의 속도에 대하여 5 에지 보이드를 그리고 3 cm/s의 속도에 대하여 50 내지 100 에지 보이드를 카운팅할 수 있었다.
결합 이전에 결합될 기판들의 표준 세정만이(예컨대 RCA) 수행되는 경우, 본 출원인은 1 cm/s 내지 2.5 cm/s의 결합 전면의 전체적인 전파 속도(도면에서 GN 영 역)를 관측할 수 있었다. 평균적으로, RCA 세정에 이어서 결합이 완료되는 경우 이송 이후에 얻어지는 모든 구조물 상에서 에지 보이드를 전혀 관측할 수 없다. 하지만 특정 구조물은 현저히 많은 에지 보이드를 갖는다; 일반적으로 이들은 1.7 cm/s 이상의 속도에서 전파된 결합 전면에 대한 것들이다.
여기에서 양호한 결합 에너지 및 결합 전면의 신속한 전파가 일반적으로 관련되어 있음을 언급되어야 한다. 문헌 US 6,881,596은 결합 전면의 전파 속도를 측정함으로써 결합 인터페이스의 품질을 결정하는 것을 제공한다.
문헌 ["Dynamics of a Bonding Front" by Rieutord, Bataillow and Moriceau in Physical REview Letters, PRL 94, 236101]은 결합 에너지가 증가된다면 전파 속도가 증가함을 나타낸다.
상기에서 이미 언급한 바와 같이, 표준 RCA 세정의 보완으로서 플라즈마 활성이 수행될 수 있다. 플라즈마 활성은 특히 결합 에너지 증가에 초점을 둔다.
본 출원인은 결합될 기판들의 플라즈마 활성화 이후에 전파 속도가 보다 현저함을 확인하였다. 도 6은 RCA 세정 처리 + 플라즈마 활성화(여기서 결합될 기판들 중 단지 하나의 활성화)의 범위 내에서 전파 속도를 개략적으로 도시한다. 인지되는 바와 같이, 전파 속도 증가는 현저히 많은 에지 보이드의 형성에 의해 달성된다 (도면에서 GN +P 영역 참조).
본 발명의 설명을 참조하면, 결합 이전에 결합될 기판들 중 하나 및/또는 다른 하나의 표면 상태는 개질되어 결합 전면의 전파 속도를 조절한다. 도 6의 실시 예 범위 내에서, 결합 전면 속도가 GR 영역(일반적으로 0.8 cm/s 내지 1.7 cm/s; 또는 300 mm 직경의 웨이퍼 형태의 기판에 대해 18 내지 35초의 전체 결합 시간) 내에 존재하여 에지 보이드의 형성을 방지하도록 상기 조절이 제공된다.
가열에 의한 조절로 형성되는 첫 번째 적용예는 SeOI 구조물의 형성 및 둘 중 적어도 하나가 표면 산화물층을 구비하는 두 기판의 결합에 관한 것이다.
사실, 결합 전면의 속도를 감소함으로써, 보다 양호한 결합(특히 웨이퍼 에지 상에)이 달성될 수 있고, 따라서 지지 기판에 대한 도너 기판의 특정 영역의 비이송을 방지하고 결과적으로 에지 보이드의 형성을 방지한다. 본 출원인은 상기 고온 접촉을 이용함으로써, 에지 보이드가 관측되지 않는 반면, 주위 온도에서 접촉하여 배치됨으로써 결합에 기인하는 SOI 구조물 상에 80 내지 100에 달하는 에지 보이드가 카운팅될 수 있음을 확인하였다. 상기 양호한 품질의 결합을 얻는 것은 재생, 즉, 리프레쉬 유형의 기판의 이용을 가능하게 한다는 것을 이해할 것이다.
상기 첫 번째 적용예의 범위 내에서, 가열은 30℃ 내지 90℃, 바람직하게 50℃ 내지 60℃의 온도에서 수행된다. 상기 온도 범위는 25℃에 가까운 온도(주위 온도)에서의 에지 보이드의 출현 및 과도 온도에서의 결함 에너지 강하의 관측 사이의 타협점으로부터 기인한다.
기판들은 과도한 온도까지 가열된다면, 기판에 흡착되는 대부분의 물(심지의 그 전체)가 증발할 것이고, 결합력은 급격하게 강하할 위험이 있다. 다른 유형의 결함은 과도하게 낮은 결합 에너지에 의해 야기될 수 있다. 극단적으로, 분자 접 착은 생성되지 않을 수도 있다.
결합 에너지 강하를 설명하기 위하여, 서니 등(Suni et al.)의 문헌[J. Electrochem. Soc. Vol. 149 No. 6 pp. 348 to 351, 2002, "Effects of Plasma Activation on Hydrophilic Bonding of Si and SiO2"]을 참조할 수 있는데, 상기 문헌에는 결합 에너지가 2.5 J/m2(주위 온도에서의 결합의 경우)에서 1 J/m2(150℃에서의 결합의 경우)로 강하하고, 이 모두는 결합 이후에 200℃에서 수행되는 어닐링을 강화한다고 개시되어 있다.
상기 첫 번째 적용예의 범위 내에서, 결합 에너지의 해로운 강하를 야기하지 않기 위하여, 본 발명은 에지 보이드가 사라지도록 하는 최저온을 사용하는 것을 제공한다.
도 6의 실시예를 참조하면, 목표는 결합 전면의 전파 속도를 0.8 cm/s 이상으로 하여 결합 에너지의 해로운 강하를 야기하지 않고, 임의의 경우에 있어서 1.7 cm/s 이하로 하여 에지 보이드 형성을 회피한다. 따라서, 결합 이전에 형성된 표면 전파에 관계없이, 여기서의 목표는 GK 영역의 속도인데, 특히 가열에 의해 속도를 감소시킴으로써, 제어되는 방식에 의한다. 유사하게 플라즈마 활성은 결합 전면의 속도를 조절하는 범위 내에서 사용될 수 있고, 결합 전면의 전파의 가속(또는 전파 속도의 증가)을 효과적으로 야기하는 플라즈마 활성화를 이용한다.
상기 첫 번째 구현예의 첫 번째 변형예는 결합될 기판들 중 하나 및/또는 다른 하나의 전체를 균일하게 가열하는 것으로 이루어진다.
두 번째 변형예는 결합될 기판들 중 하나 및/또는 다른 하나를 국부적으로 가열하는 것을 포함하는데, 이는 에지 보이드가 사라질 수 있는 구역에 한정된다. 도 2를 참조하여 상기에서 설명한 바와 같이, 이는 대략 결합 전면의 종결 구역이고, 상기 구역의 국소화 및 정도는 결합이 개시된 방식에 따라 다르다.
따라서, 두 원형 기판의 결합이 중앙에서 개시되는 경우, 본 발명은 전체 주변부 구역(즉, 기판의 원주 전체)을 가열하는 것을 제공한다. 순수하게 예시적으로서, 상기 주변부 구역은 300 mm 직경 웨이퍼의 에지로부터 50 mm 폭의 주변부 밴드를 차지하는 것으로 고려될 수 있다.
하지만, 두 원형 기판의 결합이 에지에서 개시되는 경우, 본 발명은 상기 지점에 대해 직경방향으로 반대인 에지만(특히 중앙에서 약 120°의 각에 의해 경계지어지는 주변부 구역)을 가열하는 것을 제안한다.
국소화 가열을 이용함으로써, 결합 전면은 국부적으로 속도가 상당히 떨어진다. 이는 결합의 나머지(비가열 구역)가 변경되고 결합 에너지의 감소를 겪지 않고서 에지 보이드의 형성을 방지한다.
상기 가열(기판들 중 하나 및/또는 다른 하나 모두로 국소화되거나 연장됨)은 열 전도에 의해 수행될 수 있다. 열을 전달하기 위하여 결합된 기판들 중 하나를 수용하는 플레이트("척(chuck)" 플레이트)가 제공될 수 있다.
또한 예컨대 가열될 기판들 전체 또는 부분에 조명하는 하나 이상의 할로겐 램프를 이용함으로써 방사에 의해 수행되는 가열이 제공될 수 있다.
결합될(다음으로 상기 기판은 일반적으로 반대로 배치되고, 스페이서에 의해 수 밀리미터 분리됨) 기판이 가까이 접촉하여 배치되기 이전에 및 적어도 결합의 개시까지(다음으로 기판들은 가까이 접촉하여 배치됨) 가열이 완료된다. 특히, 에지 보이드가 나타날 수 있는 구역에 기판들이 접착할 때까지 상기 구역을 원하는 온도로 유지하도록 가열을 수행한다(가설에 의해, 국부적으로 흡착된 물은 결합이 종료되기 이전에 더 농축될 필요가 없다).
가열 지속시간은 가열된 구역의 온도를 상승시키고 제어하는데 사용되는 장치에 주로 의존한다. 그것은 일반적으로 1 내지 90초이다.
예시적으로, 500 W 할로겐 램프의 경우, 가열 지속시간은 일반적으로 30 내지 90초이다.
마찬가지로 상기 시간 범위는 다른 파라미터, 예컨대 램프와 기판들 사이의 거리에 따라 다름을 이해할 수 있다.
마찬가지로 물을 가열하고 제거하는데 사용되는 램프의 스펙트럼 분포는 상기 가열 지속시간에 영향을 주는 파라미터이다. 사실, 적외선 모드(평균 파장 약 3 ㎛, 일반적으로 0.8 ㎛ 내지 5 ㎛의 길이)로 주로 빛을 방출하는 램프가 특히 물의 제거에 효과적이고(물 분자의 흡착 밴드는 유효하게 3 ㎛에 가깝다) 따라서 매우 빠른 가열, 거의 순간적으로 흡착된 수층의 두께를 감소시킨다. 또한, 상기 적외선 방사의 이용은 실리콘 웨이퍼를 훨씬 덜 가열하면서도 흡착된 물, 상대적으로 적외선 투과성 물질을 선택적으로 가열하는 것을 돕는다.
가열의 두 번째 적용예는 DSB 유형의 접착을 수행하는 것에 관한 것이다.
본 출원인은 기판들이 가까이 접촉하여 배치되기 이전에 및 배치되기까지 균 일하게 가열되는 경우 DSB 유형의 Si/Si 접착의 범위 내에서 버블이 부분적으로 또는 전체적으로 제거될 수 있음을 유효하게 확인하였다. 따라서 IR 관측은 현저한 감소, 심지어 버블의 완전한 소멸을 증명하였다.
가열은 기판들의 표면에 흡착된 수층의 두께를 유효하게 감소시킨다. 결합 인터페이스에서 확산할 수 있는 물 (및/또는 가스)의 양은 감소될 수 있고, 이는 결합 인터페이스에서 버블의 생성이 사라지게 한다.
완전히 동일하게 결합될 기판들 중 하나 및/또는 다른 하나의 균일한 가열이 수행됨을 주목함으로써, 마찬가지로 가열을 수행하는 상이한 방식에 관련된 이전의 설명은 본 두 번째 적용예에 적용된다.
특히 DSB 결합은 상이한 결정 방향성을 갖는 기판들, 또는 다시 상이한 도핑을 갖는 기판들, 또는 상이한 수준의 제약(constraint)을 갖는 기판들의 Si/Si 결합을 생성하는 데 사용될 수 있다. 하나의 기판의 일부를 다른 하나의 기판으로 이송한 후에, 거기에 박막 층을 형성하기 위하여, '지지 기판 상의 박막 층' 구조물이 생성되고, 이를 위해 일면의 박막 층 및 다른 면의 지지 기판은 상이한 특성을 갖는다.
결합 전면의 전파 속도의 조절을 가능하게 하기 위하여, 본 발명은 접착 이전에, 결합될 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하는 단계를 제공한다. 두 번째 가능한 구현예에 따르면, 기판의 표면 상태는 결합 이전에 표면 조면도를 변경함으로써 개질된다.
상기 두 번째 구현예는 절연층(매립층이라고도 함)이 박막 층 및 지지 기판 사이에 삽입되는 SeOI 구조물의 형성에 보다 개별적으로 적용된다. 상기 절연층은 도너 기판 및/또는 지지 기판의 열 산화에 의해 또는 다시 도너 기판 및/또는 지지 기판의 표면 상의 산화물 층을 증착함으로써 정상적으로 형성된다.
상기 구현예는 초박막 절연층을 구비하는 SeOI 구조물의 형성에 장점을 가짐을 특히 입증한다. 사실, 박막층 및 지지 기판 사이에 삽입된 상기 초박막층을 이용하여 결함 없이 접착 및/또는 이송을 달성하기 위하여 종래의 기술을 이용하는 것이 특히 어렵다는 것을 입증한다.
초박막 절연층은 본 명세서에서 일반적으로 두께가 500Å 이하, 나아가 200Å 이하의 층으로 이해된다.
결합 전면의 전파 속도는 접촉되는 기판들의 표면 상태에 민감하다. 결합 이전에 만들어지는 상이한 표면 세정 및/또는 처리 옵션, 및 표면 조면도는 결합 전면이 확산되는 속도에 영향을 미친다. 상기 두 번째 구현예의 범위에 있어서, 본 출원인은 산화물 층의 표면 조면도를 제어하여 결합 전면의 전파 속도를 조절하는 것을, 즉, 결합 전면의 전파 속도의 감소를 제어하는 방식으로 제안한다. 결합 전면이 느려지기 때문에, 이로부터의 결과는 웨이퍼 에지에서의 에지 보이드 수의 감소이다.
상기 두 번째 구현예의 첫 번째 변형예는 결합 이전에, 도너 또는 지지 기판들 중 하나의 표면에 형성되는 열 산화물층의 표면 상태를 개질하는 것으로 이루어지고, 상기 산화물층의 표면의 '공격적인(aggressive)' 세정을 수행함으로써 매립층을 형성하도록 의도된다.
상기 세정은 임의의 플라즈마 활성화 이전에 수행된다.
물론, 열 산화물층은 도너 및 지지 기판 각각에 형성될 수 있고 상기 '공격적인' 세정은 상기 열 산화물층의 표면들 중 하나 및/또는 다른 하나에 형성될 수 있다.
예컨대, 250Å 내지 500Å의 매립, 초박막 열 산화물 층(상기 층은 '초박막 박스'라고도 알려져 있음)을 포함하는 SOI 구조물의 형성에 있어서, 변형된 화학적 처리가 수행되어 산화물층 표면을 약하게 에칭할 수 있다.
예컨대, SCl 처리가 표준 세정 처리 동안에 관련된 것에 비해 보다 현저하게 조건(온도, 지속시간)에 따라 적용될 수 있다. 따라서 SCl 처리는 3분 이상, 예컨대 10분의 처리 지속시간으로, 50℃ 내지 80℃, 예컨대 70℃의 온도로 본 발명의 범위 내에서 적용될 수 있다.
도 7은 본 발명의 첫 번째 측면에 대한 변형예에 따른 결합 공정을 도시하는 도면이다. 단계 1에서, 2개의 기판(A, B)이 있다. 단계 2에서, 기판(A)을 열 산화하여 기판(A)의 표면에서 산화물층(O)을 형성한다. 단계 3에서, 산화물층(O)의 공격적 세정을 완료하여 기판(A)의 표면에 조면층(O')을 얻는다. 단계 4에서, 조면층(O')에 의해 기판들(A 및 B)을 가까이 접촉하여 배치하고, 결합을 개시하여 결합 전면이 결합 인터페이스로 확산되도록 한다.
상기 두 번째 구현예의 두 번째 변형예는 결합 이전에, 상기 기판들 중 하나 및/또는 다른 하나 상에 조면층을 증착함으로써 도너 및 지지 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하는 것으로 이루어진다.
도 7의 실시예의 범위 내에서, 상기 두 번째 변형예에 따라 도 3의 단계 2 및 3은 기판(A)의 표면 상에 조면층(O')의 증착에 의해 동시에 완료된다.
예컨대 산화물의 TEOS 층(예컨대 LPCVD(Low Pressure Chemical Vapor Depostion)에 의해 또는 PECVD(Plasma Enhanced Chemical Vapor Dposition)에 의해 증착됨), 산화물의 LTO 층(산소를 이용한 실란의 화학적 반응에 의함), 또는 다시 질화물 층을 증착하는 것이 필요하다.
특정 조면도, 보다 상세하게 표면 상태가 결합 전면의 전파 속도를 한정하도록 하는 조면도를 목표로 하기 위하여, 원하는 최종 두께의 함수로서, 적용된 증착 조건에 따라 증착이 달성된다.
예시적으로, 2Å RMS 내지 5Å RMS의 산화물 TEOS 층의 조면도는 양호한 결합 에너지를 유지하는 것과 동시에, 결합 전면의 전파 속도를 제한한다.
초박막 산화물(500Å 미만, 심지어는 250Å 미만의 두께)의 형성을 위하여 TEOS 증착이 특히 적용되는 것이 본 명세서에 기재된다. 실제에 있어서, 상기 증착된 산화물의 조면도는 일반적으로 추가적인 처리 없이도 원하는 것이다.
적절한 조면도를 목표로 하는 것을 돕는 증착 조건은 예컨대 다음과 같다: 300 mT 내지 700 mT의 압력; 650℃ 내지 700℃의 온도. 온도의 증가와 마찬가지로 압력의 증가는 조면도의 감소를 야기한다.
본 두 번째 변형예는 산화물의 두꺼운 증착물에 및 초박막 필름의 증착물에 대해 적용될 수 있고, 이는 이어서 플라즈마 활성화 처리를 수행하거나 하지 않는다.
또한 본 발명은 두 번째 측면에 따라 두 기판의 서로에 대한 분자 접착을 가능하게 하는 장치를 제공한다.
분자 접착에 의한 수동 결합용 장치는 일차 기판이 그 상부에 배치되고, 이어서 이차 기판이 상기 일차 기판에 대해 되돌려지는 지지대를 포함한다. 결합의 개시 (국소 압력)는 스틸러스(stylus)에 의해 수동으로 보장된다.
자동화 장치는 특히 다음을 포함할 수 있다:
- 웨이퍼의 중앙 및 방향성을 정합하기 위한 정렬기(aligner) (특히 '노치(notch)'로 알려진 리세스의 존재 덕택임);
- 결합 이전에 표면 준비(세정, 린스, 건조 등의 공정) 를 위한 하나 이상의 스테이션;
- 일차 기판, 다음으로 결합 종료시 이차 기판을 수용하는 접착 지지대. 마찬가지로 기판들이 접촉되어 배치되기 이전에 이차 기판을 일차 기판 상에 수 밀리미터로 유지하기 위해 스페이서가 제공될 수 있다.
- 결합의 개시를 보장하는 자동 피스톤;
- 결합될 또는 이미 결합된 기판들의 카세트를 수용하는 하나 이상의 로딩 포트;
- 장치의 한 구성요소로부터 다른 구성요소 웨이퍼의 이송을 보장하는 로보트.
일반적으로, 본 발명의 두 번째 측면에 따른 장치는 전통적인 분자 접착에 의한 결합 장치 (수동 또는 자동) 의 구성을 갖지만 접착 이전에 결합될 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하는 수단을 추가로 포함한다. 특히 상기 수단은 도너 기판과 지지 기판이 가까이 접촉하여 배치되기 이전과 또한 가까이 접촉하여 배치되는 동안에(즉, 결합 전면의 전파 동안에도) 도너 기판 및 지지 기판 중 하나 및/또는 다른 하나의 온도를 상승시키고 제어하기 위한 가열 수단이다.
상기 가열 수단은 결합되기 위해 준비된 기판들의 상부 및/또는 하부에 열을 분배할 수 있다.
하기 가열 장치의 예시로서, 및 도 3을 참조하면, '척(chuck)'(C)이 제공되어 '가열 웨이퍼'를 형성할 수 있다. 이는 예컨대 하나 이상의 전기적 저항기(R)가 집적된 전체 형태의 척(도 3의 왼쪽 참조), 또는 온도가 조절되는 순환 유체에 대해 수단(F)이 집적된 전체 형태의 '척'(C)(도 3의 중앙)이다. 마찬가지로 열을 '척'으로 전달하거나 투명 플레이트(적어도 IR 조사에 대해 투명함)를 통해 기판들 중 하나의 후면을 직접 조명하는 하나 이상의 가열 램프(L)를 이용하는 것이 가능하다(도 3의 오른쪽).
도 3에 있어서(또한 하기에서 설명되는 도 4 및 도 5에 있어서) 도너 기판과 지지 기판이 가까이 접촉하여 배치되기 이전에, 반대편에 위치하는 것으로 도시되어 있다(일반적으로 스페이서(E)에 의해 수 밀리미터 분리됨).
상기 상이한 기술들은 개별적으로 또는 조합하여, 국부적으로 또는 척의 전체에 대해 사용될 수 있다. 표면 전체에 걸쳐 온도 기울기를 생성하거나, 다시 온도의 국부적 제어를 생성하는 것이 가능하다.
상기 가열을 가능하게 하는 장치의 예시로서, 균일하게 또는 의도적으로 국부적으로 (특히 에지 보이드가 출현할 수 있는 부위의) 기판들에 직접적으로 방사하는 램프의 배열이 제공될 수 있다.
가열된 구역(기판의 일부 또는 전체) 온도를 제어하기 위하여 바람직하게 상기 장치는 가열된 구역의 온도 측정 장치도 포함할 수 있다(미도시; 예컨대 고온계(pyrometer) 또는 열전지(thermocouple)의 형태).
또한 장치는 수동 또는 자동 버젼으로 이용가능할 수 있다.
SMART CUT® 타입의 이송 공정의 범위 내에서, SOI 구조물의 형성에 대한 본 발명의 첫 번째 측면에 따른 방법의 첫 번째 구현예를 이용하기 위해 이하 2개의 실시예를 제공한다.
첫 번째 실시예는 가열 척에 의한 기판의 균일한 가열이다. 상이한 단계들은 다음과 같다:
- RCA 세정 및 오존 기반 처리와 결합된 습식 세정에 따라 결합될 기판들의 준비;
- 도너 기판 표면의 선택적인 플라즈마 활성화(O2);
- 브러싱 및 이어서 초청정수를 이용한 린스와 원심분리에 의한 건조에 의해, 결합 직전에 표면의 세정;
- 그 상부에 기판들이 아직 접촉하여 배치되지 않고 서로 반대방향에 수 밀리미터 분리되어 배치되는 가열 척에 의한 결합될 기판들의 균일한 가열(도 4 참 조). 가열 장치의 전력에 따라 가열은 수초동안 수행된다(1 내지 90초, 일반적으로 30초).
- 상기 기판들을 가까이 접촉하여 배치하고 결합의 개시;
- 가열 종료.
두 번째 실시예는 에지 보이드가 출현할 수 있는 구역에 국부적 가열이고, 다음 단계들을 포함한다.
- RCA 세정 및 오존 기반 처리와 결합된 습식 세정에 따라 결합될 기판들의 준비;
- 도너 기판 표면의 선택적인 플라즈마 활성화(O2);
- 브러싱 및 이어서 초청정수를 이용한 린스와 원심분리에 의한 건조에 의해, 접착 직전에 표면의 세정;
- 아직 접촉하여 배치되지 않고 서로 반대방향에 수 밀리미터 분리되어 배치되는 기판들 사에 배치되는 램프(L)를 이용하여 개시점 반대 방향의 구역에서만 결합될 기판들의 가열(도 5 참조). 가열 장치의 전력에 따라 가열은 수초동안 수행된다(1 내지 90초, 일반적으로 30초).
- 접촉하여 배치하고 접착의 개시(웨이퍼 에지에서 Ic 국소화 개시);
- 웨이퍼의 가열 종료.

Claims (35)

  1. 2개의 기판들의 표면들을 가까이 접촉하여 배치하고 상기 기판들 사이의 결합 전면의 전파(propagation)에 의해 결합이 발생하는 동안에 2개의 기판을 서로에 대해 분자 접착에 의해 결합하는 방법으로서, 결합 이전에 상기 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 단계를 포함하는 방법.
  2. 제 1항에 있어서,
    상기 표면 상태를 개질하는 단계는 상기 결합될 기판들 중 하나 및/또는 다른 하나의 표면에 흡착된 수층(a layer of water)의 두께를 감소시키는 것을 특징으로 하는 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 표면 상태의 개질 단계는 가열에 의해 야기되는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서,
    상기 기판들을 가까이 접촉하여 배치하기 이전에 및 적어도 상기 기판들의 서로에 대한 결합을 시작하기까지 상기 가열이 인가되는 것을 특징으로 하는 방법.
  5. 제 3항 또는 제 4항에 있어서,
    상기 가열은 1 내지 90초, 바람직하게 30초 이상 동안 수행되는 것을 특징으로 하는 방법.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
    상기 가열은 결합될 기판들 중 하나를 지지하는 플레이트로부터의 열 전달을 통한 열 전도에 의해 수행되는 것을 특징으로 하는 방법.
  7. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
    상기 가열은 결합될 기판들 중 하나를 조명하는 램프로부터의 복사에 의해 수행되는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    상기 램프는 0.8 ㎛ 내지 5 ㎛의 파장의 적외선 범위로 방사하는 램프인 것을 특징으로 하는 방법.
  9. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 가열은 30℃ 내지 90℃, 바람직하게 50℃ 내지 60℃의 온도로 수행되는 것을 특징으로 하는 방법.
  10. 제 3항 내지 제 9항 중 어느 한 항에 있어서,
    상기 가열은 결합될 기판의 표면의 범위에 걸쳐 균일하게 인가되는 것을 특징으로 하는 방법.
  11. 제 3항 내지 제 9항 중 어느 한 항에 있어서,
    상기 가열은 결합될 기판의 주변 구역에 국부적으로 인가되는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서,
    상기 접착은 중심에서 개시되고, 상기 주변 구역은 결합될 기판의 전체 원주를 포함하는 것을 특징으로 하는 방법.
  13. 제 11항에 있어서,
    상기 접착은 가장자리에서 개시되고, 상기 주변 구역은 개시 가장자리에 대해 직경 방향으로 반대편에 원호를 그리고 중앙에서 대략 120°의 각에 의해 제한되는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서,
    상기 표면 상태의 개질은 상기 표면의 조면화(roughening)에 의해 야기되는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서,
    상기 표면 상태의 개질 단계는 결합될 기판들 중 하나 및/또는 다른 하나의 표면에 조면층(rough layer)을 형성하는 단계로 이루어지는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서,
    상기 조면층을 형성하기 위하여, 기판들 중 하나 및/또는 다른 하나의 표면에 열 산화물 층을 형성하는 기판들 중 하나 및/또는 다른 하나의 열 산화 단계 및 상기 산화물 층을 에칭하는 열 산화물 층의 처리 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제 16항에 있어서,
    상기 열 산화물 층의 처리는 화학 처리인 것을 특징으로 하는 방법.
  18. 제 17항에 있어서,
    상기 열 산화물 층은 SiO2 층이고, 상기 화학 처리는 3분 이상, 바람직하게 10분 동안 50℃ 내지 80℃의 온도에서 수행되는 SCl 처리인 것을 특징으로 하는 방 법.
  19. 제 15항에 있어서,
    상기 조면층을 형성하기 위하여, 기판들 중 하나 및/또는 다른 하나의 표면 상에 산화물 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 15항에 있어서,
    상기 증착은 TEOS 산화물 층, LTO 산화물 층, 또는 질화물 층의 증착을 수행하는 단계로 이루어지는 것을 특징으로 하는 방법.
  21. 제 1항 내지 제20항 중 어느 한 항에 있어서,
    결합 이전에 결합될 표면들의 하나 및/또는 다른 하나의 플라즈마 활성화 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 21항에 있어서,
    상기 플라즈마 활성화는 대략 2 시간의 결합 어닐링의 강화 이후에 강한 결합 에너지가 도달되게 하는 것을 특징으로 하는 방법.
  23. 제 22항에 있어서,
    상기 어닐링은 600℃ 이하의 온도에서 수행되는 것을 특징으로 하는 방법.
  24. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    제 3항 내지 제 13항 중 어느 한 항과 함께, 상기 플라즈마 활성화는 가열에 의한 상기 표면 상태의 개질 이전에 수행되는 것을 특징으로 하는 방법.
  25. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    제 14항 내지 제 20항 중 어느 한 항과 함께, 상기 플라즈마 활성화는 조면화에 의한 상기 표면 상태의 개질 이후에 수행되는 것을 특징으로 하는 방법.
  26. 지지 기판 상에 반도체 물질로 이루어진 박막층을 포함하는 구조체의 형성 방법으로서,
    도너 기판을 상기 지지 기판에 가까이 접촉하여 배치하여 상기 기판들의 서로에 대한 분자 접착에 의한 결합 및 이어서 상기 기판들 사이의 결합 전면의 전파를 생성하는 단계;
    상기 도너 기판의 일부를 상기 지지 기판으로 이송시켜 상기 지지 기판 상에 상기 박막층을 형성하는 단계; 및
    결합 이전에 상기 도너 기판 및/또는 상기 지지 기판의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 단계를 포함하는 방법.
  27. 제 26항에 있어서,
    상기 도너 기판은 재생(recycling)으로부터 유래한 리프레쉬 기판인 것을 특징으로 하는 방법.
  28. 2개의 기판의 서로에 대한 분자 접착 및 이어서 2개의 기판들 사이의 결합 전면의 전파에 의한 결합 장치로서, 결합 이전에 상기 기판들 중 하나 및/또는 다른 하나의 표면 상태를 개질하여 상기 결합 전면의 전파 속도를 조절하는 수단을 포함하는 장치.
  29. 제 28항에 있어서,
    상기 표면 상태의 개질 수단은 상기 기판들이 가까이 접촉하여 배치되기 이전에 및 적어도 상기 기판들이 서로에 대해 결합을 시작하기까지 상기 기판들 중 하나 및/또는 다른 하나의 온도를 증가시키고 제어하기 위한 가열 수단으로 이루어지는 것을 특징으로 하는 장치.
  30. 제 29항에 있어서,
    결합될 기판들 중 하나가 상부에 배치되는 플레이트를 포함하고, 상기 플레이트가 가열 웨이퍼를 형성하는 것을 특징으로 하는 장치.
  31. 제 30항에 있어서,
    하나 이상의 전기적 저항기가 상기 플레이트에 집적되는 것을 특징으로 하는 장치.
  32. 제 30항에 있어서,
    온도가 조절되는 유체의 순환을 가능하게 하는 수단이 상기 플레이트에 집적되는 것을 특징으로 하는 장치.
  33. 제 30항에 있어서,
    상기 웨이퍼를 조명하여 그를 가열하는 하나 이상의 가열 램프를 포함하는 것을 특징으로 하는 장치.
  34. 제 29항에 있어서,
    상기 가열 수단은 상기 기판에 직접적으로 방사하는 하나 이상의 가열 램프에 의해 형성되는 것을 특징으로 하는 장치.
  35. 제 34항에 있어서,
    상기 램프는 0.8 ㎛ 내지 5 ㎛의 파장의 적외선 범위로 방사하는 램프인 것을 특징으로 하는 장치.
KR1020087012379A 2005-11-28 2006-11-20 분자 접착에 의한 결합 방법 및 장치 KR101041015B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
FR0512008A FR2894067B1 (fr) 2005-11-28 2005-11-28 Procede de collage par adhesion moleculaire
FR0512009A FR2894068B1 (fr) 2005-11-28 2005-11-28 Procede et equipement de collage par adhesion moleculaire
FR0512009 2005-11-28
FR0512008 2005-11-28
US11/357,771 US7601271B2 (en) 2005-11-28 2006-02-17 Process and equipment for bonding by molecular adhesion
US11/357,771 2006-02-17

Publications (2)

Publication Number Publication Date
KR20080063857A true KR20080063857A (ko) 2008-07-07
KR101041015B1 KR101041015B1 (ko) 2011-06-16

Family

ID=38086423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012379A KR101041015B1 (ko) 2005-11-28 2006-11-20 분자 접착에 의한 결합 방법 및 장치

Country Status (7)

Country Link
US (3) US7601271B2 (ko)
EP (1) EP1964166B1 (ko)
JP (2) JP5079706B2 (ko)
KR (1) KR101041015B1 (ko)
CN (1) CN101317258B (ko)
TW (1) TWI358084B (ko)
WO (1) WO2007060145A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927320B2 (en) 2009-06-26 2015-01-06 Soitec Method of bonding by molecular bonding
US8932938B2 (en) 2009-03-12 2015-01-13 Soitec Method of fabricating a multilayer structure with circuit layer transfer

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809534B1 (fr) * 2000-05-26 2005-01-14 Commissariat Energie Atomique Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2915624A1 (fr) * 2007-04-26 2008-10-31 Soitec Silicon On Insulator Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
FR2920912B1 (fr) * 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche
EP2091071B1 (en) * 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
US9070818B2 (en) * 2009-07-17 2015-06-30 Soitec Methods and structures for bonding elements
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
KR101398080B1 (ko) 2010-02-04 2014-05-23 소이텍 접합 반도체 구조물 및 그 형성방법
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101810310B1 (ko) 2011-01-25 2017-12-18 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
SG193903A1 (en) * 2011-04-08 2013-11-29 Ev Group E Thallner Gmbh Method for permanent bonding of wafers
JP5746790B2 (ja) 2011-04-08 2015-07-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
WO2012136267A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
CN102543828B (zh) * 2011-11-02 2014-12-10 上海华力微电子有限公司 一种soi硅片的制备方法
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
EP2878006B9 (de) * 2012-07-24 2017-04-12 Ev Group E. Thallner GmbH Verfahren und vorrichtung zum permanenten bonden von wafern
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
EP3051574A4 (en) * 2013-09-25 2017-05-10 Shibaura Mechatronics Corporation Substrate treatment device, method for separating bonded substrate, and method for removing adhseive
US9922851B2 (en) 2014-05-05 2018-03-20 International Business Machines Corporation Gas-controlled bonding platform for edge defect reduction during wafer bonding
CN105197880B (zh) * 2014-06-24 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
CN104900615A (zh) * 2015-05-08 2015-09-09 武汉新芯集成电路制造有限公司 一种提高键合力的方法及一种半导体键合结构
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
CN105140143B (zh) * 2015-07-30 2019-01-22 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
US10396269B2 (en) 2015-11-05 2019-08-27 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
CN114334624A (zh) * 2016-02-16 2022-04-12 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的设备和方法
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6854696B2 (ja) * 2017-05-02 2021-04-07 東京エレクトロン株式会社 接合装置および接合方法
FR3103629B1 (fr) * 2019-11-25 2021-10-22 Soitec Silicon On Insulator Procédé de collage de deux substrats
CN112259677B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112233974A (zh) * 2020-10-26 2021-01-15 广州粤芯半导体技术有限公司 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法
JP7105956B2 (ja) * 2021-03-12 2022-07-25 東京エレクトロン株式会社 接合装置
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US4962879A (en) * 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
JP2512243B2 (ja) * 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH05190406A (ja) * 1992-01-10 1993-07-30 Nippon Steel Corp 半導体基板貼付装置
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5503704A (en) * 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
JP3431951B2 (ja) * 1993-06-16 2003-07-28 キヤノン株式会社 半導体基板貼り合わせ装置
JP2796661B2 (ja) * 1994-03-04 1998-09-10 三菱マテリアル株式会社 張り合わせ半導体基板の製造方法
JP2929949B2 (ja) * 1994-08-29 1999-08-03 信越半導体株式会社 ウエーハの結合方法
JP3088250B2 (ja) * 1994-10-28 2000-09-18 日本電気株式会社 乾燥装置
JPH10335448A (ja) * 1997-06-03 1998-12-18 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
US6388290B1 (en) 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000076710A (ja) * 1998-08-26 2000-03-14 Matsushita Electric Ind Co Ltd 光ディスク用基板の貼り合わせ方法および装置
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法
WO2000057414A1 (fr) * 1999-03-23 2000-09-28 Dainippon Ink And Chemicals, Inc. Dispositif de production de disque optique
US6566233B2 (en) 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
WO2004025710A2 (en) * 2002-09-10 2004-03-25 Axcelis Technologies, Inc. Method of heating a substrate in a variable temperature process using a fixed temperature chuck
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2004266070A (ja) * 2003-02-28 2004-09-24 Canon Inc 貼り合わせシステム
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
US7713838B2 (en) * 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
JP2005158813A (ja) * 2003-11-20 2005-06-16 Toshiba Ceramics Co Ltd 接着半導体の製造方法
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8932938B2 (en) 2009-03-12 2015-01-13 Soitec Method of fabricating a multilayer structure with circuit layer transfer
US8927320B2 (en) 2009-06-26 2015-01-06 Soitec Method of bonding by molecular bonding

Also Published As

Publication number Publication date
WO2007060145A1 (en) 2007-05-31
JP5079706B2 (ja) 2012-11-21
US20090294072A1 (en) 2009-12-03
JP5663535B2 (ja) 2015-02-04
KR101041015B1 (ko) 2011-06-16
US8158013B2 (en) 2012-04-17
TW200733186A (en) 2007-09-01
US7601271B2 (en) 2009-10-13
TWI358084B (en) 2012-02-11
JP2012238873A (ja) 2012-12-06
CN101317258A (zh) 2008-12-03
EP1964166B1 (en) 2016-01-27
EP1964166A1 (en) 2008-09-03
JP2009517855A (ja) 2009-04-30
US8091601B2 (en) 2012-01-10
US20090261064A1 (en) 2009-10-22
CN101317258B (zh) 2011-03-16
US20070119812A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
KR101041015B1 (ko) 분자 접착에 의한 결합 방법 및 장치
KR101265506B1 (ko) 두 기판들의 접합 방법
JP4379943B2 (ja) 半導体基板の製造方法および半導体基板製造装置
US8202785B2 (en) Surface treatment for molecular bonding
US8999090B2 (en) Process for bonding two substrates
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP2010149180A (ja) ２つの基板を接合するための接合方法
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
JP2016103637A (ja) ２枚の基板を積層する方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
FR2894067A1 (fr) Procede de collage par adhesion moleculaire
TW202347607A (zh) 用於製作雙重絕緣體上半導體結構之方法
TW201939667A (zh) 用於藉由層轉移製造在絕緣體上半導體型結構之方法
FR2894068A1 (fr) Procede et equipement de collage par adhesion moleculaire
JPH08316441A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 5