CN112233974A - 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法 - Google Patents

防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法 Download PDF

Info

Publication number
CN112233974A
CN112233974A CN202011158918.0A CN202011158918A CN112233974A CN 112233974 A CN112233974 A CN 112233974A CN 202011158918 A CN202011158918 A CN 202011158918A CN 112233974 A CN112233974 A CN 112233974A
Authority
CN
China
Prior art keywords
wet etching
oxide layer
cleaning
cleaning solution
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011158918.0A
Other languages
English (en)
Inventor
唐斌
陈忠奎
宁润涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202011158918.0A priority Critical patent/CN112233974A/zh
Publication of CN112233974A publication Critical patent/CN112233974A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating

Abstract

本发明提供一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法,该方法在形成图形化的光刻胶步骤之前,执行第一SC1清洗液清洗工艺,所述第一SC1清洗液包括氨水、双氧水和水,所述第二氧化层表面被氨水腐蚀,形成比较粗糙的表面,增大了接触的表面积,露出更多的Si‑O键,从而形成更多的羟基,从而大大增强光刻胶与二氧化硅表面的粘附性。通过改变衬底上所述第二氧化层表面的疏水性,在增加光刻胶与衬底表面的粘附性的同时,在湿法刻蚀过程中,由于光刻胶覆盖处的疏水性增强而对亲水性的氢氟酸溶液有排斥作用,延缓氢氟酸溶液向光刻胶覆盖区域的渗透,从而解决侧面侵蚀问题。

Description

防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法。
背景技术
集成电路制造过程中,尤其在功率器件的沟槽结构制造工艺中,通常会采用湿法刻蚀工艺去除衬底表面和沟槽里面多余的二氧化硅,这种工艺方法是在衬底表面涂布一层光刻胶,通过曝光和显影工艺将需要刻蚀的部分裸露出来,并利用光刻胶保护不需要刻蚀的部分,然后经过湿法刻蚀工艺去除衬底表面和沟槽里面多余的二氧化硅,最后去除光刻胶并对硅片进行清洗。
湿法刻蚀工艺通常是采用HF(稀释的氢氟酸)或者BOE(氟化铵与氢氟酸的混合液)溶液。在实践中,这种工艺方法存在很大的缺陷,由于衬底表面二氧化硅薄膜的亲水性作用,稀释的氢氟酸溶液会沿着光刻胶的边缘渗透,从而在图形边缘处将光刻胶保护下的二氧化硅刻蚀掉一部分,造成侧面侵蚀问题,导致功率器件失效。
一般来讲,衬底上的二氧化硅薄膜表面由于带有大量羟基而呈亲水性,在后续的涂胶显影工艺中,需要在涂胶工艺之前进行表面疏水性处理,常用的方法是利用六甲基二硅胺烷(CH3)3SiNHSi(CH3)3与亲水性的二氧化硅在一定的压力和温度下进行化学反应,六甲基二硅胺烷与二氧化硅表面的羟基反应生成疏水性的OSi(CH3)3基团,根据相似相溶原理,这种疏水性的有机基团可以很好的与疏水性的光刻胶粘附在一起。
但是,在衬底经过高温退火工艺之后,二氧化硅表面的损伤晶格被修复,薄膜表面变得很致密,二氧化硅表面的羟基数量大大减少,在后续光刻工艺的疏水性改善预处理过程中,生成的疏水性有机基团OSi(CH3)3也大大减少,从而使光刻胶与硅片之间的粘附性变弱,导致显影之后光刻胶覆盖的边缘处粘附力减弱,致使亲水性的氢氟酸溶液容易渗透到光刻胶覆盖的边缘下面,造成侧面侵蚀。
目前的改善方法是增加涂胶工艺之前的表面疏水性处理时间,增强光刻胶与二氧化硅之间的粘附性,但是改善效果不明显,不能彻底解决这个问题。
发明内容
本发明的目的在于提供一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法,以解决湿法刻蚀中光刻胶保护下的二氧化硅侧面被侵蚀的问题。
为解决上述技术问题,本发明提供一种防止湿法刻蚀中侧面侵蚀的方法,包括:
提供一衬底,所述衬底上形成有至少两个沟槽,所述沟槽内形成有第一氧化层,所述第一氧化层覆盖所述沟槽的侧壁和底部,所述第一氧化层上形成有源电极,所述源电极上形成有第二氧化层;
执行第一SC1清洗液清洗工艺,以使所述第二氧化层表面获得粗糙表面;
形成图形化的光刻胶,以暴露出第一沟槽内的第二氧化层,并覆盖第二沟槽内的第二氧化层;
对所述第一沟槽内的第二氧化层进行湿法刻蚀工艺,以形成第一开口。
可选的,所述第一SC1清洗液包括氨水、双氧水和水,所述氨水:双氧水:水的体积比为1:2:100~1:2:10。
可选的,所述第一SC1清洗液的温度为20℃~50℃。
可选的,所述第一SC1清洗液的工艺时间为0.5min-10min。
可选的,所述湿法刻蚀工艺中的湿法刻蚀溶液为氢氟酸,或者为氟化铵与氢氟酸的混合液。
可选的,在所述第一SC1清洗液清洗步骤之前还包括:
执行湿法清洗工艺,以去除衬底表面的杂质;
执行退火工艺,以增加所述第二氧化层的致密性。
可选的,所述湿法清洗工艺包括第二SC1清洗液清洗工艺和SC2清洗液清洗工艺。
可选的,所述SC2清洗液包括氯化氢,双氧水和水。
可选的,所述退火工艺的温度为900至1200℃,退火工艺的时间为10秒至30秒。
基于同一发明构思,本发明还提供一种沟槽栅的形成方法,采用上述防止湿法刻蚀中侧面侵蚀的方法,获得第一开口;以及,在所述第一开口内沉积多晶硅,形成沟槽栅。
与现有技术相比,本发明的有益效果如下:
本发明提供一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法,该方法在形成图形化的光刻胶步骤之前,执行第一SC1清洗液清洗工艺,所述第一SC1清洗液包括氨水、双氧水和水,所述第二氧化层表面被氨水腐蚀,形成比较粗糙的表面,增大了接触的表面积,露出更多的Si-O键,从而形成更多的羟基,从而大大增强光刻胶与二氧化硅表面的粘附性。通过改变衬底上所述第二氧化层表面的疏水性,在增加光刻胶与衬底表面的粘附性的同时,在湿法刻蚀过程中,由于光刻胶覆盖处的疏水性增强而对亲水性的氢氟酸溶液有排斥作用,延缓氢氟酸溶液向光刻胶覆盖区域的渗透,从而解决侧面侵蚀问题。
附图说明
图1是本发明实施例的防止湿法刻蚀中侧面侵蚀的方法流程图;
图2至图6是本发明实施例的沟槽栅形成结构示意图;
图7是现有技术中未经过第一SC1清洗液的湿法刻蚀后的半导体结构示意图;
图8是本实施例中经过第一SC1清洗液的湿法刻蚀后的半导体结构示意图;
附图标记:
10-衬底;11-第一氧化层;12-源电极;13-第二氧化层;110-第一沟槽;111-第二沟槽;112-第三沟槽;14-光刻胶;15-第一开口;16-沟槽栅;17-凹陷缺陷;18-第二氧化层表面。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示,本实施例提供一种防止湿法刻蚀中侧面侵蚀的方法,包括:
步骤S10:提供一衬底,所述衬底上形成有至少两个沟槽,所述沟槽内形成有第一氧化层,所述第一氧化层覆盖所述沟槽的侧壁和底部,所述第一氧化层上形成有源电极,所述源电极上形成有第二氧化层。
步骤S20:执行第一SC1清洗液清洗工艺,以使所述第二氧化层表面获得粗糙表面。
步骤S30:形成图形化的光刻胶,以暴露出第一沟槽内的第二氧化层,并覆盖第二沟槽内的第二氧化层。
步骤S40:对所述第一沟槽内的第二氧化层进行湿法刻蚀工艺,以形成第一开口。
下面结合附图2-6更为详细的介绍本实施的晶圆处理方法的各步骤。
请参考图2,执行步骤S10,提供一衬底10,其中,所述衬底10可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合,其可以为单层结构,也可以包括多层结构。因此,衬底10可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料,也可以包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
所述衬底10上形成有至少两个沟槽,本实施例中,所述衬底10上形成有第一沟槽110、第二沟槽111和第三沟槽112。所述沟槽内形成有第一氧化层11,所述第一氧化层11覆盖所述沟槽的侧壁和底部;所述第一氧化层11例如为二氧化硅层,厚度为100nm-9000nm,先通过热氧化法,再通过CVD工艺形成。所述第一氧化层11上形成有源电极12,所述源电极12的材料例如是多晶硅,所述源电极12上形成有第二氧化层13,所述第二氧化层13覆盖所述源电极12并填满所述沟槽。
在步骤S20中,执行第一SC1清洗液清洗工艺,以使所述第二氧化层13表面获得粗糙表面。
本实施例中,所述第一SC1清洗液包括氨水、双氧水和水,所述氨水:双氧水:水的体积比优选在1:2:100至1:2:10之间,其中,所述氨水浓度例如是27%,双氧水例如是30%。所述第一SC1清洗液的温度优选为20℃~50℃。所述第一SC1清洗液的工艺时间优选为0.5min-10min。经过所述第一SC1清洗液清洗所述第二氧化层13表面,所述第二氧化层13表面被氨水腐蚀,形成比较粗糙的表面,增大了接触的表面积,露出更多的Si-O键,从而形成更多的羟基。在后续的光刻工艺中进行的表面疏水性改善过程中,可以形成更多的疏水性的OSi(CH3)3基团,所述第一SC1清洗液是强碱药液,使衬底表面疏水性,光刻胶也是疏水性的物质,根据相似相融原理,可以提升两者的粘附性,从而大大增强光刻胶与所述第二氧化层13表面的粘附性。
可选的,在执行第一SC1清洗液清洗工艺之前,在形成沟槽内的所述第二氧化层13之后,还包括如下步骤:
执行湿法清洗工艺,以去除衬底10表面的杂质;如此,可防止退火工艺时,衬底10表面的杂质扩散进入衬底10,造成半导体器件的性能的降低,因而在退火工艺之前需要进行湿法清洗工艺。所述湿法清洗工艺包括第二SC1清洗液清洗工艺和SC2清洗液清洗工艺。先进行所述第二SC1清洗液清洗工艺,再进行所述SC2清洗液清洗工艺;所述第二SC1清洗液清洗工艺可以与所述第一SC1清洗液清洗工艺的工艺条件相同,在此不再赘述。所述SC2清洗液包括氯化氢、双氧水和水。所述SC2清洗液中,氯化氢:双氧水:水的体积比优选在1:1:5至1:2:100之间,其中,氯化氢的浓度例如是37%,双氧水的浓度例如是30%。所述SC2清洗液的温度优选为20℃~50℃。所述SC2清洗液的工艺时间优选为0.5min-10min。
接着,执行退火工艺,以增加所述第二氧化层13的致密性。所述退火工艺可以是快速热退火或炉管退火。较佳的,所述退火工艺在氮气或惰性气体环境中进行,所述惰性气体可以是氦气或氩气。所述退火工艺的温度为900℃至1200℃,具体的,可以是1050℃。所述退火工艺的时间为10秒至30秒。
由于所述第二氧化层13是通过热氧化法和CVD工艺两步形成。而CVD形成的氧化层的致密性稍差,直接进行湿法刻蚀会导致刻蚀不整齐,刻蚀的停止界面倾斜,因此需要增加退火工艺,增加所述第二氧化层13的致密性,以使湿法刻蚀获得需要的第一开口15。通过退火工艺,可使所述第二氧化层13结构重整,修复化学机械研磨后在第二氧化层13表面处产生的空洞缺陷,使空洞缺陷消除或减少,从而可消除或减少因此而形成的第二氧化层13结构顶部凹陷的缺陷,此外,退火工艺还可以进一步释放第二氧化层13中的应力;有利于提高绝缘隔离效果,提高形成的半导体器件的稳定性。
如图3所示,在步骤S30中,形成图形化的光刻胶14,图形化的光刻胶14具有光刻胶开口,以暴露出第一沟槽110内的第二氧化层13,并覆盖第二沟槽111和第三沟槽112内的第二氧化层13。暴露出所述第一沟槽110内的第二氧化层13,是为了在所述第一沟槽110内上半部分形成沟槽栅;而光刻胶覆盖第二沟槽111和第三沟槽112内的第二氧化层13,是因为所述第二沟槽111和第三沟槽112内的上半部分不需要形成沟槽栅,所述第二沟槽111和第三沟槽112内的上半部分有两个作用,第一,作为所述源电极12的引出线使用,会在所述第二沟槽111和第三沟槽112的所述第二氧化层13上面打孔,与所述源电极12金属连接在一起;第二,作为为功率器件芯片区的终端使用。
如图4所示,在步骤S40中,对所述第一沟槽110内的第二氧化层13进行湿法刻蚀工艺,以形成第一开口15。所述湿法刻蚀工艺中的湿法刻蚀溶液为氢氟酸或者氟化铵与氢氟酸的混合液。本实施例中,所述湿法刻蚀溶液为氢氟酸溶液,所述氢氟酸和水的比例可以是1:100至1:500,所述湿法刻蚀溶液的温度为15℃至30℃。
如图5所示,在形成第一开口15后,还需要将所述图形化的光刻胶14去除,通常采用灰化工艺或者剥离的方式去除残留的图形化的光刻胶14。
基于同一发明构思,本发明实施例还提供一种沟槽栅的形成方法,采用上述防止湿法刻蚀中侧面侵蚀的方法,获得第一开口15;如图6所示,在衬底10上以及第一开口15内沉积多晶硅层,并对多晶硅层进行平坦化,例如通过化学机械研磨工艺(CMP)去除衬底10表面的多晶硅层,并使其具有平坦的表面,形成沟槽栅16。
图7是现有技术中未经过第一SC1清洗液的湿法刻蚀后的半导体结构示意图,图8是本实施例中经过第一SC1清洗液的湿法刻蚀后的半导体结构示意图。如图7所示,经过湿法刻蚀后,所述第二沟槽111和第三沟槽112中的所述第二氧化层13也被严重刻蚀(如图7中方框所示),形成所述第二沟槽111和第三沟槽112的凹陷缺陷17,导致半导体功率器件失效。如图8所示,经过第一SC1清洗液的湿法刻蚀后,所述第二沟槽111和第三沟槽112中的所述第二氧化层13的与所述凹陷缺陷17同样位置的第二氧化层表面18基本未受到侧面刻蚀,提高了半导体功率器件的性能。
综上可见,在本发明实施例提供的一种防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法中,通过在包含至少两个沟槽和沟槽内第二氧化层的衬底上形成图形化的光刻胶步骤之前,执行第一SC1清洗液清洗工艺,所述第一SC1清洗液包括氨水、双氧水和水,所述第二氧化层表面被氨水腐蚀,形成比较粗糙的表面,增大了接触的表面积,露出更多的Si-O键,从而形成更多的羟基,在后续的光刻工艺中进行的表面疏水性改善过程中,可以形成更多的疏水性的OSi(CH3)3基团,从而大大增强光刻胶与二氧化硅表面的粘附性。通过改变衬底上所述第二氧化层表面的疏水性,在增加光刻胶与衬底表面的粘附性的同时,在湿法刻蚀过程中,由于光刻胶覆盖处的疏水性增强而对亲水性的氢氟酸溶液有排斥作用,延缓氢氟酸溶液向光刻胶覆盖区域的渗透,从而解决侧面侵蚀问题,从而提高了半导体功率器件的性能。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种防止湿法刻蚀中侧面侵蚀的方法,其特征在于,包括:
提供一衬底,所述衬底上形成有至少两个沟槽,所述沟槽内形成有第一氧化层,所述第一氧化层覆盖所述沟槽的侧壁和底部,所述第一氧化层上形成有源电极,所述源电极上形成有第二氧化层;
执行第一SC1清洗液清洗工艺,以使所述第二氧化层表面获得粗糙表面;
形成图形化的光刻胶,以暴露出第一沟槽内的第二氧化层,并覆盖第二沟槽内的第二氧化层;
对所述第一沟槽内的第二氧化层进行湿法刻蚀工艺,以形成第一开口。
2.如权利要求1所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述第一SC1清洗液包括氨水、双氧水和水,所述氨水:双氧水:水的体积比为1:2:100~1:2:10。
3.如权利要求2所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述第一SC1清洗液的温度为20℃~50℃。
4.如权利要求2所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述第一SC1清洗液的工艺时间为0.5min-10min。
5.如权利要求1所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述湿法刻蚀工艺中的湿法刻蚀溶液为氢氟酸,或者为氟化铵与氢氟酸的混合液。
6.如权利要求1所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,在所述第一SC1清洗液清洗步骤之前还包括:
执行湿法清洗工艺,以去除衬底表面的杂质;
执行退火工艺,以增加所述第二氧化层的致密性。
7.如权利要求6所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述湿法清洗工艺包括第二SC1清洗液清洗工艺和SC2清洗液清洗工艺。
8.如权利要求7所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述SC2清洗液包括氯化氢、双氧水和水。
9.如权利要求5所述的防止湿法刻蚀中侧面侵蚀的方法,其特征在于,所述退火工艺的温度为900至1200℃,退火工艺的时间为10秒至30秒。
10.一种沟槽栅的形成方法,其特征在于,采用如权利要求1-9任一所述的防止湿法刻蚀中侧面侵蚀的方法,获得第一开口;以及,在所述第一开口内沉积多晶硅,形成沟槽栅。
CN202011158918.0A 2020-10-26 2020-10-26 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法 Pending CN112233974A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011158918.0A CN112233974A (zh) 2020-10-26 2020-10-26 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011158918.0A CN112233974A (zh) 2020-10-26 2020-10-26 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法

Publications (1)

Publication Number Publication Date
CN112233974A true CN112233974A (zh) 2021-01-15

Family

ID=74109513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011158918.0A Pending CN112233974A (zh) 2020-10-26 2020-10-26 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法

Country Status (1)

Country Link
CN (1) CN112233974A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113291A (zh) * 2021-04-06 2021-07-13 武汉新芯集成电路制造有限公司 基片清洁方法
CN113937199A (zh) * 2021-09-08 2022-01-14 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521808A (zh) * 2003-02-14 2004-08-18 南亚科技股份有限公司 改善光阻平整度的方法与沟槽电容的下电极的制造方法
JP2006016460A (ja) * 2004-06-30 2006-01-19 Sumco Corp Siを含有する基板の洗浄溶液及びSiを含有する基板の洗浄方法
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN103839791A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅的制备方法
CN104350603A (zh) * 2012-03-31 2015-02-11 赛普拉斯半导体公司 非易失性电荷俘获存储器件和逻辑cmos器件的集成
CN105676594A (zh) * 2016-01-21 2016-06-15 上海华虹宏力半导体制造有限公司 防止光刻胶层脱落的方法
US20170365708A1 (en) * 2016-06-20 2017-12-21 Sinopower Semiconductor, Inc. Trench power semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521808A (zh) * 2003-02-14 2004-08-18 南亚科技股份有限公司 改善光阻平整度的方法与沟槽电容的下电极的制造方法
JP2006016460A (ja) * 2004-06-30 2006-01-19 Sumco Corp Siを含有する基板の洗浄溶液及びSiを含有する基板の洗浄方法
CN101317258A (zh) * 2005-11-28 2008-12-03 硅绝缘体技术有限公司 通过分子黏附进行键合的方法和设备
CN104350603A (zh) * 2012-03-31 2015-02-11 赛普拉斯半导体公司 非易失性电荷俘获存储器件和逻辑cmos器件的集成
CN103839791A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 应用于沟槽型mos器件的沟槽栅的制备方法
CN105676594A (zh) * 2016-01-21 2016-06-15 上海华虹宏力半导体制造有限公司 防止光刻胶层脱落的方法
US20170365708A1 (en) * 2016-06-20 2017-12-21 Sinopower Semiconductor, Inc. Trench power semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113291A (zh) * 2021-04-06 2021-07-13 武汉新芯集成电路制造有限公司 基片清洁方法
CN113937199A (zh) * 2021-09-08 2022-01-14 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法
CN113937199B (zh) * 2021-09-08 2023-11-21 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法

Similar Documents

Publication Publication Date Title
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US20080318392A1 (en) Shallow trench isolation structure and method for forming the same
US20060141731A1 (en) Method for forming shallow trench isolation in semiconductor device
CN112233974A (zh) 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法
JP2001257259A (ja) 素子分離構造形成方法
US20030209760A1 (en) Semiconductor integrated circuit and method of fabricating the same
JP3204316B2 (ja) 半導体装置の製造方法
US6881661B2 (en) Manufacturing method of semiconductor device
CN116666302A (zh) 浅沟槽隔离结构及其制备方法、半导体结构
JP4499623B2 (ja) 半導体素子の製造方法
CN112652518B (zh) 一种半导体器件的形成方法
US6881670B2 (en) Interconnect process and method for removing metal silicide
US6399494B1 (en) Method of making a semiconductor device
JP3216535B2 (ja) Soi基板およびその製造方法
JP2000243722A (ja) 半導体装置の製造方法
TWI267914B (en) Method of manufacturing semiconductor device
KR100609538B1 (ko) 반도체 소자의 제조 방법
KR100734088B1 (ko) 트랜지스터의 제조방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR20010066326A (ko) 반도체소자의 트렌치 형성방법
JP3985660B2 (ja) 半導体装置の製造方法
CN114864479A (zh) 半导体器件及其制作方法
KR960013501B1 (ko) 반도체 소자의 필드산화막 형성 방법
CN111725137A (zh) 一种半导体器件的形成方法
CN117059565A (zh) 封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115

RJ01 Rejection of invention patent application after publication