JP2010149180A - ２つの基板を接合するための接合方法 - Google Patents
２つの基板を接合するための接合方法 Download PDFInfo
- Publication number
- JP2010149180A JP2010149180A JP2009217024A JP2009217024A JP2010149180A JP 2010149180 A JP2010149180 A JP 2010149180A JP 2009217024 A JP2009217024 A JP 2009217024A JP 2009217024 A JP2009217024 A JP 2009217024A JP 2010149180 A JP2010149180 A JP 2010149180A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrate
- substrates
- mbar
- activation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000004913 activation Effects 0.000 claims abstract description 8
- 238000011282 treatment Methods 0.000 claims abstract description 4
- 238000005304 joining Methods 0.000 claims description 18
- 238000001994 activation Methods 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000000678 plasma activation Methods 0.000 claims description 9
- 230000001680 brushing effect Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000005693 optoelectronics Effects 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
【課題】高温熱処理しなくても満足できる接合エネルギを得ることが可能な接合方法を提供する。
【解決手段】２つの基板を接合するための接合方法であって、基板のうちの少なくとも一方に対して活性化処理を行うステップと、部分真空下で２つの基板の接触工程を行うステップとを備える接合方法に関する。２つのステップの組み合わせに起因して、接合を行うことができると共に、接合ボイドの数が少ない高い接合エネルギを得ることができる。特に、処理されたデバイス又は少なくとも部分的に処理されたデバイスを備える基板に適用できる。
【選択図】図１ｅ
【解決手段】２つの基板を接合するための接合方法であって、基板のうちの少なくとも一方に対して活性化処理を行うステップと、部分真空下で２つの基板の接触工程を行うステップとを備える接合方法に関する。２つのステップの組み合わせに起因して、接合を行うことができると共に、接合ボイドの数が少ない高い接合エネルギを得ることができる。特に、処理されたデバイス又は少なくとも部分的に処理されたデバイスを備える基板に適用できる。
【選択図】図１ｅ
Description
本発明は、２つの基板を接合するための接合方法に関し、特に、２つの基板のうちの少なくとも一方が処理されたデバイス又は少なくとも部分的に処理されたデバイスを備えるとすることができる接合方法に関する。
このような接合状況は、例えば裏面照射型ＣＭＯＳイメージャ構造の製造プロセスにおいては、ＣＭＯＳイメージャの光電子デバイスを備える第１の基板が第２の基板に接合されるときに起こる。接合後、第１の基板は、優先的に、光が裏面を介してデバイス内へ入ることができるように研削することにより薄肉化される。
接合中、２つの基板間の接着は分子間力（ファンデルワールス力）によって達成される。高品質接合を得るため、且つその後の薄肉化ステップを容易にするため、少なくとも７００−１０００ｍＪｏｕｌｅ/ｍ2以上の範囲の高い接合エネルギを得ることが必須である。従来技術では、組み付けられた構造体を一般に１０００℃を超えて加熱することにより高い接合エネルギが得られる。
残念ながら、接合されたアセンブリを高温に晒すことができない状況が存在する。これは、例えば、デバイスが一方の基板上に存在し、接合エネルギを高めるための標準的な熱処理を行うことができない場合である。確かに、標準的な熱処理における約１０００〜１１００℃の高温は、例えばドーパント濃度の広がり又はデバイスを形成する金属の拡散に起因して、デバイスの機能に悪影響を与える。前述した温度状態を使用すると、１．５Ｊ／ｍ２〜２Ｊ／ｍ２の範囲の接合エネルギが観察された。接合アセンブリの高温アニーリングに代わる手段として、接合されるべき表面の表面活性化ステップ、例えばプラズマ活性化の後に低温アニーリングを行うことによって高い接合エネルギに到達することが提案された。
しかしながら、これらのステップが例えばエッジボイド（ｅｄｇｅ ｖｏｉｄ）のような接合ボイド（ｂｏｎｄ ｖｏｉｄ）をもたらし、したがって、接合界面（ｂｏｎｄｅｄ ｉｎｔｅｒｆａｃｅ）で欠陥をもたらす可能性があることが分かった。また、接合エネルギが高ければ高いほどエッジボイドの数が多くなることも分かった。この現象は、特に転写されない層が電子デバイスを備える場合に製造歩留まりに悪影響を与える。
したがって、本発明の目的は、高温熱処理しなくても満足できる接合エネルギを得ることが可能な接合方法を提供することである。
この目的は請求項１に係る方法によって達成される。したがって、２つの基板を接合（ｂｏｎｄｉｎｇ）するための本発明の方法は、ａ）２つの基板のうちの少なくとも一方に対して活性化処理を行うステップと、ｂ）部分真空下で２つの基板の接触工程を行うステップと、を備える。
本発明の驚くべき発見は、２つのステップａ）及びｂ）の組み合わせこそが、所望レベルの接合エネルギ、すなわち、既知の接合プロセスに比べてエッジボイドの数が少ない７００−１０００ｍＪｏｕｌｅ／ｍ２程度の接合エネルギをもたらすということである。また、標準的な粗引きポンプを使用するだけで容易に到達できる部分真空を適用するだけで、処理の実行が高速で且つ容易になる。２つの基板の熱膨膨張係数が非常に異なるために標準的な熱アニール方法を適用できない場合でも、高い接合品質、すなわち、エッジボイドが無い接合品質又は少なくともエッジボイドの数が少ない接合品質を得ることができる。最後に、本発明の方法を用いて観察される接合品質は、脆弱面を形成するためにイオンがドナーウエハ中に注入されるスマートカット（登録商標）技術にしたがって層転写を行うのに十分である。その後、エッジ欠陥が存在しない状態で又はエッジ欠陥の数が少ない状態で、比較的低い温度にもかかわらず、ドナーウエハを備える接合アセンブリを分割することができる。
２つの基板のうちの少なくとも一方は、処理されたデバイス又は少なくとも部分的に処理されたデバイスを備えることができるのが好ましい。
これに関連して、用語“デバイス”は、特にキャパシタ及び／又はトランジスタ構造を備える電子デバイス又は光電子デバイスのような最終デバイスに少なくとも部分的に属する少なくとも一方の基板上の任意の構造体に関連する。本発明の特定の利点は、高い接合エネルギを必要とするが高温に晒され得ない及び／又は所定の割合のエッジボイドが生じてしまう任意の接合構造に対して本発明を適用できるという点である。これは、デバイスが一方の基板の内又は一方の基板の上に存在する場合である。
本発明の有利な実施形態によれば、部分真空は、１−５０Ｔｏｒｒ（１．３３ｍｂａｒ−６６．７ｍｂａｒ）、好ましくは１−２０Ｔｏｒｒ（１．３３ｍｂａｒ−２６．６７ｍｂａｒ）、好ましくは１０−２０Ｔｏｒｒ（１３．３ｍｂａｒ−２６．６ｍｂａｒ）の圧力を有することができる。このレベルの真空度は、粗引きポンプを用いて容易に且つ急速に到達することができ、同時に、費用的に有利である。したがって、所望の接合エネルギ及び欠陥の低いレベルに達するために二次真空度まで上げる必要がない。
ステップｂ）は、室温で、特に１８℃〜２６℃の範囲内の温度で行なわれることが有益である。部分真空下にある接触工程を室温で行うことができることにより、処理の実用化が容易になる。
接合後の処理ステップ中に、接合された基板が最大で５００℃、好ましくは最大で３００℃の温度に晒されることが好ましい。本発明の方法を用いると、接合エネルギがその後の処理のために十分高く、同時に、従来技術と比べて少ない数の接合ボイドが観察され、そのため、接合が向上する。更に、例えば金属の拡散、金属ライン及び／又は接点の溶融に起因する、既に処理された層中の裏面イメージャのようなデバイスの劣化を防止できる。
好ましい実施形態によれば、活性化処理は、接合される表面のプラズマ活性化ステップ、研磨ステップ、洗浄ステップ、及び、ブラッシングステップのうちの少なくとも１つを含むことができる。これに関連して、処理されたデバイス又は少なくとも部分的に処理されたデバイスを伴わない基板のための活性化処理は、洗浄ステップ、プラズマ活性化ステップ、洗浄ステップ、及び、ブラッシングステップをこの順序で含むことが更に好ましい。更に、処理されたデバイス又は少なくとも部分的に処理されたデバイスを有する基板のための活性化処理に関して、活性化処理は、好ましくは、研磨ステップ及び洗浄ステップをこの順序で含むことができる。更に好ましくは、活性化処理は、洗浄ステップ後にプラズマ活性化ステップ及び／又はブラッシングステップを更に含むことができる。これらの処理を用いると、接合エネルギに関する更なる最適化された結果を得ることができる。
有利な実施形態によれば、接触工程は、乾燥した雰囲気、特に１００ｐｐｍ未満のＨ２Ｏ分子を伴う雰囲気で行うことができる。乾燥した雰囲気は、欠陥の発生、特にエッジボイドの発生を更に減少させる。
接触工程は、中性雰囲気、特にアルゴン及び／又は窒素雰囲気で行うのが更に有益である。
好ましい変形例によれば、本発明の方法は、処理されたデバイス上に誘電体層、特に酸化物層を設けるステップを更に備えることができ、誘電体層の表面と第２の基板の１つの表面との間で接合が行なわれる。この誘電体層は例えばＰＥＣＶＤ堆積された酸化物であることができ、更に、該酸化物は、５ÅＲＭＳ未満の表面粗さを示すように平坦化される。したがって、所定の条件下で少なくとも一方の基板上で処理されたデバイス構造の形態とは無関係に接合を行うことができる。
好ましくは、本発明の方法は、接合後に２つの基板のうちの少なくとも一方を薄くする追加のステップを更に備えることができる。そのため、本発明の方法にしたがって得られる高い接合エネルギ及び接合ボイドの数の減少の結果として、限られた熱処理後であっても、接合後に薄肉化を行うことができる。
最後に、本発明は、前述した方法のうちの１つにしたがって製造される基板上に設けられる光電子デバイスにも関連する。
図１ａは、ドナー基板とも呼ばれる第１の基板１を示している。この実施形態において、ドナー基板は、シリコン層３が埋め込み酸化物層５上に設けられ且つ埋め込み酸化物層５がシリコンウエハなどのベース基板７上に設けられて成るシリコン・オン・インシュレータウエハである。ＳＯＩ基板の代わりに、単純なシリコンウエハ、ヒ化ゲルマニウムウエハ、又は、ゲルマニウム・オン・インシュレータなどの任意の他の適した基板を第１の基板１として使用できる。第１の基板１の半導体層３の内及び／又は半導体層３の上には、電子デバイス又は光電子デバイスなどの処理されたデバイス９が既に形成されている。半導体層３は、デバイス９と併せて、約２〜３０μｍ、例えば１５μｍの厚さを有する。第１の基板１上に存在するデバイス９は完全に処理されることができ又は部分的にのみ処理されることができ、このことは、その後の処理ステップにおいて、例えば電気的接続等を行うことによって、デバイスが仕上げられることを意味する。
図１ｂは、デバイス９上に誘電体層１１、例えば酸化物を設けることにある方法の次のステップを示している。誘電体層１１は、この実施形態では、プラズマＣＶＤのような適切な処理を使用して堆積される。この層１１の堆積後、誘電体層１１が平滑層としての機能を果たすことができるように、５ÅＲＭＳ未満の表面粗さを得るべく例えば化学機械研磨ＣＭＰを使用して平坦化ステップが行なわれる。
図１ｃは、ここでは支持基板と呼ばれる第２の基板１３を示しており、該基板は、一般にシリコンウエハであるが、任意の他の適した材料から形成することもできる。接合前に、約０．５−２．５μｍの厚さを有する酸化物層１５を支持基板１３上に設けるために、酸化ステップが行なわれる。あるいは、その後の接合は、酸化物形成ステップを何ら伴うことなく又は支持基板上に酸化物を堆積させることによって行なわれる。
デバイス及び誘電体層１１を有するドナー基板１及び／又は図１ｄに示されるようなその酸化物層１５を有する支持基板１３は、その後、活性化される。
ドナー基板１の活性化の場合には、最初に、更なる第２の研磨ステップが行なわれる。材料の除去は一般に１ミクロン未満、あるいは、更には０．３ミクロン未満であり、それにより、表面が活性化されて接合に備えられる。研磨ステップの後に洗浄ステップが行なわれ、この洗浄ステップは、例えば、表面の磨き上げ、及び、粒子を除去するためのＳＣ１洗浄、又は、スラリー残留物の研磨を含むことができる。これらのステップは、その後の処理ステップで接合が行なわれる表面となる誘電体層１１の表面に対して行なわれる。しかしながら、ある場合には、この研磨ステップを省くことができる。
変形例によれば、ドナー基板の活性化は、その後のブラッシングステップを伴い又は伴わないＯ２及び／又はＮ２プラズマを使用するプラズマ活性化によって補完することができる。このステップは、例えば、接合されるべきドナー基板表面を酸素プラズマ又はＯ２を含むプラズマに対して晒すことにある。プラズマ照射器は、例えば、２００ｍｍウエハに関して約１００Ｗ〜１０００Ｗのプラズマ出力を有し且つ約１〜１００ｍＴｏｒｒ（１．３３ｍｂａｒ〜１３３ｍｂａｒ）のプラズマ圧力を有する反応性イオンエッチング器であってもよい。
次に、支持基板１３の活性化は、例えば約１０分間にわたる３０〜８０℃でのＳＣ１を使用した表面の洗浄、前述した同じ条件下でのＯ２及び／又はＮ２プラズマ活性化、更なる洗浄、及び、その後の処理ステップで接合が行なわれる酸化物層１５の表面の最終的なブラッシングステップにある。
活性化処理ステップの役割は、高い接合エネルギを得ることができるように接合のための表面を生成することである。
その後、図１ｅに示されるように、第１及び第２の基板は、支持基板１３上の酸化物層１５の表面１９がドナー基板１上の誘電体層１１の表面２１と対向する状態で接合チャンバ１７内に配置される。両方の基板は、それらの切り欠きに関して位置合わせされる。基板の導入及び位置合わせの後、チャンバは、閉じられて、１−５０Ｔｏｒｒ、好ましくは１−２０Ｔｏｒｒ、更に好ましくは１０−２０Ｔｏｒｒ程度の真空度まで真空引きされる。一般に、これには約２−３分を要し、また、本発明の目的のため、このレベルの部分的真空は、例えば高真空又は超高真空と比べて適度な時間で接合エネルギを増大させる。更に、本発明を実行するには、一次粗引きポンプのような性能があまり高くない真空ポンプで十分である。
本実施形態における接合チャンバ内の雰囲気は、本質的に、乾燥した雰囲気、特に１００ｐｐｍ未満のＨ２Ｏ分子を伴う雰囲気から成り、及び／又は、更に好ましくは、例えばアルゴン及び／又は窒素から成る中性雰囲気によって構成される。接合チャンバは、室温に維持され、したがって、１８℃〜２６℃の範囲内に維持される。
所望の圧力レベルに達すると、図１ｆに示されるように２つの表面１９，２１が接触され、接合が開始される。一般に、接合は１つの点で始まり、また、接合波が広がって、それにより、最終的に、表面１９，２１が、分子接着力（ファンデルワールス力）によって互いに取り付けられて、ドナー−支持複合物２３を形成する。最初の接触は、例えば機械的なフィンガを用いて、僅かな圧力を側部又は中心に加えることによって、達成することができる。
説明した接合方法を用いると、部分真空下での接触と組み合わせて表面活性化ステップを行う有利な相乗効果に起因して、接合不良（ｂｏｎｄｉｎｇ ｄｅｆｅｃｔ）のレベルが低い又は更には接合不良を伴わない少なくとも７００−１０００ｍＪｏｕｌｅ／ｍ２の範囲の接合エネルギが得られる。また、これらの結果は、５００℃を超える高温で接合後のアニールを行う必要なく達成される。接合前に表面の一方の粒子の存在によって生じるボイドを除き、エッジボイドの発生を（従来技術の接合方法と比べて少なくとも１オーダーの大きさだけ）抑制又は制限できることが分かった。
本実施形態の変形例によれば、図１ｇに示されるようにドナー基板１を薄くすることができる。この薄肉化は、研削及び／又は研磨ステップの後、最初のＳＯＩドナー基板１の埋め込み酸化物５で停止する化学エッチングを行うことによって達成できる。最終的に、エッジ研磨及び／又は研削などの更なる仕上げステップを行うことができる。薄肉化は、必ずしも埋め込み酸化物５で停止するとは限らない。更なる変形例によれば、この酸化物層５を除去することさえもできる。この層３及び最終的に層５は第２の基板上に転写される。この場合、本発明の接合方法は更なる有利な効果を示す。これは、先と同様、得られる高い接合エネルギに起因して、転写された層のエッジが高い品質を有するとともに、該エッジが規則的な輪郭を示し、それにより、ドナーウエハの機械的な薄肉化に起因してウエハのエッジが割れたり又は裂けたりしないからである。
図１ｇに示されるように、ここでは、ＳＯＩデバイス層３の最初のデバイス９が支持基板１３上に転写されてしまっている。デバイスを完成させるため、例えば電気的接続などの更なる処理ステップを行うことができる。
また、図１ｇの構造体２５は、その後の製造処理ステップにおいて支持基板１３としての機能を果たすとすることができる。この場合には、ドナー基板及び支持基板の両方がデバイスを備えることができる。
光電子用途では、図１ｇに示される構造体が埋め込み酸化物層５を介して光を受け、それにより、光が電子デバイス９の背面に衝突する。
変形例によれば、薄肉化は、スマートカット（登録商標）手法を使用して達成することもできる。この場合には、接合の前に、所定の分割領域を形成するためにヘリウム又は水素などの軽い種がドナー基板１に注入される。その後、分割は、図１ｆに示されるような接合アセンブリ２３を例えば３００−５００℃の範囲の室温よりも高い温度に晒している最中又はその後に達成される。
この実施形態では、第１の基板１がその上に既にデバイス９を支持している。それにもかかわらず、本発明はこの種の状況に限定されない。それは、デバイス構造を伴う基板又は伴わない任意の基板を本発明にしたがって処理でき、したがって、そのような基板が高い接合エネルギ及び低いエッジボイド濃度を達成できるからである。
Claims (14)
- ２つの基板を接合する方法であって、
ａ）前記２つの基板のうちの少なくとも一方に対して活性化処理を行うステップと、
ｂ）部分真空下で前記２つの基板の接触工程を行うステップと、
を備える、接合方法。 - 前記２つの基板のうちの少なくとも一方が、処理されたデバイス又は少なくとも部分的に処理されたデバイスを備える、請求項１に記載の接合方法。
- 前記部分真空が、１〜５０Ｔｏｒｒ（１．３３ｍｂａｒ〜６６．７ｍｂａｒ）、好ましくは、１〜２０Ｔｏｒｒ（１．３３ｍｂａｒ〜２６．６７ｍｂａｒ）、更に好ましくは、１０〜２０Ｔｏｒｒ（１３．３ｍｂａｒ〜２６．６ｍｂａｒ）の圧力を有する、請求項１に記載の接合方法。
- ステップｂ）が、室温で、特に１８℃〜２６℃の範囲内の温度で行なわれる、請求項１〜３のいずれか一項に記載の接合方法。
- 接合後の処理ステップ中に、接合された前記基板が最大で５００℃、特に最大で３００℃の温度に晒される、請求項１〜４のいずれか一項に記載の接合方法。
- 前記活性化処理が、接合される表面のプラズマ活性化ステップ、研磨ステップ、洗浄ステップ、及びブラッシングステップのうちの少なくとも１つを含む、請求項１〜５のいずれか一項に記載の接合方法。
- 前記処理されたデバイス又は前記少なくとも部分的に処理されたデバイスを伴わない前記基板のための前記活性化処理が、洗浄ステップ、プラズマ活性化ステップ、洗浄ステップ、及びブラッシングステップをこの順序で含む、請求項６に記載の接合方法。
- 前記処理されたデバイス又は前記少なくとも部分的に処理されたデバイスを有する前記基板のための前記活性化処理が、研磨ステップ及び洗浄ステップをこの順序で含む、請求項６又は請求項７に記載の接合方法。
- 前記活性化処理が、前記洗浄ステップ後にプラズマ活性化ステップ及び／又はブラッシングステップを更に含む、請求項８に記載の接合方法。
- 前記接触工程が、乾燥した雰囲気、特に１００ｐｐｍ未満のＨ２Ｏ分子を伴う雰囲気で行なわれる、請求項１〜９のいずれか一項に記載の接合方法。
- 前記接触工程が、中性雰囲気、特にアルゴン及び／又は窒素雰囲気で行なわれる、請求項１〜１０のいずれか一項に記載の接合方法。
- 前記処理されたデバイス上に誘電体層、特に酸化物層を形成するステップを更に備え、前記誘電体層の表面と第２の基板の１つの表面との間で接合が行なわれる請求項１〜１１のいずれか一項に記載の接合方法。
- 接合後に前記２つの基板のうちの少なくとも一方を薄くするステップを更に備える、請求項１〜１２のいずれか一項に記載の接合方法。
- 請求項１〜１３のいずれか一項に記載の方法にしたがって製造される基板を備える光電子デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08291226.2 | 2008-12-22 | ||
| EP08291226A EP2200077B1 (en) | 2008-12-22 | 2008-12-22 | Method for bonding two substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010149180A true JP2010149180A (ja) | 2010-07-08 |
| JP5453647B2 JP5453647B2 (ja) | 2014-03-26 |
Family
ID=40674178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009217024A Active JP5453647B2 (ja) | 2008-12-22 | 2009-09-18 | ２つの基板を接合するための接合方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20100155882A1 (ja) |
| EP (1) | EP2200077B1 (ja) |
| JP (1) | JP5453647B2 (ja) |
| KR (1) | KR20100073974A (ja) |
| CN (1) | CN101764052B (ja) |
| SG (1) | SG162654A1 (ja) |
| TW (1) | TWI402170B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537622A (ja) * | 2010-07-13 | 2013-10-03 | ハネウェル・インターナショナル・インコーポレーテッド | ウェハ間（ｗａｆｅｒ−ｔｏ−ｗａｆｅｒ）ボンディングを有する中性子探知器 |
| JP2014511278A (ja) * | 2012-01-23 | 2014-05-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハーの恒久的な接合のための方法及び装置、並びに切削器具 |
| JP2017152730A (ja) * | 2017-05-01 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2024157663A1 (ja) * | 2023-01-27 | 2024-08-02 | 日本碍子株式会社 | 接合体の製造方法および接合方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2938202B1 (fr) * | 2008-11-07 | 2010-12-31 | Soitec Silicon On Insulator | Traitement de surface pour adhesion moleculaire |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2963848B1 (fr) | 2010-08-11 | 2012-08-31 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire a basse pression |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| US8564085B2 (en) * | 2011-07-18 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor structure |
| US9540545B2 (en) * | 2011-09-02 | 2017-01-10 | Schlumberger Technology Corporation | Plasma treatment in fabricating directional drilling assemblies |
| FR2980916B1 (fr) * | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| JP5664592B2 (ja) * | 2012-04-26 | 2015-02-04 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2990054B1 (fr) * | 2012-04-27 | 2014-05-02 | Commissariat Energie Atomique | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif. |
| US8669135B2 (en) | 2012-08-10 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for fabricating a 3D image sensor structure |
| CN103117235A (zh) * | 2013-01-31 | 2013-05-22 | 上海新傲科技股份有限公司 | 等离子体辅助键合方法 |
| CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
| DE102014100773A1 (de) * | 2014-01-23 | 2015-07-23 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| CN104916535B (zh) * | 2014-03-13 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种激光诱导热生长氧化硅的方法 |
| FR3029352B1 (fr) * | 2014-11-27 | 2017-01-06 | Soitec Silicon On Insulator | Procede d'assemblage de deux substrats |
| TWI608573B (zh) * | 2016-10-27 | 2017-12-11 | Crystalwise Tech Inc | Composite substrate bonding method |
| CN107946185A (zh) * | 2017-11-22 | 2018-04-20 | 德淮半导体有限公司 | 晶圆键合方法 |
| JP6583897B1 (ja) * | 2018-05-25 | 2019-10-02 | ▲らん▼海精研股▲ふん▼有限公司 | セラミック製静電チャックの製造方法 |
| CN109545766B (zh) * | 2018-11-14 | 2020-08-21 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005229005A (ja) * | 2004-02-16 | 2005-08-25 | Bondotekku:Kk | 真空中での超音波接合方法及び装置 |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223001A (en) * | 1991-11-21 | 1993-06-29 | Tokyo Electron Kabushiki Kaisha | Vacuum processing apparatus |
| KR0126455B1 (ko) * | 1992-05-18 | 1997-12-24 | 가나이 쯔또무 | 수지재료의 접착강도 측정방법 |
| JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
| US5696327A (en) * | 1994-11-23 | 1997-12-09 | Regents Of The University Of Minnesota | Method and apparatus for separating a thin film from a substrate |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US6113721A (en) * | 1995-01-03 | 2000-09-05 | Motorola, Inc. | Method of bonding a semiconductor wafer |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| GB2343550A (en) * | 1997-07-29 | 2000-05-10 | Silicon Genesis Corp | Cluster tool method and apparatus using plasma immersion ion implantation |
| WO1999010927A1 (en) * | 1997-08-29 | 1999-03-04 | Farrens Sharon N | In situ plasma wafer bonding method |
| US6221774B1 (en) * | 1998-04-10 | 2001-04-24 | Silicon Genesis Corporation | Method for surface treatment of substrates |
| US6117695A (en) * | 1998-05-08 | 2000-09-12 | Lsi Logic Corporation | Apparatus and method for testing a flip chip integrated circuit package adhesive layer |
| US6008113A (en) * | 1998-05-19 | 1999-12-28 | Kavlico Corporation | Process for wafer bonding in a vacuum |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2784800B1 (fr) * | 1998-10-20 | 2000-12-01 | Commissariat Energie Atomique | Procede de realisation de composants passifs et actifs sur un meme substrat isolant |
| JP3321455B2 (ja) * | 1999-04-02 | 2002-09-03 | 株式会社アークテック | 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置 |
| US20020187595A1 (en) * | 1999-08-04 | 2002-12-12 | Silicon Evolution, Inc. | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality |
| US6616332B1 (en) * | 1999-11-18 | 2003-09-09 | Sensarray Corporation | Optical techniques for measuring parameters such as temperature across a surface |
| JP4822577B2 (ja) * | 2000-08-18 | 2011-11-24 | 東レエンジニアリング株式会社 | 実装方法および装置 |
| CN1315615C (zh) * | 2000-09-27 | 2007-05-16 | 斯特拉斯保 | 用于设置弹性带的工具及相关方法 |
| JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
| FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
| US6958255B2 (en) * | 2002-08-08 | 2005-10-25 | The Board Of Trustees Of The Leland Stanford Junior University | Micromachined ultrasonic transducers and method of fabrication |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Ｓｕｍｃｏ | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
| US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
| US7399681B2 (en) * | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| JP4066889B2 (ja) * | 2003-06-09 | 2008-03-26 | 株式会社Ｓｕｍｃｏ | 貼り合わせ基板およびその製造方法 |
| WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| JP4479657B2 (ja) * | 2003-10-27 | 2010-06-09 | 住友電気工業株式会社 | 窒化ガリウム系半導体基板の製造方法 |
| JP4744855B2 (ja) * | 2003-12-26 | 2011-08-10 | 日本碍子株式会社 | 静電チャック |
| KR101026956B1 (ko) * | 2004-03-05 | 2011-04-11 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 극박 필름의 분리를 위한 유리-변형 응력파 및나노일렉트로닉스 장치 제작 |
| JP4624991B2 (ja) * | 2004-03-26 | 2011-02-02 | 積水化学工業株式会社 | 酸窒化膜の形成方法、及び形成装置 |
| US7442992B2 (en) * | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP4107316B2 (ja) * | 2005-09-02 | 2008-06-25 | 株式会社日立プラントテクノロジー | 基板貼合装置 |
| US7705342B2 (en) * | 2005-09-16 | 2010-04-27 | University Of Cincinnati | Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes |
| KR100755368B1 (ko) * | 2006-01-10 | 2007-09-04 | 삼성전자주식회사 | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 |
| JP4721435B2 (ja) * | 2006-04-06 | 2011-07-13 | 本田技研工業株式会社 | 接着部の剥離検査方法 |
| US20080044984A1 (en) * | 2006-08-16 | 2008-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors |
| US7473909B2 (en) * | 2006-12-04 | 2009-01-06 | Axcelis Technologies, Inc. | Use of ion induced luminescence (IIL) as feedback control for ion implantation |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| JP5143477B2 (ja) * | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2935537B1 (fr) * | 2008-08-28 | 2010-10-22 | Soitec Silicon On Insulator | Procede d'initiation d'adhesion moleculaire |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| US8147630B2 (en) * | 2008-11-16 | 2012-04-03 | Suss Microtec Lithography, Gmbh | Method and apparatus for wafer bonding with enhanced wafer mating |
| US8338266B2 (en) * | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) * | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
-
2008
- 2008-12-22 EP EP08291226A patent/EP2200077B1/en active Active
-
2009
- 2009-09-09 US US12/556,381 patent/US20100155882A1/en not_active Abandoned
- 2009-09-11 SG SG200906052-6A patent/SG162654A1/en unknown
- 2009-09-11 TW TW098130779A patent/TWI402170B/zh active
- 2009-09-18 JP JP2009217024A patent/JP5453647B2/ja active Active
- 2009-10-09 CN CN2009102057446A patent/CN101764052B/zh active Active
- 2009-10-12 KR KR1020090096805A patent/KR20100073974A/ko active Search and Examination
-
2012
- 2012-08-29 US US13/598,469 patent/US20120322229A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005229005A (ja) * | 2004-02-16 | 2005-08-25 | Bondotekku:Kk | 真空中での超音波接合方法及び装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537622A (ja) * | 2010-07-13 | 2013-10-03 | ハネウェル・インターナショナル・インコーポレーテッド | ウェハ間（ｗａｆｅｒ−ｔｏ−ｗａｆｅｒ）ボンディングを有する中性子探知器 |
| JP2014511278A (ja) * | 2012-01-23 | 2014-05-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハーの恒久的な接合のための方法及び装置、並びに切削器具 |
| US9067363B2 (en) | 2012-01-23 | 2015-06-30 | Ev Group E. Thallner Gmbh | Method and device for permanent bonding of wafers, as well as cutting tool |
| JP2017152730A (ja) * | 2017-05-01 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2024157663A1 (ja) * | 2023-01-27 | 2024-08-02 | 日本碍子株式会社 | 接合体の製造方法および接合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2200077B1 (en) | 2012-12-05 |
| TW201024090A (en) | 2010-07-01 |
| EP2200077A1 (en) | 2010-06-23 |
| SG162654A1 (en) | 2010-07-29 |
| US20100155882A1 (en) | 2010-06-24 |
| JP5453647B2 (ja) | 2014-03-26 |
| TWI402170B (zh) | 2013-07-21 |
| US20120322229A1 (en) | 2012-12-20 |
| CN101764052A (zh) | 2010-06-30 |
| KR20100073974A (ko) | 2010-07-01 |
| CN101764052B (zh) | 2013-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5453647B2 (ja) | ２つの基板を接合するための接合方法 | |
| JP4722823B2 (ja) | 電気特性を向上させた複合基板の作製方法 | |
| EP2004768B1 (fr) | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures | |
| JP2008021971A (ja) | 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法 | |
| US7575988B2 (en) | Method of fabricating a hybrid substrate | |
| US20110151644A1 (en) | Process for fabricating a heterostructure with minimized stress | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| KR101229760B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR102155074B1 (ko) | 분자 접착에 의한 접합 방법 | |
| TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
| WO2016203677A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP6643873B2 (ja) | ２枚の基板を積層する方法 | |
| JP2008177531A (ja) | ダブルプラズマｕｔｂｏｘ | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
| US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes | |
| KR20220124205A (ko) | 두 개의 반도체 기판을 접합하기 위한 방법 | |
| JP2007194345A (ja) | はり合わせ基板の製造方法、及びはり合わせ基板の製造装置 | |
| JP6117134B2 (ja) | 複合基板の製造方法 | |
| KR20090107919A (ko) | 접합 기판의 제조 방법 | |
| TW202125703A (zh) | 絕緣層上覆矽的製造方法 | |
| KR19980060508A (ko) | 접합형 SOI(Silicon-On-Insulator) 기판의 제조 방법 | |
| FR2915624A1 (fr) | Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5453647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |