CN101764052B - 键合两个衬底的方法 - Google Patents
键合两个衬底的方法 Download PDFInfo
- Publication number
- CN101764052B CN101764052B CN2009102057446A CN200910205744A CN101764052B CN 101764052 B CN101764052 B CN 101764052B CN 2009102057446 A CN2009102057446 A CN 2009102057446A CN 200910205744 A CN200910205744 A CN 200910205744A CN 101764052 B CN101764052 B CN 101764052B
- Authority
- CN
- China
- Prior art keywords
- bonding
- substrate
- substrates
- processing
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000004913 activation Effects 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000009991 scouring Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000007935 neutral effect Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000001994 activation Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005411 Van der Waals force Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Abstract
本发明涉及一种键合两个衬底的方法，该方法包括对这两个衬底中的至少一个进行活化处理的步骤，以及在低真空的情况下使这两个衬底彼此接触的步骤。由于组合了这两个步骤，所以能够实施键合并获得高键合能，同时减少了键合空隙的数量。本发明特别适用于具有处理过的或至少部分处理过的器件的衬底。
Description
技术领域
本发明涉及一种键合两个衬底的方法，更具体地涉及如下一种方法，在该方法中这两个衬底中的至少一个可以具有处理过的或至少部分处理过的器件。这种键合情况例如出现在背面受光的CMOS成像器结构的制造过程中、将具有CMOS成像器光电器件的第一衬底键合到第二衬底之时。在该键合之后，优选通过研磨来减薄第一衬底，从而光可以从背面进入器件。
背景技术
在键合期间，两个衬底之间的粘合通过分子力(范德华力)实现。为了实现高质量的键合且为了使后续减薄步骤容易进行，必须达到高键合能，其至少在700至1000mJ/m2范围内或甚至更大。在现有技术中，通过将组合后的结构加热至通常超过1000℃的温度来获得高键合能。
但遗憾的是，存在不能将键合后的组件暴露在高温下的情况。这样的实例例如是器件设置在其中一个衬底上，不能实施促进键合能的标准热处理。实际上，例如由于掺杂剂浓度的扩散或构成器件的金属的扩散，所以标准热处理中约1000℃至约1100℃的高温将对器件的功能产生负面影响。利用上述温度范围，已经观测到1.5J/m2至2J/m2范围内的键合能。
作为对键合后的组件进行高温退火的替代，已经提出通过表面活化(activation)步骤来实现高键合能，例如对要被键合的表面进行等离子体活化然后以低温退火。但是已经观察到，这些步骤可能会导致出现键合空隙(例如边缘空隙)，进而导致在键合后的界面上出现缺陷。而且还观察到，键合能越高，则边缘空隙的数量就越多。这种现象会对生产成品率产生负面影响，特别是在非转移层包括电子器件的情况下。
发明内容
因此，本发明的目的是提供一种键合方法，通过使用该方法在不使用高温热处理的情况下能够获得令人满意的键合能。
利用如下所述的本发明第一方面的方法来实现上述目的，这种用于键合两个衬底的创造性方法包括下列步骤：a)对这两个衬底中的至少一个进行活化处理；和b)在低真空(即部分真空，partial vacuum)的情况下使这两个衬底接触。
本发明的意想不到的发现在于，两个步骤a)和b)的组合得到了所需键合能级，即约为700-1000mJoule/m2，同时与已知的键合处理相比，降低了边缘空隙的数量。而且，由于仅应用低真空(仅利用标准粗抽真空泵(rough pump)就能轻易实现该低真空)，因此能够简单快速地执行该处理。即使在两个衬底的热膨胀系数具有很大差异，以致不能实施标准热退火方法的情况下，也可实现高键合质量，即没有边缘空隙或至少减少了边缘空隙的数量。最后，利用本创造性方法获得的键合质量足以实现根据Smart CutTM技术的层转移，其中，将离子注入到施主晶片中以限定一“弱面”。接着，即使在比较低的温度下，包括施主晶片的键合后的组件也能够在没有边缘缺陷或减少了边缘缺陷的数量的情况下被分离。
优选地，这两个衬底中的至少一个可以具有处理过的或至少部分处理过的器件。
在本文中，术语“器件”涉及至少一个所述衬底上的任意结构，其至少部分地属于成品器件，所述成品器件例如是电子器件或光电器件，它们包括电容和/或晶体管结构以及其他部件/结构。本发明的特殊优点在于，本发明可应用到任何需要高键合能但又不能暴露在高温中的键合结构，和/或受害于边缘空隙的存在的键合结构。当器件存在于其中一个衬底之中或之上时就属于这种情况。
根据本发明的一个有利实施方式，低真空的压力可以是1-50Torr(1.33mbar-66.7mbar)，优选为1-20Torr(1.33mbar-26.6mbar)，更优选在10-20Torr(13.3mbar-26.6mbar)之间。这种真空度可以通过粗抽真空泵简单快速地实现，同时又具有成本优势。因此，无需进而进行二次抽真空就能得到所需的键合能并且降低了缺陷程度。
有利的是，步骤b)可在室温下实施，特别是在18℃-26℃的温度范围内实施。这种在低真空下在室温实施接触步骤的可能性有助于该工艺的实际实现。
优选的是，在键合之后，在后续的处理步骤期间，将键合后的衬底暴露在最高500℃的温度下，优选为最高300℃。利用本创造性方法，键合能对于后续处理来说是足够高的，同时与现有技术比较，可以观测到键合空隙的数量减少了，这又促进了键合。而且，可以避免例如由于金属扩散、金属线和/或接触点的熔化，使得在已经处理过的层中的、如背面成像器这样的器件出现劣化。
根据一个优选实施方式，活化处理可以包括对要被键合的一个或多个表面执行下列步骤中的至少一个：等离子体活化、抛光步骤、清洗步骤和擦洗步骤。在本文中进一步优选的是，针对不具有处理过的或至少部分处理过的器件的衬底的活化处理包括按照下列顺序执行的清洗步骤、等离子体活化、清洗步骤和擦洗步骤。此外，对于具有处理过的或至少部分处理过的器件的衬底来说，活化处理优选可以包括按照下列顺序执行的抛光步骤和清洗步骤。更加优选的是，该活化处理还可以包括在所述清洗步骤之后的等离子体活化步骤和/或擦洗步骤。利用这些处理，可得到有关键合能的进一步优化的结果。
根据一个有利实施方式，接触步骤可以在干燥气氛下实施，特别是在H2O分子少于100ppm的情况下。该干燥气氛进一步减少了缺陷的产生，特别是边缘空隙的产生。
更有利的是，接触步骤可以在中性气氛下实施，特别是在氩和/或氮的气氛下。
根据一个优选变型方式，本创造性方法可进一步包括在处理过的器件之上设置尤其是氧化物层这样的介电层的步骤，其中，键合发生在介电层的表面和第二衬底的一个表面之间。这种介电层例如可以是PECVD沉积的氧化物，而且其被平坦化以呈现出低于
RMS的表面粗糙度。因此在预定情况下，可以与至少一个衬底上的处理过的器件结构的布局无关地执行键合。
优选地，本创造性方法可包括一个额外的步骤，该步骤是在键合之后减薄两个衬底中的至少一个。根据本创造性方法，实现高键合能和降低键合空隙数量的结果是，即使在有限的热处理之后，也能够在键合之后实施减薄。
最后，本发明还涉及一种光电器件，其设置在根据上文所描述的其中一个方法制造的衬底上。
附图说明
现在将参考下列附图更加详细地描述本发明的有利实施方式：
图1a-1g示出了根据本发明的键合方法的一个实施方式。
具体实施方式
图1a示出了第一衬底1，其也称为施主衬底。在本实施方式中，施主衬底是绝缘体上硅晶片，其具有硅层3，该硅层3设置在掩埋氧化物层5上，该掩埋氧化物层5又设置在基础衬底7上，该基础衬底7例如是硅晶片。任何其他的合适的衬底(例如纯硅晶片、砷化锗晶片或绝缘体上锗等等)都可以代替SOI衬底而用作第一衬底1。处理过的器件9，例如电子器件或光电器件，已经制造在第一衬底1的半导体层3之中和/或之上。通常，半导体层3加上器件9具有约2至30μm的厚度，例如15μm。设置于第一衬底1上的器件9可以是完全处理过的或仅部分处理过的，这意味着在后续工艺步骤中，例如通过设置电连接，使得这些器件成为成品。
图1b示出了该方法的下一步骤，其包括在器件9上提供例如氧化物这样的介电层11。利用适当的工艺(例如，等离子体增强CVD)来沉积本实施方式的介电层11。沉积该层11之后，例如利用化学机械抛光CMP来实施平坦化步骤，以获得小于
RMS的表面粗糙度，从而介电层11可作为找平层(leveling layer)。
图1c示出了在这里被称为支撑衬底的第二衬底13，其通常是一硅晶片，但也可以是任何其他的适当材料制成。在键合之前，实施氧化步骤以在支撑衬底13上提供氧化物层15，该氧化物层15的厚度约为0.5-2.5μm。或者，在没有任何氧化物形成步骤的情况下或在支撑衬底上沉积氧化物的情况下来实施后续的键合。
接着活化具有器件和介电层11的施主衬底1和/或如图1d中所示的具有其氧化物层15的支撑衬底13。
在施主衬底1活化的情况下，首先实施额外的第二抛光步骤。所移除的材料通常少于1微米或者甚至少于0.3微米，从而活化表面并为键合做好准备。抛光步骤之后是清洗步骤，清洗步骤例如包括刷洗表面和SC1清洗，以去除颗粒或抛光浆渣。在将要在后续处理步骤中进行键合的介电层11表面上实施这些步骤。但是在某些情况下，可以省略该抛光步骤。
根据一个变型方式，通过利用O2和/或N2等离子体的等离子活化(其包括或不包括后续的擦洗步骤)，来补充施主衬底的活化。这个步骤例如包括将要被键合的施主衬底表面暴露给氧等离子体或含O2的等离子体。等离子体暴露工具例如可以是反应离子蚀刻工具(Reactive Ion Etchingtool)，对于200mm晶片来说，其具有约100W至1000W的等离子功率并且具有约1至100mTorr(1.33mbar至133mbar)的等离子压力。
支撑衬底13的活化又包括：表面清洗，例如利用SC1在30℃至80℃清洗约10分钟；在如上文所述的相同条件下的O2和/或N2等离子活化；对氧化物层15的将在后续工艺步骤中发生键合的表面执行额外的清洗和最终的擦洗步骤。
活化工艺步骤的作用是制备用于键合的表面，以便实现高键合能。
随后，如图1e中所示的，将第一和第二衬底置于键合室17中，支撑衬底13上的氧化物层15的表面19面对施主衬底1的介电层11的表面21。通常，依据两个衬底的对准标记来对准这两个衬底。在这些衬底被放入并被对准之后，封闭该室且抽真空到约1-50Torr，优选为1-20Torr且更优选为10至20Torr之间的程度。通常，这个过程持续约2-3分钟，而对于本发明的目的来说，这个等级的低真空使得在适度时间内(例如，与高真空或超高真空相比)增加了键合能。而且，例如初级粗抽真空泵这样的低复杂程度的真空泵就足以实施本发明。
在本实施方式的键合室中的气氛主要包括干燥气氛(特别是H2O分子少于100ppm的气氛)和/或进一步优选的例如由氩和/或氮构成的中性气氛。键合室保持在室温，因此处于18℃至26℃的温度范围内。
当达到所需压力等级时，使得两个表面19和21开始接触，如图1f所示的那样，并且开始键合。通常，键合发生在一点且键合波传播开来，以使得表面19和21最终通过分子间接合力(范德华力)彼此连接，并形成施主-支撑复合体23。例如，可通过机械指在一侧或中心施加轻微的压力而实现初始接触。
由于表面活化步骤与在低真空下的接触相结合地实施而带来的有利协同效果，借助于所描述的键合方法能够实现至少700-1000mJoule/m2范围内的键合能，同时降低了键合缺陷的程度或甚至没有键合缺陷。而且，无需在大于500℃的高温下实施键合后退火(post-bonding anneal)就能实现这些结果。已经观测到，除了由键合之前就存在于两个表面之一上的颗粒而产生的空隙之外，可以抑制或限制(与现有键合方法相比，可达到至少一个数量级)边缘空隙的出现。
根据该实施方式的一变型方式，施主衬底1可被减薄，如图1g所示。所述减薄可以这样实现：首先进行研磨和/或抛光步骤，随后进行化学蚀刻，该化学蚀刻终止在初始SOI施主衬底1的掩埋氧化物5处。最后可以实施其他完成步骤，例如边缘抛光和/或研磨。该减薄不一定非要终止于掩埋氧化物5。根据另一变型方式，甚至也可以移除氧化物层5。这里，层3和或许存在的层5被转移到第二衬底上。在这种情况下，该创造性的键合方法又显示出进一步的有利效果，即，仍然因为实现了高键合能，所以转移层的边缘具有高质量，其显示出规则轮廓，在晶片边缘上没有因为对施主晶片进行机械减薄而出现裂缝或破损。
如图1g中所示，现在SOI器件层3的初始器件9已经转移到了支撑衬底13上。为了完成所述器件，可以实施额外处理步骤，如电连接等。
而且，图1g的结构2可以充当后续制造工艺步骤中的支撑衬底13。在这种情况下，施主衬底和支撑衬底都可包括器件。
在光电应用中，如图1g所示的结构将经由掩埋氧化物层5接收光，以使得光照射电子器件9的背面。
根据一个变型方式，还可利用Smart CutTM方法来实现减薄。在这种情况下，在键合之前，将诸如氦或氢这样的轻质原子物质注入到施主衬底1中，以形成预定分离区。接着，在键合后的组件23(如图1f所示)暴露在高于室温(例如在300-500℃的范围内)期间或之后执行分离。
在本实施方式中，第一衬底1已经在其上承载了器件9。但是本发明并不限于此情况，任何具有器件结构或不具有器件结构的衬底都可根据本发明处理，并由此实现高键合能和降低的边缘空隙浓度。
Claims (18)
1.一种键合两个衬底的方法，所述方法包括下列步骤：
a）对这两个衬底中的至少一个进行活化处理；
b）在低真空的情况下使这两个衬底彼此接触，其中，所述低真空的压力为1-50Torr，即1.33mbar-66.7mbar。
2.根据权利要求1所述的方法，其中，这两个衬底中的至少一个具有处理过的或至少部分处理过的器件。
3.根据权利要求1至2之一所述的方法，其中，所述步骤b）在室温下实施。
4.根据权利要求3所述的方法，其中，所述步骤b）在18℃-26℃的温度范围内实施。
5.根据权利要求1所述的方法，其中，在键合之后，在后续处理步骤期间，将键合后的衬底暴露在最高500℃的温度情况下。
6.根据权利要求5所述的方法，其中，在键合之后，在后续处理步骤期间，将键合后的衬底暴露在最高300℃的温度情况下。
7.根据权利要求1所述的方法，其中，所述活化处理包括对要被键合的一个或多个表面执行下列步骤中的至少一个：等离子体活化、抛光步骤、清洗步骤和擦洗步骤。
8.根据权利要求7所述的方法，其中，针对不具有处理过的或至少部分处理过的器件的衬底的活化处理包括按照下列顺序执行的清洗步骤、等离子体活化、清洗步骤和擦洗步骤。
9.根据权利要求7或8所述的方法，其中，针对具有处理过的或至少部分处理过的器件的衬底的活化处理包括按照下列顺序执行的抛光步骤和清洗步骤。
10.根据权利要求9所述的方法，其中，所述活化处理还包括在所述清洗步骤之后的等离子体活化步骤和/或擦洗步骤。
11.根据权利要求1所述的方法，其中，所述接触步骤是在干燥气氛下实施的。
12.根据权利要求11所述的方法，其中，所述接触步骤是在H2O分子少于100ppm的气氛下实施的。
13.根据权利要求1所述的方法，其中，所述接触步骤是在中性气氛下实施的。
14.根据权利要求13所述的方法，其中，所述接触步骤是在氩和/或氮的气氛下实施的。
15.根据权利要求1所述的方法，所述方法进一步包括在处理过的器件上设置介电层的步骤，其中，键合发生在所述介电层的表面和第二衬底的一个表面之间。
16.根据权利要求15所述的方法，所述方法进一步包括在处理过的器件上设置氧化物层的步骤，其中，键合发生在所述氧化层的表面和第二衬底的一个表面之间。
17.根据权利要求1所述的方法，所述方法进一步包括在键合之后减薄这两个衬底中的至少一个的步骤。
18.光电器件，其包括根据权利要求1-17之一所述的方法制造的衬底。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08291226A EP2200077B1 (en) | 2008-12-22 | 2008-12-22 | Method for bonding two substrates |
| EP08291226 | 2008-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101764052A CN101764052A (zh) | 2010-06-30 |
| CN101764052B true CN101764052B (zh) | 2013-01-23 |
Family
ID=40674178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102057446A Active CN101764052B (zh) | 2008-12-22 | 2009-10-09 | 键合两个衬底的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20100155882A1 (zh) |
| EP (1) | EP2200077B1 (zh) |
| JP (1) | JP5453647B2 (zh) |
| KR (1) | KR20100073974A (zh) |
| CN (1) | CN101764052B (zh) |
| SG (1) | SG162654A1 (zh) |
| TW (1) | TWI402170B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2938202B1 (fr) * | 2008-11-07 | 2010-12-31 | Soitec Silicon On Insulator | Traitement de surface pour adhesion moleculaire |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| US8310021B2 (en) * | 2010-07-13 | 2012-11-13 | Honeywell International Inc. | Neutron detector with wafer-to-wafer bonding |
| FR2963848B1 (fr) * | 2010-08-11 | 2012-08-31 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire a basse pression |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| US8564085B2 (en) * | 2011-07-18 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor structure |
| US9540545B2 (en) * | 2011-09-02 | 2017-01-10 | Schlumberger Technology Corporation | Plasma treatment in fabricating directional drilling assemblies |
| FR2980916B1 (fr) * | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| SG186759A1 (en) * | 2012-01-23 | 2013-02-28 | Ev Group E Thallner Gmbh | Method and device for permanent bonding of wafers, as well as cutting tool |
| JP5664592B2 (ja) * | 2012-04-26 | 2015-02-04 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2990054B1 (fr) | 2012-04-27 | 2014-05-02 | Commissariat Energie Atomique | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif. |
| US8669135B2 (en) | 2012-08-10 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for fabricating a 3D image sensor structure |
| CN103117235A (zh) * | 2013-01-31 | 2013-05-22 | 上海新傲科技股份有限公司 | 等离子体辅助键合方法 |
| CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
| DE102014100773A1 (de) * | 2014-01-23 | 2015-07-23 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| CN104916535B (zh) * | 2014-03-13 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种激光诱导热生长氧化硅的方法 |
| FR3029352B1 (fr) * | 2014-11-27 | 2017-01-06 | Soitec Silicon On Insulator | Procede d'assemblage de deux substrats |
| TWI608573B (zh) * | 2016-10-27 | 2017-12-11 | Crystalwise Tech Inc | Composite substrate bonding method |
| JP6334777B2 (ja) * | 2017-05-01 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN107946185A (zh) * | 2017-11-22 | 2018-04-20 | 德淮半导体有限公司 | 晶圆键合方法 |
| JP6583897B1 (ja) * | 2018-05-25 | 2019-10-02 | ▲らん▼海精研股▲ふん▼有限公司 | セラミック製静電チャックの製造方法 |
| CN109545766B (zh) * | 2018-11-14 | 2020-08-21 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662549A1 (en) * | 2003-09-01 | 2006-05-31 | SUMCO Corporation | Method for manufacturing bonded wafer |
| EP1998368A2 (en) * | 2007-05-31 | 2008-12-03 | Shin-Etsu Chemical Company, Ltd. | Method for manufacturing soi wafer |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223001A (en) * | 1991-11-21 | 1993-06-29 | Tokyo Electron Kabushiki Kaisha | Vacuum processing apparatus |
| KR0126455B1 (ko) * | 1992-05-18 | 1997-12-24 | 가나이 쯔또무 | 수지재료의 접착강도 측정방법 |
| JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
| US5696327A (en) * | 1994-11-23 | 1997-12-09 | Regents Of The University Of Minnesota | Method and apparatus for separating a thin film from a substrate |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US6113721A (en) * | 1995-01-03 | 2000-09-05 | Motorola, Inc. | Method of bonding a semiconductor wafer |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US6207005B1 (en) * | 1997-07-29 | 2001-03-27 | Silicon Genesis Corporation | Cluster tool apparatus using plasma immersion ion implantation |
| WO1999010927A1 (en) * | 1997-08-29 | 1999-03-04 | Farrens Sharon N | In situ plasma wafer bonding method |
| US6221774B1 (en) * | 1998-04-10 | 2001-04-24 | Silicon Genesis Corporation | Method for surface treatment of substrates |
| US6117695A (en) * | 1998-05-08 | 2000-09-12 | Lsi Logic Corporation | Apparatus and method for testing a flip chip integrated circuit package adhesive layer |
| US6008113A (en) * | 1998-05-19 | 1999-12-28 | Kavlico Corporation | Process for wafer bonding in a vacuum |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2784800B1 (fr) * | 1998-10-20 | 2000-12-01 | Commissariat Energie Atomique | Procede de realisation de composants passifs et actifs sur un meme substrat isolant |
| JP3321455B2 (ja) * | 1999-04-02 | 2002-09-03 | 株式会社アークテック | 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置 |
| US20020187595A1 (en) * | 1999-08-04 | 2002-12-12 | Silicon Evolution, Inc. | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality |
| US6616332B1 (en) * | 1999-11-18 | 2003-09-09 | Sensarray Corporation | Optical techniques for measuring parameters such as temperature across a surface |
| JP4822577B2 (ja) * | 2000-08-18 | 2011-11-24 | 東レエンジニアリング株式会社 | 実装方法および装置 |
| KR20030033084A (ko) * | 2000-09-27 | 2003-04-26 | 스트라스바흐, 인코포레이티드 | 배면연마 테이프를 남겨두고 웨이퍼를 배면연마하는 방법 |
| JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
| FR2874455B1 (fr) * | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
| US6958255B2 (en) * | 2002-08-08 | 2005-10-25 | The Board Of Trustees Of The Leland Stanford Junior University | Micromachined ultrasonic transducers and method of fabrication |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Ｓｕｍｃｏ | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
| US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
| US7399681B2 (en) * | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| JP4066889B2 (ja) * | 2003-06-09 | 2008-03-26 | 株式会社Ｓｕｍｃｏ | 貼り合わせ基板およびその製造方法 |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| CN100552888C (zh) * | 2003-10-27 | 2009-10-21 | 住友电气工业株式会社 | 氮化镓半导体衬底及其制造方法 |
| JP4744855B2 (ja) * | 2003-12-26 | 2011-08-10 | 日本碍子株式会社 | 静電チャック |
| JP2005229005A (ja) * | 2004-02-16 | 2005-08-25 | Bondotekku:Kk | 真空中での超音波接合方法及び装置 |
| JP4700680B2 (ja) * | 2004-03-05 | 2011-06-15 | ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア | 超薄膜を分離するガラスによって調節された応力波及びナノエレクトロニクス素子の作製 |
| US7507678B2 (en) * | 2004-03-26 | 2009-03-24 | Sekesui Chemical Co., Ltd. | Method and apparatus for forming oxynitride film and nitride film, oxynitride film, nitride film, and substrate |
| US7442992B2 (en) * | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP4107316B2 (ja) * | 2005-09-02 | 2008-06-25 | 株式会社日立プラントテクノロジー | 基板貼合装置 |
| WO2007035295A1 (en) * | 2005-09-16 | 2007-03-29 | University Of Cincinnati | Silicon mems based two-phase heat transfer device |
| KR100755368B1 (ko) * | 2006-01-10 | 2007-09-04 | 삼성전자주식회사 | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 |
| JP4721435B2 (ja) * | 2006-04-06 | 2011-07-13 | 本田技研工業株式会社 | 接着部の剥離検査方法 |
| US20080044984A1 (en) * | 2006-08-16 | 2008-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors |
| US7473909B2 (en) * | 2006-12-04 | 2009-01-06 | Axcelis Technologies, Inc. | Use of ion induced luminescence (IIL) as feedback control for ion implantation |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| FR2935537B1 (fr) * | 2008-08-28 | 2010-10-22 | Soitec Silicon On Insulator | Procede d'initiation d'adhesion moleculaire |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| WO2010057068A2 (en) * | 2008-11-16 | 2010-05-20 | Suss Microtec, Inc. | Method and apparatus for wafer bonding with enhanced wafer mating |
| US8338266B2 (en) * | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) * | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
-
2008
- 2008-12-22 EP EP08291226A patent/EP2200077B1/en active Active
-
2009
- 2009-09-09 US US12/556,381 patent/US20100155882A1/en not_active Abandoned
- 2009-09-11 TW TW098130779A patent/TWI402170B/zh active
- 2009-09-11 SG SG200906052-6A patent/SG162654A1/en unknown
- 2009-09-18 JP JP2009217024A patent/JP5453647B2/ja active Active
- 2009-10-09 CN CN2009102057446A patent/CN101764052B/zh active Active
- 2009-10-12 KR KR1020090096805A patent/KR20100073974A/ko active Search and Examination
-
2012
- 2012-08-29 US US13/598,469 patent/US20120322229A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1662549A1 (en) * | 2003-09-01 | 2006-05-31 | SUMCO Corporation | Method for manufacturing bonded wafer |
| EP1998368A2 (en) * | 2007-05-31 | 2008-12-03 | Shin-Etsu Chemical Company, Ltd. | Method for manufacturing soi wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010149180A (ja) | 2010-07-08 |
| JP5453647B2 (ja) | 2014-03-26 |
| US20100155882A1 (en) | 2010-06-24 |
| US20120322229A1 (en) | 2012-12-20 |
| EP2200077B1 (en) | 2012-12-05 |
| EP2200077A1 (en) | 2010-06-23 |
| KR20100073974A (ko) | 2010-07-01 |
| TW201024090A (en) | 2010-07-01 |
| CN101764052A (zh) | 2010-06-30 |
| TWI402170B (zh) | 2013-07-21 |
| SG162654A1 (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101764052B (zh) | 键合两个衬底的方法 | |
| JP4722823B2 (ja) | 電気特性を向上させた複合基板の作製方法 | |
| US20230187264A1 (en) | Methods for bonding semiconductor elements | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| KR20230163554A (ko) | 캐리어의 직접 결합 및 분리 | |
| KR100996539B1 (ko) | 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 | |
| US7371662B2 (en) | Method for forming a 3D interconnect and resulting structures | |
| US20050082526A1 (en) | Techniques for layer transfer processing | |
| US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
| CA2399282A1 (en) | Method for low temperature bonding and bonded structure | |
| WO2008107751A1 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
| CN114927538B (zh) | 晶圆键合方法以及背照式图像传感器的形成方法 | |
| US10276492B2 (en) | Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures | |
| US7811901B1 (en) | Method and edge region structure using co-implanted particles for layer transfer processes | |
| CN107154379B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| TW202125703A (zh) | 絕緣層上覆矽的製造方法 | |
| JP6117134B2 (ja) | 複合基板の製造方法 | |
| KR20220124205A (ko) | 두 개의 반도체 기판을 접합하기 위한 방법 | |
| CN111630653A (zh) | 可分离结构及使用所述结构的分离方法 | |
| CN116110848A (zh) | 绝缘硅上锗结构衬底的键合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |