JPH10335448A - 誘電体分離基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＳＩチップの剥離をより低減し、歩留まり
の向上を図り得る誘電体分離基板の製造方法を提供す
る。 【解決手段】 単結晶Ｓｉ基板１０６と支持基板１０１
を貼り合わせた時にＬＳＩチップパターン部１０２の外
周部１０３に相当する領域に、支持基板１０１側にウエ
ハ外周に向かってボイド導出溝１０５を配置する。その
ボイド導出溝１０５は支持基板１０１の主表面側に形成
した酸化膜にパターニングされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、誘電体分離基板の製造方法に関する
ものである。

【０００２】

【従来の技術】従来の多結晶Ｓｉを介在した貼り合わせ
誘電体分離基板の製造方法としては、特開昭６１−２９
２９３４号公報やＩＥＥＥ ＩＳＰＳＤ １９９２ ｐ
ｐ．３１６〜３２１等に記載されるものが提案されてい
る。以下、その構成を図を用いて説明する。

【０００３】図１０及び図１１に従来の誘電体分離基板
の製造方法を示す。 （１）まず、図１０（ａ）に示すように、例えば、＜１
００＞結晶方位面を有する単結晶Ｓｉ基板（ウエハ）４
０１の主表面側に、所望の深さを有するＶ字溝４０２を
異方性エッチング技術を用いて形成する。なお、Ｖ字溝
４０２の形成時に、Ｖ字溝４０２に起因した単結晶Ｓｉ
基板４０１の破損を防ぐため、単結晶Ｓｉ基板４０１外
周部に溝が形成されないように、図１２に示すように、
単結晶Ｓｉ基板４０１にオリエンテーションフラット４
０１Ａを基準とした、ＬＳＩチップパターン部４０６レ
イアウトにしている。

【０００４】（２）次に、図１０（ｂ）に示すように、
Ｖ字溝４０２を含む単結晶Ｓｉ基板４０１の主表面側
に、この単結晶Ｓｉ基板４０１と同一導電型の埋め込み
拡散層４０３を形成し、次いで素子間を分離するための
分離絶縁膜４０４を形成する。 （３）次に、図１０（ｃ）に示すように、分離絶縁膜４
０４を介在させて単結晶Ｓｉ基板４０１上に多結晶Ｓｉ
層４０５を形成する。

【０００５】この時の多結晶Ｓｉ層４０５の厚さは、少
なくともＶ字溝４０２を埋めることが必要であり、通常
はそのＶ字溝４０２の深さの２倍程度である。 （４）次に、図１０（ｄ）に示すように、単結晶Ｓｉ基
板４０１の底面と平行になるように、多結晶Ｓｉ層４０
５をＡ−Ａ線〔図１０（ｃ）参照〕で示した位置まで除
去し、次いで、その多結晶Ｓｉ層４０５の主表面側に鏡
面処理を施すことによって、表面粗さ５００Å以下の鏡
面４０５Ａを形成する。

【０００６】（５）次に、図１１（ａ）に示すように、
例えば、１．０μｍの酸化膜４０７を形成した支持基板
４０８の主表面と、前記多結晶Ｓｉ層４０５の主表面側
に鏡面処理を施した前記単結晶Ｓｉ基板４０１の主表面
を清浄化するとともに活性化する。その後、前記支持基
板４０８と前記単結晶Ｓｉ基板４０１の各主表面側同士
を密着させる。

【０００７】この密着工程においては、通常、図１３に
示すように、支持治具４１７を用いて、支持基板４０８
の片隅より、例えば単結晶半導体基板（ウエハ）４０１
のオリエンテーションフラット４０１Ａ側から徐々に密
着させていくことにより、密着不良、いわゆる「ボイ
ド」を抑制するようにしている。次に、例えば１２００
℃、２時間の高温熱処理を行うことにより、接合基板４
０９を形成する。

【０００８】（６）次に、図１１（ｂ）に示すように、
単結晶Ｓｉ基板４０１の反対側の主表面側からＢ−Ｂ線
〔図１１（ａ）参照〕で示した位置まで研磨除去するこ
とによって、相互に分離された単結晶Ｓｉ島４１０を有
する誘電体分離基板４１１が形成される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記し
た従来の誘電体分離基板の製造方法では、図１０（ｄ）
に示す多結晶Ｓｉ層４０５の鏡面仕上げ工程において、
図１４の要部拡大図に示すように、半導体基板４０１の
平坦部上とＶ字溝４０２上の多結晶Ｓｉ層４０５の配向
性の違いにより、図中○印内に示すように、Ｖ字溝４０
２部上の多結晶Ｓｉ層４０５に約１００Å程度の凹部４
０５Ａが形成されてしまう。この凹部４０５Ａの段差量
はＶ字溝４０２が深くなるにつれて、より顕著となる。

【００１０】そして、図１３に示す、単結晶Ｓｉ基板４
０１と支持基板４０８との密着工程において、前記凹部
４０５Ａがある箇所では、その凹部４０５Ａの段差量が
大きい程、また、凹部４０５Ａのパターンレシオが大き
い程、平坦部に比べて密着速度が遅くなる。このため、
図１５に示すように、凹部４０５Ａを有する単結晶Ｓｉ
基板４０１上に形成されたＬＳＩチップパターン部４０
６は、パターンのない外周の平坦部に比べて密着速度が
遅くなり（図中矢印の長さは密着速度を表す）、ＬＳＩ
チップパターン部４０６内にボイド（未接合部分）４０
７が残留していた。

【００１１】この種のボイドはその後のウエハプロセ
ス、特に熱拡散プロセスにおいては、ＬＳＩチップが剥
離し、歩留まりを下げるという問題があった。このよう
な問題点を除去するために、例えば特開平８−１１１３
５９号公報に開示されているような製造方法が提案され
ている。図１６はかかる他の従来例のＬＳＩチップパタ
ーンレイアウト図である。

【００１２】この図に示すように、単結晶Ｓｉ基板４０
１上に形成されたＬＳＩチップパターン部４０６のない
外周部上に周辺パターン４２１、つまり凹部を形成す
る。これにより、単結晶Ｓｉ基板４０１と、支持基板４
０８との密着工程において、図１７に示すように、ＬＳ
Ｉチップパターン部４０６のないウエハ外周部は、ＬＳ
Ｉチップパターン部４０６のある中心部に比べ密着速度
が遅くなり、ボイドの発生は低減する。つまり、ＬＳＩ
チップパターン部４０６のある中心部の密着速度Ｖ₁ よ
り周辺部の密着速度Ｖ₂ の方が遅くなる。

【００１３】しかしながら、この製造方法においてもボ
イドの発生は約５０％であり、十分に低減することはで
きなかった。本発明は、上記問題点を除去し、ＬＳＩチ
ップの剥離をより低減し、歩留まりの向上を図り得る誘
電体分離基板の製造方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕第１の半導体基板の主表面側に溝を加工する工程
と、この溝が加工された前記第１の半導体基板の主表面
側に絶縁膜を形成する工程と、この絶縁膜を介して前記
第１の半導体基板の主表面側に前記溝の深さ以上の厚さ
を有する多結晶シリコン層を形成する工程と、この多結
晶シリコン層を鏡面加工する工程と、この鏡面加工した
面に、酸化処理を施した第２の半導体基板を貼り合わせ
る工程と、前記第１の半導体基板の反対側の主表面側よ
り研磨をする工程とからなる誘電体分離基板の製造方法
において、前記第１の半導体基板あるいは第２の半導体
基板の主表面側の周縁部に、前記基板の外に向かって溝
が形成され、前記溝は少なくとも前記第１の半導体基板
あるいは、前記第２の半導体基板の外周部に達してお
り、前記第１の半導体基板と前記第２の半導体基板を貼
り合わせる工程において、酸化性雰囲気中にて熱処理を
施すことによって前記溝を酸化膜にて充填するようにし
たものである。

【００１５】〔２〕上記〔１〕記載の誘電体分離基板の
製造方法において、前記溝の形状は前記基板の外周部に
向かうに従って前記溝の幅が広くなるように形成するよ
うにしたものである。 〔３〕上記〔１〕又は〔２〕記載の誘電体分離基板の製
造方法において、前記溝の形状は前記基板の外周部に向
かうに従って前記溝の深さが深くなるように形成するよ
うにしたものである。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す支持基板ボイド導出溝パターンレイア
ウト図、図２は図１のＡ部（ボイド導出溝部）拡大平面
図、図３は図１のＸ−Ｘ線（ボイド導出溝部）断面図で
ある。

【００１７】これらの図に示すように、単結晶Ｓｉ基板
１０６と支持基板１０１を貼り合わせた時にＬＳＩチッ
プパターン部１０２の外周部１０３に相当する領域に支
持基板１０１側にウエハ外周に向かってボイド導出溝１
０５を配置する。そのボイド導出溝１０５は、図２及び
図３に示すように、支持基板１０１の主表面側に形成し
た酸化膜１０４にパターニングされており、酸化膜１０
４の厚さは、例えば１μｍ、ボイド導出溝１０５の幅
は、例えば５μｍである。このボイド導出溝１０５は、
従来技術の図１１（ａ）に対応する単結晶Ｓｉ基板４０
１と支持基板４０８の貼り合わせ時の熱処理工程におい
て、ウェット酸化性雰囲気中にて１２００℃、２時間の
処理を施すことによって、完全に熱酸化膜にて充填され
る。

【００１８】このように、第１実施例によれば、支持基
板１０１側の主表面側に形成した酸化膜１０４に、ウエ
ハ外周部１０３に向かってパターニングされたボイド導
出溝１０５を設けるようにしたので、ウエハ貼り合わせ
工程において、ボイドはボイド導出溝１０５を介して消
滅する。従って、ＬＳＩチップにおけるボイドの発生を
抑制することができるので、歩留まりの向上を図ること
ができる。

【００１９】次に、本発明の第２実施例について説明す
る。図４は本発明の第２実施例を示す支持基板ボイド導
出溝パターンレイアウト図、図５は図４のＢ部（ボイド
導出溝部）拡大平面図である。この実施例では、これら
の図に示すように、ボイド導出溝２０５の配置について
は第１実施例と同様である。ボイド導出溝２０５の平面
形状は、支持基板２０１の主表面側に形成した酸化膜２
０４にパターニングされており、酸化膜２０４の厚さ
は、例えば１μｍ、ボイド導出溝２０５の幅は、ウエハ
外周部２０３に向かうに従って、その幅が広くなるよう
に形成されている。なお、図４において、２０２はＬＳ
Ｉチップパターン部である。

【００２０】このように、第２実施例によれば、第１実
施例の効果に加え、支持基板２０１の主表面側に形成し
た酸化膜２０４に、ウエハ外周部２０３に向かってパタ
ーニングされたボイド導出溝２０５を、ウエハ外周部２
０３に向かうに従って、その幅を広くなるように形成し
たので、その密着速度がウエハ外周部２０３に向かうに
従って遅くなり、ＬＳＩチップにおけるボイドの発生を
より一層改善することが可能となる。

【００２１】また、単結晶Ｓｉ基板（図示なし）と支持
基板２０１の貼り合わせ時の熱処理工程において、ボイ
ド導出溝の開口部が広くなったことにより、酸化性ガス
がボイド導出溝２０５に浸入し易くなり、容易に熱酸化
膜にて充填できるようになる。次に、本発明の第３実施
例について説明する。

【００２２】図６は本発明の第３実施例を示す支持基板
ボイド導出溝パターンレイアウト図、図７は図６のＣ部
（ボイド導出溝部）拡大平面図、図８は図６のＸ−Ｘ線
（ボイド導出溝部）断面図、図９は図６のＹ−Ｙ線（ボ
イド導出溝部）断面図（単結晶Ｓｉ基板貼り合わせ後の
断面図）である。図６及び図７に示すように、ボイド導
出溝３０５の配置、及び平面形状については第２実施例
と同様である。

【００２３】一方、ボイド導出溝３０５の断面形状は、
図８及び図９に示すように、支持基板３０１側にＶ字溝
３０６が形成されており、ウエハ外周部３０３に向かう
に従ってその溝３０６の深さが深くなるように形成され
ている。つまり、内周側では深さＤ₁ ，その外周側では
Ｄ₂ 、より外周側ではＤ₃ となっている。ここでは、酸
化膜３０４の厚さは、例えば０．５μｍ、ボイド導出溝
３０５の最大幅は例えば３μｍであり、アルカリ異方性
エッチングを施すことにより、深さの異なるＶ字溝３０
６を形成する。このボイド導出溝３０５は、従来技術の
図１１（ａ）に対応するように、単結晶Ｓｉ基板４０１
支持基板４０８の貼り合わせ時の熱処理工程において、
ウェット酸化性雰囲気中にて１２００℃、４００分の処
理を施すことによって、完全に熱酸化膜にて充填され
る。なお、図６においては、３０２はＬＳＩチップパタ
ーン部である。

【００２４】このように、第３実施例によれば、第２実
施例の効果に加え、支持基板３０１側の主表面側に形成
した酸化膜３０４に、ウエハ外周部３０３に向かってパ
ターニングされたボイド導出溝３０５をウエハ外周部３
０３に向かうに従って、その溝の深さを深くするように
したので、単結晶Ｓｉ基板３０７と支持基板３０１の貼
り合わせ時の熱処理工程において、酸化性ガスがボイド
導出溝３０５により浸入し易くなり、確実に熱酸化膜に
て充填できるようになる。

【００２５】また、上記実施例では支持基板３０１側に
ボイド導出溝３０５を形成するようにしたが、単結晶Ｓ
ｉ基板３０７側に形成するようにしてもよい。なお、本
発明は上記実施例に限定されるものではなく、例えば、
ボイド導出溝は素子形成領域となる単結晶Ｓｉ基板側に
形成する等の本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から除外するものではな
い。

【００２６】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、第１の半導体基板
あるいは第２の半導体基板の主表面側の周縁部に、前記
基板の外に向かって溝が形成され、前記溝は少なくとも
前記第１の半導体基板あるいは、前記第２の半導体基板
の外周部に達しており、前記第１の半導体基板と前記第
２の半導体基板を貼り合わせる工程において、酸化性雰
囲気中にて熱処理を施すことによって前記溝を酸化膜に
て充填するようにしたので、ウエハ貼り合わせ工程にお
いて、ボイドは前記溝を介して消滅する。従って、ＬＳ
Ｉチップにおけるボイドの発生が抑制できるので、歩留
まりの向上を図ることができる。

【００２７】また、前記溝は熱処理を施すことによって
充填することができる。 （２）請求項２記載の発明によれば、上記（１）の効果
に加え、前記溝の形状は基板の外周部に向かうに従って
前記溝の幅が広くなるように形成したので、その密着速
度がウエハ外周部に向かうに従って遅くなり、ＬＳＩチ
ップにおけるボイドは大幅に抑制される。

【００２８】また、第１の半導体基板と第２の半導体基
板との貼り合わせ時の熱処理工程において、ボイド導出
溝の開口部が広くなったことにより、酸化性ガスがボイ
ド導出溝に浸入し易くなり、容易に熱酸化膜にて充填で
きるようになった。 （３）請求項３記載の発明によれば、上記発明の効果に
加え、支持基板側の主表面側に形成した酸化膜に、ウエ
ハ外周部に向かってパターニングされたボイド導出溝を
ウエハ外周部に向かうに従って、その溝の深さを深くす
るようにしたので、第１の半導体基板と第２の半導体基
板との貼り合わせ時の熱処理工程において、酸化性ガス
がボイド導出溝に浸入し易くなり、確実に熱酸化膜にて
充填できるようになる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す支持基板ボイド導出
溝パターンレイアウト図である。

【図２】図１のＡ部（ボイド導出溝部）拡大平面図であ
る。

【図３】図１のＸ−Ｘ線（ボイド導出溝部）断面図であ
る。

【図４】本発明の第２実施例を示す支持基板ボイド導出
溝パターンレイアウト図である。

【図５】図４のＢ部（ボイド導出溝部）拡大平面図であ
る。

【図６】本発明の第３実施例を示す支持基板ボイド導出
溝パターンレイアウト図である。

【図７】図６のＣ部（ボイド導出溝部）拡大平面図であ
る。

【図８】図６のＸ−Ｘ線（ボイド導出溝部）断面図であ
る。

【図９】図６のＹ−Ｙ線（ボイド導出溝部）断面図（単
結晶Ｓｉ基板貼り合わせ後の断面図）である。

【図１０】従来の誘電体分離基板の製造工程断面図（そ
の１）である。

【図１１】従来の誘電体分離基板の製造工程断面図（そ
の２）である。

【図１２】従来のＬＳＩチップパターンレイアウト図で
ある。

【図１３】従来の単結晶Ｓｉ基板と支持基板の貼り合わ
せ工程の説明図である。

【図１４】従来の単結晶Ｓｉ基板上のＶ字溝への多結晶
Ｓｉ層の形成拡大断面図である。

【図１５】従来技術の問題点説明図である。

【図１６】他の従来例のＬＳＩチップパターンレイアウ
ト図である。

【図１７】他の従来例の効果の説明図である。

【符号の説明】

１０１，２０１，３０１ 支持基板 １０２，２０２，３０２ ＬＳＩチップパターン部 １０３，２０３，３０３ ウエハ外周部 １０４，２０４，３０４ 酸化膜 １０５，２０５，３０５ ボイド導出溝 １０６，３０７ 単結晶Ｓｉ基板 ３０６ Ｖ字溝

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１の半導体基板の主表面側に溝を加工
   する工程と、該溝が加工された前記第１の半導体基板の
   主表面側に絶縁膜を形成する工程と、該絶縁膜を介して
   前記第１の半導体基板の主表面側に前記溝の深さ以上の
   厚さを有する多結晶シリコン層を形成する工程と、該多
   結晶シリコン層を鏡面加工する工程と、該鏡面加工した
   面に酸化処理を施した第２の半導体基板を貼り合わせる
   工程と、前記第１の半導体基板の反対側の主表面側より
   研磨をする工程とからなる誘電体分離基板の製造方法に
   おいて、 前記第１の半導体基板あるいは第２の半導体基板の主表
   面側の周縁部に、前記基板の外に向かって溝が形成さ
   れ、前記溝は少なくとも前記第１の半導体基板あるいは
   前記第２の半導体基板の外周部に達しており、前記第１
   の半導体基板と前記第２の半導体基板を貼り合わせる工
   程において、酸化性雰囲気中にて熱処理を施すことによ
   って前記溝を酸化膜にて充填することを特徴とする誘電
   体分離基板の製造方法。
2. 【請求項２】 請求項１記載の誘電体分離基板の製造方
   法において、前記溝の形状は前記基板の外周部に向かう
   に従って前記溝の幅が広くなるように形成することを特
   徴とする誘電体分離基板の製造方法。
3. 【請求項３】 請求項１又は２記載の誘電体分離基板の
   製造方法において、前記溝の形状は前記基板の外周部に
   向かうに従って前記溝の深さが深くなるように形成する
   ことを特徴とする誘電体分離基板の製造方法。