TWI358084B - Process and equipment for bonding by molecular adh - Google Patents

Process and equipment for bonding by molecular adh Download PDF

Info

Publication number
TWI358084B
TWI358084B TW095143196A TW95143196A TWI358084B TW I358084 B TWI358084 B TW I358084B TW 095143196 A TW095143196 A TW 095143196A TW 95143196 A TW95143196 A TW 95143196A TW I358084 B TWI358084 B TW I358084B
Authority
TW
Taiwan
Prior art keywords
substrates
substrate
bonding
heating
adhesion
Prior art date
Application number
TW095143196A
Other languages
English (en)
Other versions
TW200733186A (en
Inventor
Sebastien Kerdiles
Carine Duret
Alexandre Vaufredaz
Original Assignee
S O I T E C Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0512008A external-priority patent/FR2894067B1/fr
Priority claimed from FR0512009A external-priority patent/FR2894068B1/fr
Application filed by S O I T E C Silicon On Insulator Technologies filed Critical S O I T E C Silicon On Insulator Technologies
Publication of TW200733186A publication Critical patent/TW200733186A/zh
Application granted granted Critical
Publication of TWI358084B publication Critical patent/TWI358084B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04—Joining glass to metal by means of an interlayer
    • C03C27/042—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts
    • C03C27/046—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts of metals, metal oxides or metal salts only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C03C2204/08—Glass having a rough surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Description

九、發明說明： 【潑^明片t雇之治】 本發明之領域係為藉由兩基材分子黏附至彼此來黏合 技術。 t先前技術3 本發明係有關一方法及黏合裝置。其同理延伸至一包 含一在一支撐基材上由一半導體材料所製成的薄層之結構 之形成。為了形成此一結構，典型程序係將一施體基材放 置成緊密接觸於支撐基材，以藉由基材分子黏附至彼此來 實行黏合。其後係為施體基材的一部分轉移至支撐基材， 藉以在支撐基材上形成薄層。 藉由分子黏附之黏合(根據英文術語係為“直接晶圓黏 合”或“熔合黏合”)係為一使兩具有完美扁平表面（經拋光面 鏡）的基材能夠黏至彼此而不施加黏劑（樹膠型、膠等）之技 術。 相關的表面一般係為一絕緣材料（譬如石英、玻璃）或一 半導體材料（譬如、GaAs、SiC、Ge等)所製成之基材者。 通常藉由將輕壓力局部施加至被置於緊密接觸之兩基 材來引發黏合。一黏合前緣隨後在數秒中分散於基材的整 體範圍上方。 相對於在共價性、離子性或金屬性連接中的兩固體之 間所觀察者’在環室溫度下獲得的黏合能量一般係夠低。 對於許多應用，因此藉由進行熱退火來強化黏合。在 -石夕表面#在另1或氧化料面上之案例中，黏合能量 係在1 loot至120(TC級數的溫度進行一黏合強化退火之後 達到最大值。 此外，為了獲得令人滿意的兩基材之黏合，黏合前之 典型程序係為製備欲黏合表面之一者及/或另一者。這代表 増加機械效能及/或提升黏合介面的品質。 目的在於使其較具親水性之欲黏合表面的製備係為用 以在黏合期間增加基材之間機械表現之此處理的一範例， 對於欲黏合表面偏好下列性質： --缺乏粒子； --缺乏碳氫化合物； --缺乏金屬性污染物； --一低表面粗度，通常小於5A RMS ; —強烈親水性，亦即終止於欲黏合表面之Si-OH矽醇黏 結的顯著密度。 一般利用一或多個化學處理來完成欲黏合表面之製 備。（親水性)黏附前之化學處理的範例中，可提及下列： --RCΑ型之清理’亦即適可用於碳氫化合物及粒子的收 縮之一SC 1 (ΝΗβΗ、H202 ' H20)池以及適可用於金屬性污 染物的收縮之一SC2 (Ηα、h2o2、h2o)池之組合； --藉由適可用於有機污染物的收縮之一臭氧溶液(03) 之清理； --藉由一含有硫酸及含氧水的一混合物（或SPM溶液、 過氧化硫混合物）之溶液之清理。 欲黏合表面的製備可同理包含表面的機械製備（輕拋 光、刷栻），且補充以化學處理或並無化學處理。 在對於習知分子黏附黏合方法之一補充中，最近已經 發展出處於低溫的強力黏合技術以製造異質結構（不同類 型的兩材料之黏附），黏接包含經部分或完全地製造的電子 組件之基材）(也就是經圖案化基材或經結構化晶圓），或甚 至用以黏接能夠在處於高溫的退火期間被更改之基材。 藉由電漿活化之分子黏附黏合係為在低溫進行之此強 力黏合技術的一範例。 在欲黏合表面的一者及/或另一者黏合至—電梁之 前’曝露係容許在黏合的相對較短強化退火之後（約2小時） 抵達強烈的黏合能量且在低溫執行（通常小於6〇〇。〇。譬 如’可提及下列文件： 電漿活化對於Si及Si〇2的親水性黏合之效應”，τ.
Suni等人 ’ J. Electroch. Soc，Vol. 149, No.6, p_348 (2002); 經Or電漿處理的矽（100)表面之晶圓黏合及時間依 附性表面性質”，M. Wiegand等人，J. Electroch. Soc. Vol.147, No_7, p.2734 (2000)。 顯然較早提及之用於表面製備的不同技術係系統性地 併入有至少一濕性階段’亦即至少藉由去離子水對於表面 之沖洗。 基材隨後譬如藉由離心（乾旋動)被乾燥。以其親水性程 度之一函數，基材的表面在乾燥之後具有數個單層的經吸 附水’這些單層係位於接觸期間負責黏附之分子間力量的 原點處。 1358084 基材彼此之分子黏附黏合一般係會造成瑕疵。由黏合 所造成之瑕疵的範例中，顯著範例係為兩基材之間介面的 黏合位階之氣泡型（或氣泡）的瑕疵、及轉移後所獲得之最終 結構的薄膜位階之邊緣型（或邊緣空隙）的瑕疵，“支撐基材 5 上之薄層”。 已瞭解氣泡係為由於兩基材之間的黏合介面處氣體及 /或水合併所導致之瑕庇。會在一低預算熱施加至經黏附結 構之後（譬如施加200°C熱退火超過2小時之後）出現氣泡且 可利用一紅外線攝影機來檢視黏合介面、或再度藉由聲學 10 顯微術予以觀察。氣泡將負責轉移後所獲得之最終結構的 位階之非經轉移區的出現。 文件“低溫晶圓黏合，最佳的〇2電漿表面預處理時 間 ”，X· Zhang及 J-P. Raskin，Electrochemical and Solid-State Letters，7(8) G 172-174 (2004)，係顯示黏合介面之氣泡的 15 形成之現象。 已瞭解邊緣空隙係代表由於黏合所導致之瑕疵且通常 在最終結構(一般為一圓形板的形式）的周邊處予以觀察。 直接黏合之一應用係為在“semiconductor on insulator”SeOI(絕緣體上半導體）、且特別是“silicon on 20 insulator”SOI結構（絕緣體上矽）的生產結構之範圍内所進 行者。此應用範圍内，欲黏合基材的至少一者具有一表面 層的氧化物；範例中，通常採取Si/Si〇2黏合或Si02/Si02黏 合以形成一SOI結構。 具有三種藉由直接黏合來產生SeOI結構之主要方法： 8 SMART CUT® ’ BSOI(及BESOI) ，及ELTRAN®。與這些方 法各者相關聯之方法的描述請見“用於VLSI及MEMS應用
之石夕日日圓黏合技術’’，S.S. Lyer及A.J. Auberton-Herv6，IEE (2002) 〇 但黏合步驟所造成之邊緣空隙類型的瑕疵係能夠在薄 膜自施體基材轉移至支撐基材之後出現。 如第1圖示意地顯示，就形成一SOI結構而言，一邊緣 空隙P係為對應於未被轉移至支撐基材A之施體基材的—區 之薄經轉移層中的一孔（具有通常100 μιη至1 mm之間的直 徑）。 邊緣空隙最常出現在“支撐基材上的薄層”結構（圓形 晶圓）之邊緣（周邊區）處；其設置於晶圓邊緣通常呈1 mm至 5 mm之間的一距離處。 邊緣空隙係為晶圓邊緣處的不良黏合相關連之巨觀性 瑕庇。其可為殺手級瑕庇，因為在缺乏作為一邊緣空隙的 位置處形成電子組件的主動層之薄層之情形下此位置中 不可製作組件。在邊緣空隙的尺寸為給定之情形下，包含 至少—邊緣空隙之電子組件係必然具有瑕疵。 此外，一 SMARTCUT®型轉移方法之明顯有趣處係在 於其可容許回收施體基材。所以當一經回收施體基材的黏 附疋成時（亦即，一施體基材已經服務用來移除及轉移一薄 層，稱為“更新(refresh)’，晶圓）之後，觀察到比一原始施體 基材（從未服務用來移除及/或轉移一薄層；稱為“新鮮 (fresh)”晶圓）完成時更為大量的邊緣空隙。邊緣空隙的此增 1358084 加出現係傾向於阻止回收。 因為邊緣空隙的出現係引發品質與良率方面之損失， 因此需要防止形成此等瑕疵。 文件EP 1 566 830中已經提出限制由於分子黏合所獲 5 得之一 SOI晶圓的邊緣處之空隙型瑕疵的數量。根據此文 件，這些瑕疵總是相對於晶圓中心位居一特定位置，且似 乎由於晶圓的邊緣之組態所致。因此，為了減少瑕疵數， 此文件提出在製造期間修改晶圓的邊緣之組態。更精確地 說，此文件提出在相距晶圓周邊3 mm至10 mm之區中修改 10 邊緣下降的曲線。因此，此解決方案具有需要晶圓上的先 前機械性干預之缺點。 直接黏合的另一應用係為DSB(直接Si黏合）型的Si/Si 黏合。如前文所提及，氣泡型的瑕疵皆同樣能夠出現在黏 合介面處。 15 —種用以降低氣泡形成之解決方案係包含產生欲黏合表 面的生產電漿活化，藉以獲得良好的黏附能量。此解析度亦同 樣經證實未能令人滿意地降低黏合介面處之氣泡數。 【發明内容】 本發明之目的係提出一用以矯正先進技術的這些缺點 20 之黏合技術。 根據第一態樣，本發明有關一藉由兩基材分子黏附至 彼此之黏合方法，在其期間該等基材的表面被置於緊密接 觸且藉由一黏合前緣擴展於該等基材之間來發生黏合，其 特徵在於其在黏合之前包含一包含修改該等基材之一者及 10 1358084 /或另一者的表面狀態之步驟藉以調節黏合前緣的擴展速 度。 此方法的第一可能實施例之特定較佳、但非限制性態 樣如下： 5 --表面狀態的修改係為被吸附在欲黏合基材之一者及/ 或另一者的表面上之一層水的厚度之減小； --表面狀態的修改係由加熱完成； --在基材被置於彼此緊密接觸之前且至少直到黏合引 發為止施加加熱； 10 --在1至90秒的一期間中、較佳歷時30秒實行加熱； --經由來自一用以支撐欲黏合基材的一者之板的熱傳 輸藉由熱傳導來實行加熱； --藉由來自一用以照明欲黏合基材的一者之燈的輻射 來實行加熱； 15 --燈係為一在紅外線範圍中輕照之燈，具有0.8 μιη至5 μηι之間的波長； --在30°C至90°C間；較佳50°C至60°C間的一溫度實行加 孰； --將加熱均勻地施加至欲黏合基材的整體表面上方； 20 --將加熱局部地施加至欲黏合基材的一周邊區處； --在中心引發黏附，周邊係覆蓋住欲黏合基材的整體圓 周； --在邊緣處引發黏附，周邊區係描述在直徑方向與引發 的邊緣呈現相反且受限於約120°之中心處的一角度之一圓 11 1358084 形的一弧； 、-黏合之前，該方法包含一電漿活化欲黏合表面的—者 及/或另一者之階段。 此方法的第二可能實施例之特定、較佳但非限制性的 5態樣如下： 〜藉由粗化表面來實行表面狀態之修改； --表面狀態之修改步驟係包含形成欲黏合基材的一者 及/或另一者之一粗表面層； 為了形成該粗層，該方法包含基材的一者及/或另— ίο者之一熱氧化操作藉以形成一熱氧化物層於基材的—者及 /或另一者之表面上以及一用以處理熱氡化物層適可蝕刻 該氧化物層之操作； --熱氧化物層的處理係為化學處理； —該層熱氧化物係為一層的Si〇2且化學處理係為在長 15於三分鐘、較佳超過1〇分鐘的一期間於50。(：與80°C間的— 溫度所執行之SCI處理； --為了形成該粗層’該方法包含用以沉積—表面層的氧 化物於基材的一者及/或另一者之表面上之一操作； --沉積操作係包含沉積一層的TE0S氧化物、一層的 20 LTO乳化物、或一層的i化物； --s玄方法在黏合之後及該基材狀態的修改步驟之後包 含欲黏合表面的一者及/或另一者之一電漿活化階段。 根據第二態樣，本發明有關藉由兩基材分子黏附至彼 此之黏合裝置，特徵係為其包含用於在黏合前修改基材之 12 1358084 一者及/或另一者的表面狀態藉以調節黏合前緣的表面速 度之部件，特別是適可在黏合前升高及控制基材之一者及/ 或另一者的溫度之加熱部件。 本發明在另一態樣中亦有關一用以在一支撐基材上形成 5 一包含由一半導體材料製成之一薄層的結構之方法，包含以下 步驟，將一譬如源自回收的“更新”基材等施體基材放置成緊密 接觸於支撐基材藉以進行在一黏合前緣擴展於該等基材之間 之後藉由該等基材分子黏附至彼此之黏合，及施體基材的部分 對於支撐基材之轉移藉以在支撐基材上形成該薄層，其特徵係 10 為其在黏合之前包含一由修改施體基材及/或支撐基材的表面 狀態藉以調節黏合前緣的擴展速度所組成之步驟。而且，本發 明當然延伸至自實行此方法所獲得之“支撐基材上薄層”結構。 圖式簡單說明 參照上文已描述的第1圖以外的圖式並閱讀身為非限 15 制性範例之較佳實施例的下列詳細描述將可更清楚得知本 發明之其他態樣、目的及優點： 第1圖示意地顯示就形成一 S ΟI結構而言之一邊緣空隙 P ； 第2圖顯示身為黏附引發點的位置之一函數之邊緣空 20 隙的形成； 第3圖代表根據本發明第二態樣的裝置之不同圖式； 第4及5圖分別顯示將被置於緊壓之兩基材的均勻加熱 及局部化加熱以藉由分子黏附引發其黏合； 第6圖為顯示身為黏合前緣的擴展速度之一函數之邊 13 1358084 緣空隙的形成之圖式； 第7圖為顯示根據本發明第一態樣的黏合方法之一實 施例的圖式。 【貧施'式】 5 I據第—態樣’本發明係有關-藉由兩基材分子黏附 至，此來黏合的方法，在其期間該等基材被置於緊密接觸 且藉由-黏合前緣擴展於該等基材之間來發生黏合。 月瞭解本發明不限於藉由兩基材分子黏附至彼此之黏 合’而是同樣延伸至一在一支撐基材上形成包含一薄層# · 10半導體材料之結構，在其期間由一具有支樓基材之一施體 基材來進行分子黏附黏合，接著係為從施體基材至支撐基 材之薄層的轉移。 如前述，SMART CUT®、BSOI(及BESOI)、及ELTRAN® 方法係為利用分子黏附來黏合之方法的範例。 15 根據SMARTCUT®方法，黏合之前藉由將原子性或離 子性物種植入施體基材的厚度中來形成一脆化區，且黏合 之後，將進行脆化區處之施體基材的拆離以將薄層轉移至 鲁 支撐基材。 為了進行分子黏附，典型程序係將施體基材及支撐基 20材置於緊密接觸，然後藉由將輕壓力局部施加在置於緊密 接觸的兩基材上來引發黏合。一黏合前緣隨後分散於基材 的整體範圍上方。 最近並無法確定地決定出黏合所導致之瑕疵的起源。 申請人的分析係顯示，在Si/Si DSB型黏合的範圍内， 14 因為在欲黏合基材的表面處未出現有氧化物層（原生者以 卜）更特別地出現氣泡型瑕疵。申請人實質上係估計，在 層氧化物（譬如用於Si/Si〇2黏合，譬如鑒於形成一
Se〇1’’。構而舌）之黏附案例中’結合期間或稱後(譬如黏合的 、 處理湧間）出現的水及氣體較佳係擴散於氧化物層 t較不傾向於擴散至黏合介面。然而，在dsb黏合 / 、中缺乏此氧化物層，申請人估計黏合期間所包封 或出現的水及氣體因此傾向於擴散至黏合介面，在該處其 將被梳理且形成氣泡。 對於邊緣空隙型瑕疯，申請人的分析顯示出其係為黏 口關閉t成之瑕疯，其中黏合前緣遭馳黏基材的邊緣。 、第2圖的圖示係顯示申請人所作有關邊緣空隙形成之 分析。第2圖中’箭頭代表黏合前緣的擴展方向，指向線代 表黏合前緣在不同瞬間之位置，而點代表邊緣空隙。 如第2圖左方所不，申請人已經實質上能夠決定，當在 中。處引發黏合(藉由局部施加壓力）時在支擇基材的整體 周邊上方係潛在地發現邊緣空隙。然而，如第綿右方所 示’當在板丨發黏合時(通常位於晶圓板上所製作以 便利其操縱之-稱為“凹口⑽灿)，，的凹部之位準），邊緣空 隙可出現在受限於位居約12代中心的一角度而與引發2 相對用以在直徑方向描繪一圓的一弧之支稽基材的邊 區中。 瓊 H ’本發明提議限制由黏合所造成之瑕疲的形 成’甚至藉由調節點合前緣的擴展速度來完全地防止形成 1358084 此等瑕疫。 現象的演化控 緣的擴展，而 請瞭解“調節”係指控制、維持及保存— 制權。本發明的範圍内，該現象係為黏合前 現象的演化係對應於黏合前緣的擴展速度。 5 擴展速度係被較精密地調節藉 所通常觀察到的速度被降低。 以相對於缺乏此控制下
為了容許調節黏合前緣的擴展速度，本發明提議在黏 合前進行欲黏合表面之一者及/或另一者的表面狀態之一 修改步驟。 10 根據第—可能的實施例，此部件特別係用以控制介面 處所吸附之水量’更確切來說係相對於正常所吸附水層的 厚度而5將所吸附水層的厚度減小而不完全消除。換言 之，這代表降低表面處所吸附之單層的水之數量。
分子黏附黏合係稱為直接黏合，因為其有關不需施加 15 黏劑（樹膠或其他膠類型）之黏合。實際上正是利用被置於接 觸且被吸附在各表面之水（數個水的單層）作為黏劑且確保 藉由凡得瓦力之黏附》 此第一實施例的範圍内，藉由在黏合前操弄該基材的 溫度，一基材的表面狀態受到修改，而黏合前緣的擴展速 2〇 度因此被調節。 不論是人工黏合之案例中或自動黏合之案例中，分子 黏附黏合習慣在環室溫度(20°C至25°C)進行。 申請人已經能夠確認，當基材在置於緊密接觸之前及 至緊密接觸為止被預熱時，可部分地或完全地消除邊緣空 16 1358084 隙及氣泡。加熱實際上係造成置於緊密接觸之基材的表面 狀態之修改，而能夠降低黏合前緣之擴展速度。藉由控制 此加熱，可以調節黏合前緣的擴展速度，亦即控制黏合前 緣的擴展速度之降低。 5 第6圖顯示一曲線，其顯示對於Si02黏合上的Si之身為 黏合前緣的擴展速度Vp(以公分每秒表示）之一函數之在轉 移後所觀察到的邊緣空隙數Np。 第6圖僅為純粹示範用的圖式。此外，不同數值範例顯 然依據黏附所使用的基材（基材源自於“更新基材”、或另屬 10 “新鮮基材”；包含基材之材料的類型，特別是其撓性，等) 而定。 對於低黏合速度（通常小於1.7 cm/s)，申請人尚未記錄 任何邊緣空隙。對於1.7 cm/s的速度，申請人已經觀察到0 至1之間的邊緣空隙。 15 當黏合前緣的擴展速度升高時，邊緣空隙數隨後快速 地增加。申請人因此已經能夠對於2 cm/s級數的速度計數出 5個邊緣空隙且對於3 cm/s級數的速度計數出50至100個之 間的邊緣空隙。 當黏合之前只進行欲黏合基材的標準清理（譬如R C A) 20 時，申請人已經能夠觀察到1 cm/s至2.5 cm/s之間的黏合前 緣的整體擴展速度（圖中的GN)。平均而言，當RCA清理之 後完成黏合時在轉移後所獲得之所有結構上並未觀察到邊 緣空隙。但特定結構具有顯著數量的邊緣空隙；其通常係 為黏合前緣已經對於其以大於1.7 cm/s速度擴展者。 17 1358084 此處應提及，良好的黏合能量及黏合前緣的迅速擴展 一般係相關聯。美國專利案6 881 596號提出藉由測量黏合 前緣的擴展速度來決定黏合介面的品質。 瑞托德（Rieutord)、巴泰洛（Bataillou)及馬如梭 5 (Moriceau)在Physical Review Letters，PRL 94，236101 中的 文件“黏合前緣的動力學”係提出一顯示如果黏合能量增強 則擴展速度將增大之公式(請見等式5)。 如上文所提及，可已以對於標準RCA清理之一補充方 式來進行電漿活化。此電漿活化係特別著重在增加黏合能 10 量。 申請人已經能夠確認，在欲黏合基材的電漿活化之後 擴展速度更為顯著。第6圖示意地顯示RCA清理處理+電漿 活化（此處只活化欲黏合表面的一者）的範圍内之擴展速 度。亦可看出，擴展速度的增加係伴隨著顯著數量的邊緣 15 空隙之形成(請見圖中的GN+P)。 參照本發明的描述，在黏合之前修改欲黏合基材的一 者及/或另·者之表面狀態错以調郎黏合前緣的擴展速 度。第6圖的範例之範圍内’提供此調節使得黏合前緣的速 度位於GR範圍中（通常0.8 cm/s及1.7 cm/s之間；或對於3〇〇 20 mm直徑晶圓形式的基材之18至35秒之間的一整體點合時 間）藉以防止形成邊緣空隙。 藉由加熱之調節所作的第一應用係有關兩基材點合之 後之一SeOI結構的形成’其中至少一者具有一表面氣化物 層0 18 1358084 事實上’藉由降低黏合前緣的速度，可獲得更好品質 的黏合(特別是晶圓邊緣上），藉以防止施體基材的特定區未 轉移至支撐基材且因此防止形成邊緣空隙。申請人已經確 認利用此熱接觸，未觀察到邊緣空隙，在源自環室溫度置 5 於接觸的黏合之SOI結構上則可計數多達80至100個邊緣空 隙。將瞭解獲得此良好品質的黏合係能夠作回收，亦即利 用更新型基材。 此第一應用的範圍内，在3(TC至90。(：之間、較佳5(TC 至60°C之間的溫度執行加熱。此溫度範圍係導因於處於接 10近25°C溫度的邊緣空隙之外觀以及處於過度溫度之黏合能 量的下降之觀察之間的一妥協。 如果基材被加熱至一過度溫度，表面處所吸附之大部 份的水（甚至其全部）將蒸發，且黏合力有劇烈下降之風險。 其他類型的瑕疫係能夠由過低黏合能量所造成。極端時， 15 甚至可能不產生分子黏附。 為了顯示黏合能量的下降，參照Suni等人在j·
Electrochem. Soc. Vol.149 No.6 pp.348-351，2002名稱為 “電漿活化對於Si及Si〇2的親水性點合之效應’，之文件，其中 提及黏合能量從2.5 J/m2 (環室溫度的黏合之案例）下降至j 20 J/nl (150C執行的黏合之案例）’其皆位於2〇〇。(：所進行的黏 合增強退火之後。 此第-應用的範圍内，本發明提議使用可容許邊緣空 隙消失之最低溫度，藉以不造成點合能量的有害降低。 參照第6圖的範例，目的在於不小於0.8 m/s的黏合前緣 19 1358084 之擴展速度藉以不造成黏合能量的有害下降，且在小於1.7 m/s之案例中避免形成邊緣空隙。因此，無關乎黏合前所作 之表面製備，此處目的係在於尤其以一受控制方式藉由加 熱降低此速度之位於GR範圍中的一速度。提及在調節黏合 5 前緣的速度之範圍内可同樣利用電漿活化，其中電漿活化 有效地造成黏合前緣的擴展之加速（或擴展速度的增加）。 此第一可能實施例的第一變異係包含均勻地加熱欲黏 合基材之一者及/或另一者的整體。 第二變異係包含執行欲黏合基材的一者及/或另一者 10 之局部化加熱，只限於其中邊緣空隙有可能消失之區。如 上文對於第2圖所討論’這係有關於黏合前緣的終止區，此 區的範圍及局部化係依據已經引發黏合之方式而定。 為此，當在中心處引發兩圓形基材的黏合時，本發明 提議加熱整體周邊區（亦即’基材的所有圓周）。純粹示範性 15 範例中’此周邊區可視為佔據了相距一300直徑晶圓的邊緣 50 mm寬之一周邊帶。 然而，當在邊緣處引發兩圓形基材的黏合時，本發明 可有利地提議只加熱直徑方向與此點呈現相對之邊緣（特 別是由位於120。的中心處的一角度所劃定之周邊區）。 利用局部化加熱，局部地使黏合前緣獨特地減慢。這 防止了在黏合的其餘部分（非經加熱區）未更改及經歷黏合 能量損失之情形下形成邊緣空隙。 可藉由熱傳導來進行加熱（局部化或延伸至基材的一 者及/或另一者之全部）。可提供用以在其上安放欲黏合基材 20 1358084 的一者之板(“夾盤”板）以傳輸其熱量。 亦可提出藉由輻射來進行加熱，譬如利用一或多個用 來照明文加熱基材的全部或一部分之鹵素燈。 在欲黏合表面置於緊密接觸之前（基材隨後通常被放 5置成相對’藉由間隔件分開數公厘）及至少到黏合引發為止 完成加熱(基材隨後已置於緊《觸）。特定言之，進行加熱 使得其中能夠出現邊緣空隙之區係保持在所需要的溫度直 到基材黏附在此區中為止(假設，所局部脫附之水不必能夠 在黏合完成之前凝結）。 1〇力"熱的時程係大幅地依據用以升高然後控制經加熱區 的溫度之裝備而定。其通常位於1至9G秒之間。 範例中II由-5〇〇 w鹵素燈，加熱的時程通常為3〇 至90秒之間。 請注意此㈣範関理依據諸如燈與基材之間的距離 15 等其他參數而定。 用來加熱且使水脫附之燈的頻譜分佈同理係為一影響 加熱的時程之參數。事實上，一主要發射紅外線模式(平均 波長約為3 m，通常包含0 8μιη至5μπι之間）的光之燈係對於 實仃水的脫附特別有效（水分子的吸收頻帶實際上係接近 於3 m)且因此導致超快加熱、準瞬間地減小所吸附水層的 厚度。此外，利用紅外線輻射有助於選擇性地加熱經吸附 水同時遠為更小幅地加熱矽晶圓，一種在紅外線中相對較 透明的材料。 來自加熱之第二應用係有關於進行DSB型的黏附。 21 1358084 申請人已經實質能夠決定出，當基材在其置於緊密接 觸之前及為止被均勻地加熱時，在DSB型的Si/Si黏附之範 圍内係部分或完全地消除氣泡。即便氣泡已經消失，IR觀 察已因此顯示一顯著降低。 5 加熱實質上係減小吸附於基材的表面處之水層的厚 度。此時降低了能夠在黏合介面處擴散之水（及/或氣體) 量，其可容許黏合介面處所出現氣泡之消失。 有關於不同進行加熱的方式之先前討論係同理適用於 此第二應用，同樣請注意較佳在此處進行欲黏合基材的一 10 者及/或另一者之均勻加熱。 尤其可利用DSB黏劑來生成具有不同晶系定向之基材 的Si/Si黏合，或再度具有不同摻雜之基材，或甚至具有不 同拘束位準之基材。基材的一者或部分轉移至另一者以在 該處形成一薄層之後，產生“支撐基材上薄層”，其一側上 15 之薄層及另一側上之支撐基材具有不同的性質。 為了能夠調節黏合前緣的擴展速度，本發明提議在黏 附之前進行欲黏合表面的一者及/或另一者之表面狀態的 一修改步驟。根據第二可能實施例，藉由在黏合之前更改 表面粗度來修改一基材的表面狀態。 20 此第二實施例更特別適可形成一SeOI結構，對其而言 一絕緣層介於薄層與支撐基材之間（亦稱為一經埋設層）。此 絕緣層通常係藉由施體基材及/或支撐基材之熱氧化、或再 度藉由將一層氧化物沉積在施體基材及/或支撐基材的表 面上而形成。 22 1358084 此實施例證實特別有利於形成一具有一超薄絕緣層之 Se〇I結構。事實上，經過證實特別難以此—超薄層介於薄 膜與支樓基材之間之情形下利用先前技藝的技術來實行黏 附及/或轉移而無瑕疵。 5 一般在此處已瞭解超薄絕緣層係為具有小於500A、甚 至小於200A厚度之一層。 黏合前緣的擴展速度係對於置於接觸之基材的表面狀 態呈敏感性。黏合前所作之不同的表面清理及/或處理選項 (但亦包括表面粗度）因此係會影響黏合前緣分散之迅速程 10度。此第二實施例的範圍内，申請人提議控制一層氧化物 的表面粗度藉以調節黏合前緣的擴展速度，其方式係可控 制黏合别緣的擴展速度之降低。因為黏合前緣被減慢，其 結果係為晶圓邊緣處的邊緣空隙數減少。 此第二實施例的第一變異係包含在黏合之前，藉由執 15仃該層氧化物的表面之“侵略性，，清理來修改施體或支樓基 材的一者之表面上所形成之一熱氧化物層的表面狀態。 在任何電漿活化之前進行此清理。 虽然’一熱性氧化物層可形成於施體及支撐基材各者 上且可在該熱性氧化物層的表面之一者及/或另一者上進 20 行此“侵略性’，清理。 4如’在形成—包含250A至500A級數的一經埋設、超 薄熱性氧化物層（此層已知稱為“超薄箱，，)之S 01結構之案例 中’可進行經改用的化學處理藉以輕微地蝕刻氧化物層的 表面。 23 1358084 譬如，根據比起關於標準清理處理期間者更為顯著之 條件（溫度、時程）來·?€»加SCI處理。因此，可在本發明的範 圍内以50°C至80°c之間、譬如70°C級數的溫度以大於3分 鐘、譬如10分鐘級數的處理時程施加SCI處理。 5 第7圖為顯不根據本發明第一態樣的此變異之黏合方 法的圖式。在階段1 ’具有兩基材A及B。在階段b，程序係 包含基材A的熱氧化以形成一層氧化物〇於基材A的表面 處。在階段3，完成氧化物Ο層之侵略性清理以獲得基材a 的表面處之一粗層0’。在階段4，基材a及b藉由粗層〇,置 · 1〇於緊密接觸，且引發黏合以使一黏合前峰分散至黏合介面。 此第·一實Μ例的第·一變異係在黏合之前包含藉由將一 粗層沉積在該等基材的一及/或另一者上來修改施體及支 撑基材的一者及/或另一者之表面狀態。 第7圖的範例之範圍内，請瞭解根據此第二變異，藉由 15將一粗層〇’沉積於基材Α的表面上，在同時間完成第3圖的 步驟2及3。 譬如需要沉積一 TEOS層的氧化物（譬如藉由 鲁 LPCVD(低壓化學氣相沉積）或藉由PECVD(電聚增強式化 學氣相沉積)），一LTO層的氧化物（藉由矽烷與氧之化學反 20 應），或一層氮化物。 根據身為所需要最終厚度的函數之經改用的沉積條件 來實行沉積，以目標針對一特定粗度，且特別是一可使表 面狀態限制了黏合前緣的擴展速度之粗度。 範例中，位於2A RMS至5A RMS間的一TEO層之氧化 24 1358084 物的粗度係限制了黏合前緣的擴展速度，在此同時保持了 良好的黏合能量。 此處指明TEOS沉積特別適可用以形成超薄氧化物（小 於500 A、或甚至小於250 A的厚度）。實際上，此經沉積氧 5化物的粗度通常係為所想要的粗度，而不需額外處理。 有助於目標針對適當粗度之沉積條件譬如為下列： 300 mT至700 m丁之間的壓力，· 65〇t至7〇〇t之間的溫度。 請注意麼力的增加、且亦包括溫度的增加係導致粗度的減 小〇 1〇 冑注意此第二變異係可適用於厚的氧化物沉積物以及 超薄膜之沉積物，其隨後經歷或未經歷電漿活化處理。 根據第二態樣’本發明亦提出能夠將兩基材分子黏附 至彼此之裝置。 用以藉由分子黏附作人工黏合之裝置係通常包含一其 15上置有-第—基材之支樓件，第二基材隨後相對於第一基 材返回。藉由—觸筆來人工式確保黏合的引發(局部壓力 自動式裝置可尤其包含： •-一對準器，其用以對齊晶圓的中心及定向（特別是導 因於出現有—稱為“凹口，，之凹部）； 或夕個站，其用以在黏合前之表面製備（用以清 理、沖洗、乾燥等之操作）； _黏附支撐件，其接收第—基材，然後在黏劑終點時 第基材。同理可提供間隔件以在置於接觸之前使第 二基材維持位於第-基材上方數公厘； 25 1358084 --一自動活塞，其確保引發黏合； --一或多個裝載埠，其接收欲黏合或已黏基材的卡匣； --一機械臂，其確保晶圓自裝置的一元件運送至另一元 件。 5 —般而言，根據本發明第二態樣之裝置係重現分子黏 附黏合裝置（人工或自動式）之古典組態但進一步包含用以 在黏附前修改欲黏合基材之一者及/或另一者的表面狀態 之部件。其尤其係為用以升高及控制在置於緊密接觸之前 且亦包括置於緊密接觸期間（亦即，亦包括黏合前緣擴展期 10 間）之施體及支撐基材的一者及/或另一者的溫度之加熱部 件。 這些加熱部件可配送熱量於已就緒可被黏之基材上方 及/或下方。 用於下方加熱之裝備的範例中，參照第3圖，可提供一 15 “夾盤”C，而形成一“加熱晶圓”。這譬如用以一位於整合有 一或多個電阻器R的團塊中之夾盤（請見第3圖左方的圖 示），或一位於整合有用以流通流體來調節溫度（在第3圖的 中心處）的部件F之團塊中之“夾盤’’C。同理可能利用（第3圖 右方）一或多個加熱燈L而其熱量係導通至“夾盤”或經由一 20 透明板（至少對於IR輻射呈透明）直接地照射基材的一者之 後面。 第3圖（及第4及5圖，如下述）中可看出，將施體及支撐 基材顯示為在置於緊密接觸之前呈現相對（通常被間隔件E 分離數公厘）。 26 可分開地或合併地、局部地或在夾盤上整體地利用這 些不同技術β可以在表面的範圍上產生溫度梯度，或再度 生成局部溫度控制。 一能夠於上方加熱之裝備的範例中，可均勻地或刻意 局部化（尤其是在邊緣空隙能夠出現之處）提供直接地輻照 在基材上之燈配置。 為了控制經加熱區（不論為一或多個基材的部分或全 部）的溫度’裝置亦可有利地包含一用以測量經加熱區（未圖 示；譬如一南溫計或熱電偶的形式）中的溫度之裝備。 裝置亦可以一人工或自動版本取得。 下文中，在SMART CUT®型轉移方法的範圍内，提供 兩範例以使用根據本發明第一態樣之方法的第一實施例來 形成SOI結構。 第一範例係在於藉由一加熱夾盤對於基材的均勻加 熱。不同階段如下： --根據合併RCA清理及以臭氧為基礎的處理之潮濕清 理來製備欲黏合表面； --施體基材的表面之選用性電衆活化(〇2); --错由刷拭然後以超純水沖洗及藉由離心作乾燥，緊接 在黏合前之表面的清理； --藉由一其上置有尚未接觸但彼此相對放置且分開數 公厘的基材之加熱夾盤對於欲黏合基材的均勻加熱（請見 第4圖）。根據加熱裝備的功率，進行加熱數秒（1至90秒，通 常為30秒）， 1358084 --將基材置於緊密接觸及引發黏合； --終止加熱。 第二範例係為其中能夠出現邊緣空隙之區處的局部化 加熱，且包含下列階段： 5 --根據合併RCA清理及以臭氧為基礎的處理之潮濕清 理來製備欲黏合表面； --施體基材的表面之選用性電漿活化(02); --藉由刷拭然後以超純水沖洗及藉由離心作乾燥，緊接 在黏附前之表面的清理； 10 --利用一放在一尚未置於接觸但彼此相對且分開數公 厘的基材上方之燈L只在與引發點相對之區中加熱欲黏合 基材（請見第5圖）。根據加熱裝備的功率，進行加熱數秒（1 至90秒，通常為30秒）， --置於接觸及引發黏合（晶圓邊緣處之Ic局部化引發）； 15 --終止加熱晶圓。 【圖式簡單說明3 第1圖示意地顯示就形成一 SOI結構而言之一邊緣空隙 P ; 第2圖顯示身為黏附引發點的位置之一函數之邊緣空 20 隙的形成； 第3圖代表根據本發明第二態樣的裝置之不同圖式； 第4及5圖分別顯示將被置於緊壓之兩基材的均勻加熱 及局部化加熱以藉由分子黏附引發其黏合； 第6圖為顯示身為黏合前緣的擴展速度之一函數之邊 28 1358084 緣空隙的形成之圖式 雙面影并
·，I -\ I 7C I 第7圖為顯示根據本發明第一態樣的黏合方法之一實 施例的圖式。 【主要元件符號說明 L···加熱燈 Np…邊緣空隙數 Ο…氧化物 0’…粗層 P…邊緣空隙 R…電阻器 Vp…黏合前緣的擴展速度 Α,Β…基材 C…失盤 Ε…間隔件 F…部件 GN，GN+P,GR · · ·黏合前緣的擴展 速度範圍 Ic…局部化引發
29

Claims (1)

1358084 修正曰
第95143196號申請案申請專利範圍修正頁 十、申請專利範圍： 1· 一種藉由兩基材互相的分子黏附來黏合之方法，在該方 法進行期間該等基材的該等表面被置於緊密接觸且黏 合是藉由該等基材之間的一黏合前緣之擴展來發生，其 特徵在於其在黏合之前包含一由修改該等基材十之一 者及/或另一者的該表面狀態所組成之步驟藉以調節該 黏合前緣的該擴展速度，其中該黏合前緣具有大於 0.8cm/s且小於1.7cm/s之一擴展速度。 2. 如申請專利範圍第1項之方法，其特徵在於該表面狀態 的修改係為欲黏合的該等基材中之一者及/或另一者的 該表面上所吸附之一水層的厚度之減小。 3. 如申請專利範圍第1或2項之方法，其特徵在於該表面狀 態的修改係由加熱所生成。 4.如申凊專利範圍第3項之方法，其特徵在於加熱是施加 在該等基材被置於緊密接觸之前且至少直到該等基材 互相引發黏合為止。 5. 如申请專利範圍第3項之方法，其特徵在於加熱是在^ 90秒之間的-期間巾、較佳超過3()秒來實行。 6. 如申4專利範圍第3項之方法，其特徵在於加熱是藉由 經來自-用以支揮欲黏合的該等基材中的一者之板的 熱量傳輸的熱傳導來實行。 7. 如申請專利範圍第3項之方法，其特徵在於加熱是藉由 來自一用以照射欲黏結的該等基材中的一者之燈的輻 射來實行。 30 1358084 第95143196號申請案申請專利範圍修正頁 修正曰期 8.如申請專利範圍第7項之方法，其特徵在於該:¾為二 在紅外線範圍中’在〇·8 μιη至5 μηι之間的一波長輻射之 燈。 9_如申請專利範圍第3項之方法，其特徵在於加熱是在介 於30°C至90°C之間、較佳為5(Tc至6(TC之間的一溫度實 行p
10·如申請專利範圍第3項之方法，其特徵在於加熱係均勻 地施加至欲黏合的該基材的該表面範圍上方。 11.如申請專利範圍第3項之方法，其特徵在於加熱係局部 地施加至欲黏合的該基材的一周邊區。 12·如申請專利範圍第11項之方法，其中黏附是在欲黏合的 該基材的中心處引發，其特徵在於該周邊區係覆蓋住欲 黏合的該基材的整體周長。
13·如申請專利範圍第11項之方法，其中黏附是在欲黏合的 S亥基材的一邊緣處引發，其特徵在於該周邊區描述在直 徑方向與該彳丨發邊緣處呈現相反且受限於約120。之中 心處的一角度之一圓形的弧。 14.如申請專利範圍第丨項之方法，其特徵在於該表面狀態 之修改是藉由粗化該表面來生成。 15 如申請專利範圍第14項之方法，其特徵在於該表面狀態 之修改之階段係由形成一粗層於欲黏合的該等基材中 的一者及/或另一者之表面處所組成。 16·如申請專利範圍第15項之方法，其特徵在於為了形成該 粗層，其包含一將該等基材中的一者及/或另一者熱氧 31 1358084 修IE 補充 第95丨43丨96號申請案申請專利範圍修正頁 修正曰期：1%0.0§.07.日 化之操作藉以形成〆熱氧化物層於該等基材^的一者· 及/或另一者之表面處以及一供適於姓刻該氧化物層之 該熱氧化物層的處理用的操作。 17·如申請專利範圍第16項之方法’其特徵在於該熱氧化物 層的處理係為化學處理。 18. 如申請專利範圍第17項之方法，其特徵在於該熱氧化物 層係為一Si〇2層，且該化學處理係為在長於三分鐘、較 佳歷時10分鐘的一期間中於5〇。(：至80°C之間的一溫度 所進行之SCI處理。 19. 如申請專利範圍第15項之方法，其特徵在於為了形成該 粗層，其包含一用以將一氧化物層沉積於該等基材中的 一者及/或另一者之表面上之操作。 20. 如申請專利範圍第ι9項之方法，其特徵在於該用以沉積 之操作係由實行沉積一TE0S氧化物層、一LT〇氧化物 層、或一氮化物層所組成。 21. 如申料㈣㈣丨奴方法，其雜在於其在點合之 前進一步包含該等欲黏合的基材表面中的一者及/或另 一者的電漿活化之一步驟。 22·如申請專利範圍第21項之方法，其特徵在於該電裝活化 容許在約兩小時之該點合的一強化退火之後抵達強烈 的黏合能量。 ' 23. 如申請翻第22項之方法，其舰在於該退火是以 小於600。(：的一溫度執行。 24. 如申請專利範圍第2丨 ..^ ^ 項之方法，其令該表面狀態的修改 32 1358084
第95143196號申請案申請專利範圍修正頁 修正日期： 是藉由加熱來生成且其中該電聚活化是在藉由‘加熱修 改該表面狀態之前進行。 25. 如申請專利範圍第21項之方法，其中該表面狀態的修改 是藉由粗化該表面來生成且其中該電漿活化是在藉由 粗化修改該表面狀態之後進行。 26. —種用以在支撐基材上形成包含由半導體材料製成之 薄層的結構之方法，包含以下階段： 將原子性或離子性物種植入一施體基材以於其間 形成一脆化區； 將該施體基材放置成與該支撐基材緊密接觸以藉 由在該等基材之間的一黏合前緣的擴展之後藉由該等 基材互相的分子黏附來產生黏合； 拆離該脆化區之該施體基材以將該施體基材之部 分轉移至該支撐基材上並在該支撐基材上形成該薄層； 其特徵在於其在黏合之前包含一由修改該施體基 材及/或該支撐基材的表面狀態藉以調節該黏合前緣的 該擴展速度所組成之步驟，其中該黏合前緣具有大於 0.8cm/s且小於1.7cm/s之一擴展速度。 27. 如申請專利範圍第26項之方法，其中該施體基材係為一 源自於回收之更新基材。 28. —種用以在基材之間的黏合前緣的擴展之後藉由兩基 材互相的分子黏附來黏合之裝置，其特徵在於其在黏合 之前包含用以修改該等基材中的一者及/或另一者之表 面狀態以使得該黏合前緣的該擴展速度係大於0.8cm/s 33 1358084 第95143196號申請案申請專利範圍修正頁 修正日期fl^.09#7. /豪1匕 且小於1.7cm/s之部件。 1 _十 29. 如申請專利範圍第28項之裝置，其特徵在於該用以修改 該表面狀態之部件係由適於升高及控制被置於緊密接 觸前及至少直到該等基材互相引發黏合為止之該等基 材中的一者及/或另一者的溫度之加熱部件。 30. 如申請專利範圍第29項之裝置，包含一其上放置有欲黏 結的該等基材中的一者之板，其特徵在於該板形成一加 熱晶圓。 31. 如申請專利範圍第30項之裝置，其特徵在於一或多個電 阻器被整合在該板的團塊内。 32. 如申請專利範圍第30項之裝置，更包含被整合在該板的 團塊内以使一受溫度調節的流體循環之部件。 33. 如申請專利範圍第30項之裝置，其特徵在於其包含一或 多個用以照射該晶圓予以加熱之加熱燈。 34. 如申請專利範圍第29項之裝置，其特徵在於該等加熱部 件係由一或多個直接地輻射於該等基材上之加熱燈所 形成。 35. 如申請專利範圍第34項之裝置，其特徵在於該燈係為一 在紅外線範圍中，在0.8 μπι至5 μηι之間的一波長輕射之 燈。 34
TW095143196A 2005-11-28 2006-11-22 Process and equipment for bonding by molecular adh TWI358084B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0512008A FR2894067B1 (fr) 2005-11-28 2005-11-28 Procede de collage par adhesion moleculaire
FR0512009A FR2894068B1 (fr) 2005-11-28 2005-11-28 Procede et equipement de collage par adhesion moleculaire
US11/357,771 US7601271B2 (en) 2005-11-28 2006-02-17 Process and equipment for bonding by molecular adhesion

Publications (2)

Publication Number Publication Date
TW200733186A TW200733186A (en) 2007-09-01
TWI358084B true TWI358084B (en) 2012-02-11

Family

ID=38086423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143196A TWI358084B (en) 2005-11-28 2006-11-22 Process and equipment for bonding by molecular adh

Country Status (7)

Country Link
US (3) US7601271B2 (zh)
EP (1) EP1964166B1 (zh)
JP (2) JP5079706B2 (zh)
KR (1) KR101041015B1 (zh)
CN (1) CN101317258B (zh)
TW (1) TWI358084B (zh)
WO (1) WO2007060145A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809534B1 (fr) * 2000-05-26 2005-01-14 Commissariat Energie Atomique Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2915624A1 (fr) * 2007-04-26 2008-10-31 Soitec Silicon On Insulator Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
FR2920912B1 (fr) 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche
EP2091071B1 (en) * 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
WO2011008427A1 (en) * 2009-07-17 2011-01-20 S.O.I.Tec Silicon On Insulator Technologies Method of bonding using a bonding layer based on zinc, silicon and oxygen and corresponding structures
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
CN102742004B (zh) * 2010-02-04 2015-02-25 索泰克公司 键合半导体结构及其形成方法
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101705937B1 (ko) * 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
EP2695182B1 (de) * 2011-04-08 2016-03-30 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
CN103460343B (zh) * 2011-04-08 2016-04-13 Ev集团E·索尔纳有限责任公司 晶片的永久粘合方法
WO2012136267A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
CN102543828B (zh) * 2011-11-02 2014-12-10 上海华力微电子有限公司 一种soi硅片的制备方法
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
EP3035370A1 (de) * 2012-07-24 2016-06-22 EV Group E. Thallner GmbH Vorrichtung zum permanenten bonden von wafern
CN105340070B (zh) 2013-07-05 2019-08-16 Ev 集团 E·索尔纳有限责任公司 用于接合金属接触表面的方法
CN105593971B (zh) * 2013-09-25 2018-10-02 芝浦机械电子株式会社 基板处理装置、贴合基板的剥离方法以及粘接剂的除去方法
US9922851B2 (en) 2014-05-05 2018-03-20 International Business Machines Corporation Gas-controlled bonding platform for edge defect reduction during wafer bonding
CN105197880B (zh) * 2014-06-24 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
CN104900615A (zh) * 2015-05-08 2015-09-09 武汉新芯集成电路制造有限公司 一种提高键合力的方法及一种半导体键合结构
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
CN105140143B (zh) * 2015-07-30 2019-01-22 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10199553B1 (en) 2015-11-05 2019-02-05 Massachusetts Institute Of Technology Shielded through via structures and methods for fabricating shielded through via structures
CN114334626A (zh) * 2016-02-16 2022-04-12 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6854696B2 (ja) * 2017-05-02 2021-04-07 東京エレクトロン株式会社 接合装置および接合方法
FR3103629B1 (fr) * 2019-11-25 2021-10-22 Soitec Silicon On Insulator Procédé de collage de deux substrats
FR3106235B1 (fr) * 2020-01-09 2021-12-10 Soitec Silicon On Insulator Procede d’assemblage de deux substrats semi-conducteurs
CN112259677B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112233974A (zh) * 2020-10-26 2021-01-15 广州粤芯半导体技术有限公司 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法
JP7105956B2 (ja) * 2021-03-12 2022-07-25 東京エレクトロン株式会社 接合装置
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
US4883215A (en) 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US4962879A (en) 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
JP2512243B2 (ja) * 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH05190406A (ja) * 1992-01-10 1993-07-30 Nippon Steel Corp 半導体基板貼付装置
US5236118A (en) 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5503704A (en) 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
JP3431951B2 (ja) * 1993-06-16 2003-07-28 キヤノン株式会社 半導体基板貼り合わせ装置
JP2796661B2 (ja) * 1994-03-04 1998-09-10 三菱マテリアル株式会社 張り合わせ半導体基板の製造方法
JP2929949B2 (ja) * 1994-08-29 1999-08-03 信越半導体株式会社 ウエーハの結合方法
JP3088250B2 (ja) * 1994-10-28 2000-09-18 日本電気株式会社 乾燥装置
JPH10335448A (ja) * 1997-06-03 1998-12-18 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
US6388290B1 (en) 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000076710A (ja) 1998-08-26 2000-03-14 Matsushita Electric Ind Co Ltd 光ディスク用基板の貼り合わせ方法および装置
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法
EP1083557A4 (en) * 1999-03-23 2005-04-13 Dainippon Ink & Chemicals DEVICE FOR PRODUCING OPTICAL PLATES
EP1187216B1 (en) 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
WO2004025710A2 (en) * 2002-09-10 2004-03-25 Axcelis Technologies, Inc. Method of heating a substrate in a variable temperature process using a fixed temperature chuck
US20040060899A1 (en) 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2004266070A (ja) * 2003-02-28 2004-09-24 Canon Inc 貼り合わせシステム
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JPWO2005027217A1 (ja) * 2003-09-08 2007-11-08 株式会社Sumco Ｓｏｉウェーハおよびその製造方法
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
US6911376B2 (en) 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
JP2005158813A (ja) * 2003-11-20 2005-06-16 Toshiba Ceramics Co Ltd 接着半導体の製造方法
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers
US20070090479A1 (en) 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Also Published As

Publication number Publication date
CN101317258B (zh) 2011-03-16
US20070119812A1 (en) 2007-05-31
TW200733186A (en) 2007-09-01
JP5079706B2 (ja) 2012-11-21
EP1964166A1 (en) 2008-09-03
US20090294072A1 (en) 2009-12-03
WO2007060145A1 (en) 2007-05-31
EP1964166B1 (en) 2016-01-27
US8158013B2 (en) 2012-04-17
US8091601B2 (en) 2012-01-10
JP2012238873A (ja) 2012-12-06
KR101041015B1 (ko) 2011-06-16
JP5663535B2 (ja) 2015-02-04
JP2009517855A (ja) 2009-04-30
CN101317258A (zh) 2008-12-03
US20090261064A1 (en) 2009-10-22
KR20080063857A (ko) 2008-07-07
US7601271B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
TWI358084B (en) Process and equipment for bonding by molecular adh
US7645682B2 (en) Bonding interface quality by cold cleaning and hot bonding
JP5292644B2 (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
US8999090B2 (en) Process for bonding two substrates
TWI456689B (zh) Ｓｏｉ晶圓的製造方法
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
WO2014153923A1 (zh) 薄膜和制造薄膜的方法
EP2362860A1 (en) Surface treatment for molecular bonding
TWI616966B (zh) 在顯示負的焦耳－湯姆遜（ｊｏｕｌｅ－ｔｈｏｍｓｏｎ）係數之氣體氛圍中的接合方法
US8420500B2 (en) Method of producing a structure by layer transfer
WO2007091639A1 (ja) Ｓｏｉ基板の製造方法
JP4624836B2 (ja) 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
JP2000012664A (ja) 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP2011071518A (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
JP2011515825A (ja) 複合基板を製造するための工程
JP2007194349A (ja) 基板の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
TW200831724A (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
TWI241629B (en) Bonding wafers with perfect edges and the methods
JPH01122142A (ja) 半導体基板の製造方法
FR2894068A1 (fr) Procede et equipement de collage par adhesion moleculaire