JPH01122142A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH01122142A
JPH01122142A JP28079087A JP28079087A JPH01122142A JP H01122142 A JPH01122142 A JP H01122142A JP 28079087 A JP28079087 A JP 28079087A JP 28079087 A JP28079087 A JP 28079087A JP H01122142 A JPH01122142 A JP H01122142A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrates
substrates
manufacturing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28079087A
Other languages
English (en)
Other versions
JP2627157B2 (ja
Inventor
Yoshihiro Arimoto
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62280790A priority Critical patent/JP2627157B2/ja
Publication of JPH01122142A publication Critical patent/JPH01122142A/ja
Application granted granted Critical
Publication of JP2627157B2 publication Critical patent/JP2627157B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] SO■基板を製造する方法の改良に関し、2枚の半導体
ウェーへの少なくとも1枚を酸化して、その少なくとも
一方の表面に1n以下の厚さの半導体の酸化膜を形成し
、これらの2枚の半導体ウェーハを上記の半導体の酸化
膜が中間層になるように重ね合わせた状態で加熱して2
枚の半導体ウェーハを貼り合わせてなすSOI基板の製
造方法において、ウェーハが大口径であっても、その全
面が均一に接着されることができ、大口径のSOI基板
を製造しうる半導体基板の製造方法を提供することを目
的とし、 2枚の半導体基板のうちの少なくとも1枚の少なくとも
1表面に酸化半導体膜を形成し、該酸化半導体膜を介し
て前記2枚の半導体基板を接触させながら加熱して前記
2枚の半導体基板を一体化し、該一体化された前記2枚
の半導体基板をもってSOI構造の半導体基板を製造す
る方法において、前記2枚の半導体基板を、10〜30
mの曲率半径をもって表面が彎曲しているプレスを使用
するか、または、50〜500℃に加熱されたカーボン
ヒータ等の平板状加熱体上に前記2枚の半導体基板の一
方を乗せ、該一方の半導体基板の上に、前記2枚の半導
体基板の他方を、前記カーボンヒータ等の平板状加熱体
の50〜500℃の温度と少なくとも50’C以上の温
度差を設けて乗せ、前記カーボンヒータ等の平板状加熱
体を50〜2.000℃に加熱するかして、前記一体化
される2枚の半導体基板の接触する面相互間に、該接触
面にそう方向に応力を印加しながら、前記一体化のため
の加熱工程を実行するによって達成される。
〔産業上の利用分野〕
本発明は、半導体基板の製造方法の改良に関する。特に
、絶縁物腰上に半導体膜が形成されているSOI基板を
製造する方法の改良に関する。
C従来の技術〕 いわゆるSOI基板を製造する方法の1種に、2枚のシ
リコンウェーへの少なくとも1枚を酸化して、その少な
くとも一方の表面に14以下の厚さの二酸化シリコン膜
を形成し、これらの2枚のシリコンウェーハを、上記の
二酸化シリコン膜が中間層になるように重ね合わせた状
態で、例えば、1 、000℃程度に加熱して2枚のシ
リコンウェーハを貼り合わせ、上層のシリコンウェーハ
をボリッシ等して薄膜化するSOI基板の製造方法が知
られている0本発明は、このSOI基板の製造方法の改
良である。
〔発明が解決しようとする問題点〕
上記のSo1基板の製造方法は、下記の欠点を免れない
イ1本来、2枚のシリコンウェーハを貼り合わせたもの
であるから、特に大口径のウェーハの場合、接着力が部
分的に不均一になりやすく、強力に接着されている領域
と十分に接着されていない領域とが存在する。
口、そして、十分に接着されていない領域においては、
その後になされる熱処理工程において剥離する。
ハ、ダイシングをした後には、十分に接着されていない
領域は完全に剥離してしまい、2枚、のチップに分解し
て完全に不良品となる。
二、不完全接着領域のシリコン片が塵埃となって、プロ
セス装置を汚染する。
ホ、信輔性に問題があるので、赤外線反射光等を利用し
てなす接着確認試験が必要となり、この付加試験のため
多大の時間と工数とを必要とする。
本発明の目的は、これらの欠点を解消することにあり、
2枚の半導体ウェーへの少なくとも1枚を酸化して、そ
の少なくとも一方の表面に1n以下の厚さの半導体の酸
化膜を形成し、これらの2枚の半導体ウェーハを上記の
半導体の酸化膜が中間層になるように重ね合わせた状態
で加熱して2枚の半導体ウェーハを貼り合わせてなすS
OI基板の製造方法において、 ウェーハが大口径であっても、その全面が均一に接着さ
れることができ、大口径のSo1基板を製造しうる半導
体基板の製造方法を提供することにある。
(問題点を解決するための手段) 上記の目的は、2枚の半導体基1(1)、(2)のうち
の少なくとも1枚の少なくとも1表面に酸化半導体膜(
3)を形成し、該酸化半導体膜(3)を介して前記2枚
の半導体基板(1)、(2)を接触させながら加熱して
前記2枚の半導体基板(1)、(2)を一体化し、該一
体化された前記2枚の半導体基板(1)、(2)をもっ
てSOI構造の半導体基板を製造方法する方法において
、前記一体化される2枚の半導体基板(1)、(2)の
接触する面相互間に、該接触面にそう方向に応力を印加
しながら、前記一体化のための加熱工程を実行するによ
って達成される。
前記一体化される2枚の半導体基板(1)、(2)の接
触する面相互間に該接触面にそう方向に応力を印加しな
がら、前記2枚の半導体基板(1)、(2)を加熱する
工程としては、次の二つの手段が有効である。
第1の手段は、前記2枚の半導体基板(1)、(2)を
、10〜30mの曲率半径をもって表面が彎曲している
プレスを使用してなすものである。
表面が彎曲しているプレスを使用して、前記−体化され
る2枚の半導体基板(1)、(2)の接触面に応力を印
加する工程は、反復操り返して実行すると、所望の方向
に基板を彎曲させるという本発明の効果は有効である。
第2の手段は、50〜500℃に加熱されたカーボンヒ
ータ等の平板状加熱体(5)上に前記2枚の半導体基板
(1)、(2)の一方を乗せ、該一方の半導体基板(1
)、(2)の上に、前記2枚の半導体基板(1)、(2
)の他方を、前記カーボンヒータ等の平板状加熱体(5
)の50〜500℃の温度と少なくとも50℃以上の温
度差を設けて乗せ、前記カーボンヒータ等の平板状加熱
体(5)を50〜2.000℃に加熱してなすものであ
る。
前記第2の手段において、前記の少なくとも50℃以上
の温度差は、前記平板状加熱体(5)に接する半導体基
板(1)または(2)の温度が高いことが有効である。
50〜500℃に加熱されたカーボンヒータ等の平板状
加熱体(5)上に前記2枚の半導体基板(1)、(2)
の一方を乗せてなす前記第2の手段において、前記一体
化される2枚の半導体基板(1)、(2)の接触面に応
力を印加する期間、周囲の雰囲気の温度を低下させると
、2枚の半導体基板(1)、(2)の接触面に発生する
応力が増大され、所望の方向に基板を彎曲させるという
本発明の効果はさらに有効である。
前記第2の手段において、前記2枚の半導体基板(1)
、(2)間に電圧を印加して静電圧力を印加しながらな
すと、所望の方向に基板を彎曲させるという本発明の効
果は顕著に有効である。
〔作用〕
本発明が解消しようとする部分的不完全接着の原因は、
接着面が一体化・同質化せず、2枚の半導体基板の間に
境界面が残留するからである。
2枚の半導体基板、2の接着面が一体化・同質化するた
めには、接触面近傍の極めて薄い層が一旦溶融の上層面
すればよい。
接触面近傍の極めて薄い層のみを一旦溶融するには、2
枚の半導体基板、2相互の間に、2枚の半導体基板、2
相互の面に沿って、応力を発生させることが有効である
。固体である氷上を固体であるスケートエツジがスムー
ズに滑動する理由は、その界面の氷が両者間にか−る圧
力によって融解して水となり、この水が潤滑剤として機
能することにあることは周知である。2枚の半導体ウェ
ーへの少なくとも1枚を酸化して、その少なくとも一方
の表面にL+n以下の厚さの酸化半導体膜を形成し、こ
れらの2枚の半導体ウェーハを上記の酸化半導体膜が中
間層になるように重ね合わせた状態で、例えば、1 、
000℃程度に加熱して、2枚の半導体ウェー八を貼り
合わせてなすSOI基板の製造方法に、この原理を転用
しようとする場合、2枚の半導体基板、2相互間にむや
みに大きな圧力を印加することはできない、半導体ウェ
ー八が破損するからである。
そこで、本発明の発明者は、種々な手法をもって実験を
繰り返したところ、貼り合わせるべき2枚の、例えば、
シリコンウェーハの当接面が相互に滑り合わない程度に
圧力が印加された状態で、貼り合わせるべき2枚の、例
えば、シリコンウェーハを彎曲させるか、または、2枚
の、例えば、シリコンウェーハ相互間に50℃程度の温
度差を設けて接合すると、2枚の半導体基板、2は、第
4図(a)、第4図(b)とに示すように相互に滑るこ
とがなく、第4図(c)に矢印をもって示すように、貼
り合わせるべき2枚のシリコンウェーへの接合面にそっ
て応力が発生し、そのため、この境界面近傍の極めて薄
い層が一旦溶融して、凝固して、この領域が一体化・同
質化することを発見した。
そして、赤外線反射光等を利用してなす接着確認試験等
を使用して、上記の事実を確認し、本発明を完成した。
本発明は、このように実験的結果にもとづくものであり
、その作用原理は必ずしも明らかではないが、相互に貼
り合わされるべき2枚の半導体基板l、2が、薄い酸化
半導体層を介して相互に適当な圧力をもって押圧されな
がら、適度に彎曲されると、境界面が溶融し、少なくと
も軟化が促進され、接触面を介して物質移動が実現して
、一体化・同質化が進行するものと思われる。
〔実施例〕
以下、図面を参照しつ\、本発明の二つの実施例に係る
、2枚の半導体ウェーハの少なくとも1枚を酸化して、
その少な(とも一方の表面に1n以下の厚さの酸化半導
体膜を形成し、これらの2枚の半導体ウェー八を上記の
酸化半導体膜が中間層になるように重ね合わせた状態で
加熱して2枚の半導体ウェーハを貼り合わせてなるSo
 1i板の製造方法について説明する。
星上皇崖■ 第2図参照 厚さ30haのシリコン基板、2の少なくとも一方の少
なくとも1面を酸化して、厚さ0.5nの二酸化シリコ
ン層3を形成する。この工程は、、100℃において約
1時間スチーム酸化すればよい。
第1a図、第tb図参照 曲率半径が10〜30mであるように表面が彎曲してい
るプレス4、42を使用し、上記の二酸化シリコン層3
が中間層となるように、2枚のシリコン基板、2を接合
させながらプレスして、2枚のシリコン基板、2を彎曲
させた状態で500〜1 、200″Cにおいて約1時
間加熱して、2枚のシリコン基板、2を一体化・同質化
する。
第3図参照 一方のシリコン基板1または2をボリッシ等を使用して
薄膜化する。
なお、上記のプレス工程を反復実行することが有効なこ
とは上記のとおりである。
員主2施■ 第2図再参照 厚さ300nのシリコン基板、2の少なくとも一方の少
なくとも1面を酸化して、厚さ0.5nの二酸化シリコ
ン層3を形成する。この工程は、、100℃において約
1時間スチーム酸化すればよい。
第1c図、第1d図参照 カーボンヒータ(平板状加熱体)5を50〜500℃に
加熱しておき、上記シリコン基板、2;の一方を乗せる
。そのとき、二酸化シリコン層3を上層とすることが必
須である。カーボンヒータ(平板状加熱体)5に乗せら
れているシリコン基板1または2の温度は当然50〜5
00℃となる。
上記シリコン基板、2の他方を、カーボンヒータ(平板
状加熱体)5の温度より少なくとも50℃以上低温にし
て上記他方のシリコン基板、2の上に乗せる。
この状態で、500〜1 、200℃に約1時間加熱し
て、2枚のシリコン基板を一体化・同質化する。
このとき、第1d図に示すように2枚のシリコン基板、
2は彎曲する。この彎曲は雰囲気温度を制御すれば、更
に有効である。
このとき、2枚のシリコンウェーハト2間に電圧を印加
して静電圧力を発生させれば、2枚のシリコンウェーハ
ト2間の密着性を向上し、空隙をなくし、ウェーハ全面
がより均一に接着するようにするために有効である。
第3図再参照 一方のシリコン基板1または2をポリッシ等を使用して
薄膜化する。
〔発明の効果] 以上説明せるとおり、本発明に係る2枚の半導体ウェー
ハの少なくとも1枚を酸化して、その少なくとも一方の
表面にln以下の厚さの酸化半導体膜を形成し、これら
の2枚の半導体ウェーハを上記の酸化半導体膜が中間層
になるように重ね合わせた状態で、例えばシリコンの場
合、1,000℃程度に加熱して2枚の半導体ウェーハ
を貼り合わせてなすSo IS板の製造方法においては
、2枚の半導体基板のうちの少なくとも1枚の少なくと
も1表面に酸化半導体膜を形成し、該酸化半導体膜を介
して前記2枚の半導体基板を接触させながら加熱して前
記2枚の半導体基板を一体化し、該一体化された前記2
枚の半導体基板をもってSOI構造の半導体基板を製造
する方法において、前記2枚の半導体基板を、10〜3
0mの曲率半径をもって表面が彎曲しているプレスを使
用するか、または、50〜500℃に加熱されたカーボ
ンヒータ等の平板状加熱体上に前記2枚の半導体基板の
一方を乗せ、該一方の半導体基板の上に、前記2枚の半
導体基板の他方を、前記カーボンヒータ等の平板状加熱
体の50〜500℃の温度と少なくとも50℃以上の温
度差を設けて乗せ、前記カーボンヒータ等の平板状加熱
体を50〜2,000℃に加熱するかして、前記一体化
される2枚の半導体基板の接触する部相互間に、該接触
面にそう方向に応力を印加しながら、前記一体化のため
の加熱工程を実行することとされているので、2枚の半
導体ウェーハの少なくとも1枚を酸化して、その少な(
とも一方の表面に1n以下の厚さの半導体の酸化膜を形
成し、これらの2枚の半導体ウェーハを上記の半導体の
酸化膜が中間層になるように重ね合わせた状態で加熱し
て、2枚の半導体ウェーハを貼り合わせてなすSOI基
板の製造方法において、 ウェーハが大口径であっても
、その全面が均一に接着されることができ、大口径のS
oil板を製造しうる半導体基板の製造方法を提供する
ことができる。
【図面の簡単な説明】
第1a図、第1b図は、本発明の第1実施例に係る半導
体基板の製造方法の主要工程の説明図である。 第1C図、第1d図は、本発明の第2実施例に係る半導
体基板の製造方法の主要工程の説明図である。 第2図、第3図は、本発明の第1と第2の実施例に係る
半導体基板の製造方法の主要工程の説明図である。 第4図(a)、(b)、(c)とは本発明の詳細な説明
図である。 、2・・・シリコンウェーハ、 3・・・二酸化シリコン、 4、42・・・表面の彎曲したプレス、5・・・平板状
加熱手段(カーボンヒータ)。

Claims (1)

  1. 【特許請求の範囲】 [1]2枚の半導体基板(1)、(2)のうちの少なく
    とも1枚の少なくとも1表面に酸化半導体膜(3)を形
    成し、該酸化半導体膜(3)を介して前記2枚の半導体
    基板(1)、(2)を接触させながら加熱して前記2枚
    の半導体基板(1)、(2)を一体化し、該一体化され
    た前記2枚の半導体基板(1)、(2)をもってSOI
    構造の半導体基板を製造する方法において、 前記一体化される2枚の半導体基板(1)、(2)の接
    触する面相互間に、該接触面にそう方向に応力を印加し
    ながら、前記一体化のための加熱工程を実行する ことを特徴とする半導体基板の製造方法。 [2]前記一体化される2枚の半導体基板(1)、(2
    )の接触する面相互間に該接触面にそう方向に応力を印
    加しながら、前記2枚の半導体基板(1)、(2)を加
    熱する工程は、 前記2枚の半導体基板(1)、(2)を、10〜30m
    の曲率半径をもって表面が彎曲しているプレスを使用し
    てなす ことを特徴とする特許請求の範囲第1項記載の半導体基
    板の製造方法。 [3]前記表面が彎曲しているプレスを使用してなす加
    熱工程は、反復して複数回実行する ことを特徴とする特許請求の範囲第2項記載の半導体基
    板の製造方法。 [4]前記一体化される2枚の半導体基板(1)、(2
    )の接触する面相互間に該接触面にそう方向に応力を印
    加しながら、前記2枚の半導体基板(1)、(2)を加
    熱する工程は、 50〜500℃に加熱された平板状加熱体(5)上に前
    記2枚の半導体基板(1)、(2)の一方を乗せ、 該一方の半導体基板(1)、(2)の上に、前記2枚の
    半導体基板(1)、(2)の他方を、前記平板状加熱体
    (5)の50〜500℃の温度と少なくとも50℃以上
    の温度差を設けて乗せ、 前記平板状加熱体(5)を50〜2,000℃に加熱す
    る ことを特徴とする特許請求の範囲第1項記載の半導体基
    板の製造方法。 [5]前記一方の半導体基板(1)または(2)と前記
    他方の半導体基板(2)または(1)相互間に印加され
    る少なくとも50℃以上の温度差は、前記平板状加熱体
    (5)に接する半導体基板(1)または(2)の温度が
    高い ことを特徴とする特許請求の範囲第4項記載の半導体基
    板の製造方法。 [6]前記2枚の半導体基板(1)、(2)の一方(1
    )または(2)を加熱して、前記一体化される前記2枚
    の半導体基板(1)、(2)の接触する面相互間に、該
    接触面にそう方向に応力を発生させて、前記2枚の半導
    体基板(1)、(2)を一体化する工程において、前記
    2枚の半導体基板(1)、(2)周囲の雰囲気の温度を
    低下させる ことを特徴とする特許請求の範囲第4項、または、第5
    項記載の半導体基板の製造方法。 [7]前記一体化される2枚の半導体基板(1)、(2
    )の接触する面相互間に該接触面にそう方向に応力を印
    加しながら、前記2枚の半導体基板(1)、(2)を加
    熱する工程において、前記2枚の半導体基板(1)、(
    2)間に電圧を印加して静電圧力を印加する ことを特徴とする特許請求の範囲第1項、第2項、第3
    項、第4項、第5項、または、第6項記載の半導体基板
    の製造方法。
JP62280790A 1987-11-05 1987-11-05 半導体基板の製造方法 Expired - Lifetime JP2627157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62280790A JP2627157B2 (ja) 1987-11-05 1987-11-05 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62280790A JP2627157B2 (ja) 1987-11-05 1987-11-05 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01122142A true JPH01122142A (ja) 1989-05-15
JP2627157B2 JP2627157B2 (ja) 1997-07-02

Family

ID=17629995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62280790A Expired - Lifetime JP2627157B2 (ja) 1987-11-05 1987-11-05 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP2627157B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302860C (zh) * 2003-08-12 2007-03-07 日铁钢板株式会社 涂饰板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120045A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 平板接着方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120045A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 平板接着方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302860C (zh) * 2003-08-12 2007-03-07 日铁钢板株式会社 涂饰板的制造方法

Also Published As

Publication number Publication date
JP2627157B2 (ja) 1997-07-02

Similar Documents

Publication Publication Date Title
JP5079706B2 (ja) 分子接合による結合のためのプロセスおよび装置
US6908027B2 (en) Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
JPH09213594A (ja) 薄膜を最初の基体から目的の基体上に移動させる方法
US4285714A (en) Electrostatic bonding using externally applied pressure
JP2012178605A (ja) ポリマー膜上にエレクトロニクス構成部品を分子接合する方法
JPH01122142A (ja) 半導体基板の製造方法
JP2589994B2 (ja) ウェーハの接着方法
JPS61174661A (ja) 半導体集積回路装置の製造方法
JP2863980B2 (ja) ウエハの製作方法
JP2576163B2 (ja) 平板接着法
JPS63123645A (ja) 半導体装置の製造方法
JPH05114593A (ja) 半導体ウエハーの研削方法
JP2010210735A (ja) 光学物品の製造方法
JP2848971B2 (ja) 薄板の接着方法
JPH0669063B2 (ja) 半導体ウェハの製造方法
JPS62167380A (ja) 平板接合方法
JPH05166689A (ja) 半導体基板の接合方法
JPH04210361A (ja) ウエハの両面加工方法
JPH0666361B2 (ja) ボンディング装置及びボンディング方法
JPS59132133A (ja) 半導体基板の製造方法
JPH11224870A (ja) 貼り合わせ半導体基板及びその製造方法
JP2535577B2 (ja) ウェ―ハの接着方法
JPH08244155A (ja) 固相接合法
JPH05333217A (ja) 光伝送体アレイの製法
JPH0448618A (ja) 半導体装置の製造方法