CN101317258B - 通过分子黏附进行键合的方法和设备 - Google Patents

通过分子黏附进行键合的方法和设备 Download PDF

Info

Publication number
CN101317258B
CN101317258B CN2006800443126A CN200680044312A CN101317258B CN 101317258 B CN101317258 B CN 101317258B CN 2006800443126 A CN2006800443126 A CN 2006800443126A CN 200680044312 A CN200680044312 A CN 200680044312A CN 101317258 B CN101317258 B CN 101317258B
Authority
CN
China
Prior art keywords
bonding
substrate
forward position
heating
surface state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800443126A
Other languages
English (en)
Other versions
CN101317258A (zh
Inventor
塞巴斯蒂安·凯尔迪勒
卡里纳·杜雷特
亚历山大·沃夫雷德兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0512008A external-priority patent/FR2894067B1/fr
Priority claimed from FR0512009A external-priority patent/FR2894068B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101317258A publication Critical patent/CN101317258A/zh
Application granted granted Critical
Publication of CN101317258B publication Critical patent/CN101317258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/04—Joining glass to metal by means of an interlayer
    • C03C27/042—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts
    • C03C27/046—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts of metals, metal oxides or metal salts only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C03C2204/08—Glass having a rough surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

本发明在第一方面涉及通过分子黏附使两个基片彼此键合的方法，其中，将所述基片的表面紧密接触放置，通过所述基片之间的键合前沿的扩展而发生键合，其特征在于，所述方法包括下述步骤：在键合之前，改变一个和/或另一个所述基片的表面状态，以调节所述键合前沿的扩展速度。通过局部地或均匀地加热一个和/或另一个待键合基片的表面，或者进一步通过使一个和/或另一个基片的表面粗糙化而改变表面状态。

Description

通过分子黏附进行键合的方法和设备
技术领域
本发明属于通过分子黏附使两个基片彼此键合的领域。
本发明涉及键合的方法和设备。同样，本发明还延及以下构造体的形成，所述构造体包括位于支持基片上的由半导体材料制成的薄层。为了形成这样的构造体，常规的做法是，将施主基片与支持基片紧密接触放置，从而通过分子黏附实现所述基片间的彼此键合。随后，将施主基片的一部分转移至支持基片上，由此在支持基片上形成所述薄层。
背景技术
通过分子黏附进行键合(英语术语为“direct wafer bonding[晶片直接键合]”或“fusion bonding[熔融键合]”)是在不使用任何黏合剂(黏胶型、胶水等)的情况下能够使两个具有非常平的表面(抛光镜面)的基片彼此黏合的技术。
所涉及的表面通常是由绝缘材料(例如石英、玻璃)或半导体材料(例如Si、GaAs、SiC、Ge等)制成的基片的表面。
通常对被紧密接触放置的两个基片局部施加光压而引发键合。随后，键合前沿在数秒钟之内展开到整个基片。
相对于在以共价键、离子键或金属键结合的两个固体之间观测到的键合能，室温下获得的所述键合能通常相当低。
因此，在许多用途中，通过进行热退火来强化键合。对于一个硅表面黏合于另一个硅表面或二氧化硅表面的情况，在大约1100℃～1200℃的温度下进行强化键合的退火后，键合能达到最大。
另外，为使两基片的键合令人满意，通常的做法是，在键合之前对一个和/或另一个待黏合表面进行预处理。这意味增强机械性能和/或改善键合界面的品质。
在用来改善键合时基片之间的力学行为的这类处理手段中，一个例子是，对待黏合表面进行预处理，以使其更为亲水。在亲水键合的情况下，待黏合表面优选具有下列性质。
-不存在颗粒；
-不存在碳氢化合物；
-不存在金属污染物；
-低表面粗糙度，通常小于
Figure S2006800443126D00021
-强亲水性，也即，待黏合表面具有较大密度的Si-OH硅烷醇键。
通常采用一种或多种化学处理来完成待黏合表面的预处理。以(亲水)黏附前的化学处理为例，可以提及下列手段：
-RCA型清洁，即适于减少颗粒和碳氢化合物的SC1(NH4OH、H2O2、H2O)浴与适于减少金属污染物的SC2(HCl、H2O2、H2O)浴的结合；
-利用适于减少有机污染物的臭氧溶液(O3)的清洁；
-利用包含硫酸与加氧水的混合物的溶液(即SPM溶液，SulphuricPeroxide Mixture[硫酸过氧化物混合物])的清洁。
待黏合表面的预处理同样可以包括所述表面的机械预处理(抛光、刷光)，辅以或不辅以化学处理。
作为通过分子黏附进行键合的常规方法的补充，最近已经开发出了用以制得异质结构体(两种不同类型的材料的黏附)的在低温下进行的强键合技术，该技术用于黏合包括部分或完全人造的电子元件的基片(aka图案化基片和结构化晶片)，或者甚至用于黏合能够在高温退火时被改变的基片。
通过分子黏附与等离子体激活进行的键合是这种在低温下进行的强键合技术的一个实例。
在键合一个和/或另一个待黏合表面之前，使待黏合表面与等离子体接触，使得在低温(通常小于600℃)下对键合进行较短时间的强化退火(约2小时)后，可以达到强的键合能。例如，可以提及下列文章：
-T.Suni等人的“Effects of plasma activation on hydrophilic bonding ofSi and SiO2”，J.Electroch.Soc.，Vol.149，No.6，p.348(2002)；
-M.Wiegand等人的“Time-dependent surface properties and waferbonding of O2-plasma treated silicon(100)surfaces”，J.Electroch.Soc.Vol.147，No.7，p.2734(2000)。
有证据表明，以上提及的表面预处理的不同技术系统地结合了至少一个润湿步骤，也就是至少利用去离子水漂洗所述表面。
随后例如通过离心(干燥旋转)来干燥基片。根据其亲水程度的不同，干燥后，基片的表面上具有由吸附水形成的若干个单分子层，这些单分子层是接触时导致黏附的分子间力的来源。
通过分子黏附使基片彼此键合通常会造成缺陷。键合导致的缺陷的显著例子有，在两个基片之间的键合界面处的气泡型缺陷(或气泡)，以及在最终构造体的薄层(转移后得到的“支持基片上的薄层”)处的边缘型缺陷(边缘空位)。
气泡被视为由在两个基片之间的键合界面处结合的气体和/或水产生的缺陷。在对黏附的构造体施加少量热之后(例如，于200℃进行热退火2小时之后)会出现气泡，通过使用红外摄像机或者利用声学显微镜检查键合界面时，可以观察到这种气泡。气泡会使转移后得到的最终构造体上出现未转移的区域。
X.Zhang和J-P.Raskin在Electrochemical and Solid-State Letters，7(8)G 172-G 174(2004)中的文章“Low-Temperature Wafer Bonding，Optimal O2Plasma Surface Pretreatment Time”描述了在键合界面处形成气泡的现象。
边缘空位被视为键合产生的平均(mean)缺陷，一般在最终构造体(通常为圆板形状)的外周观察到边缘空位。
在制造“绝缘体上半导体”SeOI型(Semiconductor On Insulator)构造体，尤其是“绝缘体上硅”SOI构造体(Silicon On Insulator)时应用直接键合。在该用途中，待黏合基片中的至少一个基片具有氧化物表面层；举例来说，通常采取Si/SiO2键合或SiO2/SiO2键合以形成SOI结构。
通过直接键合制造SeOI构造体有三种主要的方法：SMART CUTBSOI(和BESOI)和ELTRAN
Figure S2006800443126D00032
与这些方法中的每一种有关的过程的描述见论文“Silicon wafer bonding technology for VLSI and MEMSapplications”，S.S.Lyer and A.J.Auberton-Hervé，IEE(2002)。
但是，在上述薄层由施主基片转移至支持基片之后，会出现由键合步骤导致的边缘空位型缺陷。
如形成SOI构造体的图1所示，边缘空位P是被转移的薄层中的孔洞(直径一般为100μm～1mm)，其对应于未转移至支持基片A上的施主基片的区域。
边缘空位最常在“支持基片上薄层”构造体(圆形晶片)的边缘(外周区域)显现；它们位于距晶片边缘通常为1mm～5mm的位置。
边缘空位是与晶片边缘的不良键合有关的宏观缺陷。它们可能是致命缺陷，因为当不存在用作于边缘空位处形成电子元件的活性层的薄层时，在这个位置不能制造任何元件。考虑到边缘空位的尺寸，包括至少一个边缘空位的电子元件必然是有缺陷的。
另外，SMART CUT
Figure S2006800443126D00041
型的转移过程的特别引人关注之处在于，它允许施主基片的再循环。因此当再循环的施主基片完成黏附时(也就是，施主基片已经用于对薄层的移除和转移；称为“再生”晶片)，所观察到的边缘空位的数目多于原始的施主基片(从未用于移除和/或转移薄层；称为“新鲜”晶片)完成键合时观察到的数目。所存在的这种边缘空位的增加会妨碍再循环。
由于边缘空位的存在导致品质和产量的损失，因而需要抑制这种缺陷的产生。
在文献EP 1 566 830中已经提出限制通过分子键合而得到的SOI晶片边缘处的空位型缺陷数目的方法。根据该文献，这些缺陷总是位于相对于晶片中心的特定位置，且似乎是由于晶片边缘的构型所致。因此，为减少缺陷的数目，该文献建议在晶片的制造过程中改变其边缘的构型。更准确地说，该文献建议在距晶片外周为3mm～10mm的区域内改变边缘落差的曲线。于是，该解决方案的缺点为，需要预先对晶片进行机械干预。
直接键合的另一个用途是DSB型(直接Si键合)的Si/Si键合。正如早先提及的，气泡型缺陷仍然能够在键合界面处出现。
减少气泡形成的一个方案包括，对待黏合表面进行等离子体激活，从而获得良好的键合能。事实证明，该方案仍然不能令人满意地减少键合界面处的气泡数目。
发明内容
本发明的目的是提出一种消除现有技术的这些缺点的键合技术。
在第一方面，本发明涉及通过分子黏附使两个基片彼此键合的方法，其中，将所述基片的表面紧密接触放置，通过所述基片之间的键合前沿的扩展而发生键合，其特征在于，所述方法包括下述步骤：在键合之前，改变一个和/或另一个所述基片的表面状态，以调节所述键合前沿的扩展速度。
在该方法的第一个可能的实施方式中，优选但非限制性的各个特定方面如下：
-所述表面状态的改变是指，减小吸附于一个和/或另一个待黏合的所述基片表面上的水层厚度；
-所述表面状态的改变通过加热完成；
-在所述基片被彼此紧密接触放置之前加热，且至少加热至开始键合；
-加热的持续时间为1秒～90秒，优选30秒；
-通过支撑一个待黏合的所述基片的板的热传递而利用热传导进行加热；
-通过照射一个待黏合的所述基片的灯的辐射来进行加热；
-所述灯是在红外线范围内以0.8μm～5μm的波长辐射的灯；
-加热在30℃～90℃的温度进行；优选在50℃～60℃的温度进行；
-在待黏合的所述基片的整个表面上均匀地进行加热；
-在待黏合的所述基片的外周区域局部地进行加热；
-黏附于中心处引发，所述外周区域包括待黏合的所述基片的整个周边；
-黏附于边缘处开始，所述的外周区域勾勒出一段圆弧，该圆弧与所述的引发边缘沿直径相对，并且被约120°的中心角所限定；
-键合前，所述方法包括对一个和/或另一个待黏合的所述表面进行等离子体激活的步骤。
该方法的第二个可能实施方式的优选但非限制性的各个特定方面如下：
-通过使所述表面粗糙化来改变所述表面状态；
-改变所述表面状态的步骤包括：在一个和/或另一个待黏合的所述基片的表面形成粗糙层；
-为了形成所述粗糙层，所述方法包括：对一个和/或另一个所述基片进行热氧化操作，以在一个和/或另一个所述基片的表面形成热氧化物层；和对所述热氧化物层进行处理以适合蚀刻所述氧化物层的操作；
-对所述热氧化物层的处理是化学处理；
-所述热氧化物层是SiO2层，所述化学处理是SC1处理，所述SC1处理在50℃～80℃的温度进行，持续时间大于3分钟，优选为10分钟；
-为了形成所述粗糙层，所述方法包括在一个和/或另一个所述基片的表面上沉积氧化物表面层的操作；
-所述沉积操作包括沉积TEOS氧化物层、LTO氧化物层或氮化物层；
-所述方法包括以下步骤：在键合之前和所述的改变表面状态的步骤之后，对一个和/或另一个待黏合的所述基片进行等离子体激活。
在第二个方面，本发明涉及通过分子黏附使两个基片彼此键合的键合设备，其特征在于，该设备包括用于改变表面状态的装置，所述用于改变表面状态的装置在键合之前改变一个和/或另一个所述基片的表面状态，从而调节所述键合前沿的扩展速度，尤其是加热装置，所述加热装置适于在键合前升高并控制一个和/或另一个所述基片的温度。
在另一个方面，本发明还涉及形成构造体的方法，所述构造体包括形成于支持基片上的由半导体材料制成的薄层，所述方法包括下列步骤：放置施主基片，例如由再循环产生的“再生”基片，使其与所述支持基片紧密接触，从而随着所述基片之间的键合前沿的扩展，通过所述基片之间的分子黏附使所述基片彼此键合；和将所述施主基片的一部分转移至所述支持基片，从而在所述支持基片上形成所述薄层，所述方法的特征在于包括下述步骤：在键合之前，改变所述施主基片和/或所述支持基片的表面状态，以调节所述键合前沿的扩展速度。当然，本发明也延及通过执行该方法而得到的“支持基片上薄层”构造体。
附图说明
通过阅读后述以非限制性实例给出的优选实施方式的详细说明，并参照附图，本发明的其他方面、目的和优点将表现得更加清楚。
图1是形成SOI构造体的示意图；
图2显示了随黏附引发点的位置变化的边缘空位的形成；
图3代表本发明第二方面的设备的不同图示；
图4和5分别显示对紧密接触放置的两个基片的均匀加热和局部加热，从而通过分子黏附使其发生键合；
图6是示出随着键合前沿的扩展速度变化的边缘空位的形成的曲线图；
图7是显示本发明第一方面的键合方法的一个实施方式的图。
具体实施方式
在第一个方面，本发明涉及通过分子黏附使两个基片彼此键合的方法，其中，将所述基片紧密接触放置，通过所述基片之间的键合前沿的扩展而发生键合。
应当理解，本发明并不限于通过分子黏附使两个基片彼此键合，同样，本发明延及构造体的形成，所述构造体包括形成于支持基片上的由半导体材料制成的薄层，其中，在施主基片与支持基片之间通过分子黏附进行键合，随后将上述薄层由施主基片转移至支持基片。
如前所述，SMART CUT
Figure S2006800443126D00071
BSOI(和BESOI)和ELTRAN
Figure S2006800443126D00072
方法是通过分子黏附进行键合的方法的实例。
在SMART CUT
Figure S2006800443126D00073
方法中，在键合之前，通过在施主基片的厚度中注入原子种或离子种而形成脆化区，并在键合之后，于脆化区剥离施主基片以将上述薄层转移至支持基片。
为进行分子黏附，常用的手段是，将施主基片与支持基片紧密接触放置，然后在紧密接触放置的两个基片上局部施加光压而引发键合。键合前沿随后展开至整个基片。
目前尚不能确切地断定键合所产生的缺陷的根源。
申请人的分析表明，在Si/Si DSB型键合的情况下，由于待黏合基片的表面处不存在氧化物层(除本身的外)，因此会出现缺陷，尤其是气泡型缺陷。申请人估计，实际上，对于存在氧化物层时进行黏附的情况(例如对于Si/SiO2键合，例如考虑到SeOI结构的形成)，键合时包封的或者稍后出现(例如在键合的热固结处理时)的水和气体倾向于在氧化物层中扩散，因而不太容易扩散至键合界面。然而，在DSB键合的情况中，在缺乏这样的氧化物层的情况下，申请人估计，键合时包封的或随后出现的水和气体具有向键合界面扩散的趋势，在键合界面处它们将被结合并形成气泡。
关于边缘空位型缺陷，申请人的分析显示，这些缺陷是键合结束时形成的缺陷，此时键合前沿到达被黏合的基片的边缘。
图2显示了申请人对边缘空位形成的分析。图2中，箭头表示键合前沿的扩展方向，虚线表示键合前沿在不同时刻的位置，点表示边缘空位。
如图2的左图所示，申请人能够有效地确定，当在中心处引发键合时(通过施加局部压力)，有可能在支持基片的整个外周发现边缘空位。但是，如图2的右图所示，当在晶片的边缘(一般在晶片边缘形成的称为“切口”的凹陷处，以便于其操作)引发键合时，边缘空位会出现在支持基片的外周区域并勾勒出一段圆弧，该圆弧与引发点沿直径相对，并且被约120°的中心角所限定。
总的来说，本发明提出，通过调节键合前沿的扩展速度，从而限制由键合所导致的缺陷的形成，甚至完全抑制这类缺陷的形成。
应当理解，“调节”意指控制、维持和保持对某一现象的演变的掌控。在本发明的范围内，所述现象是键合前沿扩展的现象，该现象的演变对应于键合前沿的扩展速度。
更精确地调节扩展速度，使之小于通常在不存在该控制时所观察到的速度。
为调节键合前沿的扩展速度，本发明提出，在键合前执行改变一个和/或另一个待黏合表面的表面状态的步骤。
根据第一个可能的实施方式，这具体意味着控制表面上吸附的水的量，更准确地说，是使所吸附的水层的厚度小于正常吸附的水层的厚度，而仍然没有完全消除这些水。换言之，这意味着减少在表面上吸附的水的单分子层的数目。
通过分子黏附进行的键合也称为直接键合，因为其是无须使用黏合剂(黏胶型或其他胶水型)的键合。这实际上是在接触放置的每一个表面上吸附的水(水的数个单分子层)用作了黏合剂，并通过范德华力来确保黏附。
在该第一实施方式的情况下，通过在键合前操纵基片的温度，所述基片的表面状态被改变，并由此调节键合前沿的扩展速度。
无论是人工键合的情况还是自动键合的情况，通过分子黏附进行的键合通常于室温(20℃～25℃)进行。
申请人能够确定的是，在基片紧密接触放置之前且直到紧密接触放置时，对其进行预热可以部分地或全部地消除边缘空位和气泡。加热实际上导致了接触放置的基片的表面状态的改变，能够减小键合前沿的扩展速度。通过控制该加热，可以调节键合前沿的扩展速度，也就是说，控制降低键合前沿的扩展速度。
图6描绘了在SiO2上Si键合的情况中，转移后观察到的边缘空位的数目Np的曲线，它是键合前沿的扩展速度Vp(以厘米每秒表示)的函数。
图6仅仅是图解方式的图。另外，不同数值的例子显然取决于用于黏附的基片(来自再循环的基片“再生基片”，或是相反，即“新鲜基片”；这类材料包括基片，尤其是其挠性等)。
对于较低的键合速度(通常小于1.7cm/s)，申请人没有记录到任何边缘空位。对于1.7cm/s的速度，申请人观察到0～1个边缘空位。
然后，当键合前沿的扩展速度增大时，边缘空位的数目快速增加。申请人因而能够在约2cm/s的速度下计数出5个边缘空位，在约3cm/s的速度下计数出50～100个边缘空位。
当在键合前对待黏合基片仅仅执行标准清洁(例如RCA)时，申请人能够观察到键合前沿的总扩展速度为1cm/s～2.5cm/s(图中的GN范围)。总的来说，当在RCA清洁后完成键合时，转移后得到的所有构造体上均未观察到边缘空位。但某些构造体具有大量的边缘空位；这些通常是键合前沿以大于1.7cm/s的速度扩展的构造体。
这里必须提及的是，良好的键合能通常与键合前沿的快速扩展相关。文献US 6 881 596提出，通过测定键合前沿的扩展速度来确定键合界面的品质。
Rieutord、Batalillou和Moriceau在Physical Review Letters，PRL 94，236101中的文章“Dynamics of a Bonding Front”提出了一个公式(参见等式5)，该公式表明，键合能增大时扩展速度增加。
正如上述已经提及的，可以执行等离子体激活作为标准RCA清洁的补充。该等离子体激活尤其着眼于增大键合能。
申请人能够确定的是，对待黏合基片进行等离子体激活之后，扩展速度更为显著。图6示意性地描述了在RCA清洁处理+等离子体激活(这里仅仅激活待黏合表面之一)情况下的扩展速度。可以看出，随之扩展速度的增大，形成了大量的边缘空位(参见图中的GN+P范围)。
参考对本发明的描述，在键合前，改变一个和/或另一个待黏合基片的表面状态，以调节键合前沿的扩展速度。在图6的实例的情况下，进行该调节以使键合前沿的速度处于GR范围(通常为0.8cm/s～1.7cm/s；或者对于直径为300mm的晶片形式的基片，全部键合时间为18秒～35秒)内，从而防止形成边缘空位。
通过加热调节进行的第一用途涉及在两个基片键合后形成SeOI构造体，这两个基片中的一个至少具有表面氧化物层。
事实上，通过降低键合前沿的速度，可以实现质量更好的键合(尤其是在晶片的边缘处)，从而防止施主基片的某些区域未转移至支持基片，并由此阻止边缘空位的形成。申请人发现，通过使用这样的热接触，未观察到边缘空位，而在室温下接触放置时键合生成的SOI构造体上可以数出多达80～100个边缘空位。应当注意，实现这种品质良好的键合能够进行再循环，也就是能够使用再生型的基片。
在该第一用途的情况下，在30℃～90℃的温度加热，优选在50℃～60℃的温度加热。在接近25℃(室温)的温度下会出现边缘空位，而温度过高时会观察到键合能下降，在这二者之间折衷而采取上述温度范围。
如果将基片加热至过高的温度，则表面上吸附的水的大部分(甚至全部)将蒸发，键合力有急剧下降的危险。过低的键合能会导致其他类型的缺陷。在极端的情况下，甚至不会发生分子黏附。
为描述键合能的下降，可以参考Suni等人在J.Electrochem.Soc.，Vol.149，No.6，p.348～351，2002中的题为“Effects of Plasma Activation onHydrophilic Bonding of Si and SiO2”的文章，其中提及键合能由2.5J/m2(于室温键合的情况)降至1J/m2(在150℃进行键合的情况)，这些键合后增强退火均在200℃进行。
在该第一用途的情况下，本发明提出使用使得边缘空位消失的最低温度，从而不会导致键合能的有害下降。
参考图6中的实例，目的是键合前沿的扩展速度不小于0.8cm/s，从而不会导致键合能的有害下降，但在任何情况下均小于1.7cm/s，以避免边缘空位的形成。因此，不论键合前是否进行表面预处理，此处的目标是GR范围内的速度，尤其是以可控的方式通过加热来减小该速度。上文提到，在调节键合前沿的速度时，同样可以使用等离子体激活，等离子体激活有效地加速了键合前沿的扩展(即增大了扩展速度)。
该第一可能实施方式的第一变型方式包括均匀加热一个和/或另一个待黏合基片的全部。
第二变型方式包括对一个和/或另一个待黏合基片进行局部加热，限于边缘空位应当消失的区域。如上对图2的讨论，该图显示的是键合前沿的终止区，该区域的位置和范围取决于键合被引发的方式。
因此，当两个圆形基片的键合由中心处引发时，本发明提议加热整个外周区域(也就是基片的所有周边)。举一个纯粹示意性的例子，可以认为该外周区域占据距直径为300mm的晶片的边缘为50mm宽的周边地带。
不过，当两个圆形基片的键合从边缘处引发时，有利的是，本发明提议仅仅加热沿直径与该点相对的边缘(尤其是由约120°的中心角所界定的外周区域)。
通过利用局部加热，键合前沿仅在局部减缓。这防止了边缘空位的形成，且不会使键合的其余部分(非加热区)发生变化并遭受键合能的损失。
可以通过热传导进行加热(局部地或延伸至一个和/或另一个基片的全部)。可以提供其上放置有待黏合基片之一的板(“卡”板)以传递其热量。
也可以通过辐射进行加热，例如，通过使用一个或多个卤素灯照射待加热基片的全部或部分来进行加热。
在待黏合表面以紧密接触的方式放置之前(此时基片通常相对放置，利用隔离物隔开几毫米)且至少在键合开始之前(此时基片已经紧密接触地放置)完成加热。特别是，进行加热，使得使能够出现边缘空位的区域保持在所需温度下，直至基片在该区域中附着(假设局部解吸的水不一定能够在键合结束前冷凝)。
加热的持续时间很大程度上取决于用于升高并随后控制加热区的温度的装置。该持续时间一般为1秒～90秒。
举例来说，利用500W的卤素灯，加热的持续时间一般为30秒～90秒。
应当注意，该时间范围同样取决于其他参数，例如灯与基片间的距离。
用来加热并使水解吸的灯的光谱分布也是影响加热的持续时间的参数。事实上，主要以红外模式(平均波长为3μm，一般包括0.8μm～5μm)发光的灯对于水的解吸(水分子的吸收带有效地接近3μm)特别有效，因而导致超速加热，几乎瞬时减小吸附的水层的厚度。另外，利用这样的红外辐射有助于有选择地加热吸附的水，同时对硅晶片(红外区中相对透明的材料)的加热少得多。
加热的第二用途涉及DSB型黏附的执行。
申请人能够有效地确定，在基片紧密接触放置之前且直至其紧密接触放置时，均匀地加热基片，在DSB型的Si/Si黏附的情况下，可以部分或全部地消除气泡。于是，IR观察结果显示，气泡明显减少甚至消失。
事实上，加热减小了在基片的表面上吸附的水层厚度。此时，能够在键合界面处扩散的水(和/或气体)的量减少，使得在键合界面处出现的气泡消失。
涉及不同加热方式的前述讨论也适用于该第二用途，但是仍然应当注意，此处优选对一个和/或另一个待黏合基片进行均匀加热。
DSB键合尤其可用于进行以下基片的Si/Si键合：具有不同晶体取向的基片；或者是具有不同掺杂的基片；或者甚至是具有不同水平的杂质的基片。将基片之一的一部分转移至另一基片以形成薄层后，制得“支持基片上薄层”构造体，在这种构造体中，一侧的薄层和另一侧的支持基片具有不同的性质。
为了能够调节键合前沿的扩展速度，本发明提出在键合前实施对于一个和/或另一个待黏合表面的表面状态的改变步骤。根据第二可能实施方式，通过在键合前改变表面粗糙度来改变基片的表面状态。
该第二实施方式更特别地适合于形成在薄层和支持基片间插入有绝缘层(也称为嵌埋层)的SeOI构造体。一般通过对施主基片和/或支持基片进行热氧化，或者进一步通过在施主基片和/或支持基片的表面上沉积氧化物层，从而形成该绝缘层。
事实证明，该实施方式对于形成具有超薄绝缘层的SeOI构造体是尤其有利的。事实上已经证明，在薄层和支持基片之间插入这样的超薄层的情况下，利用现有领域的技术极难实现黏附和/或转移，而不产生缺陷。“超薄绝缘层”此处通常可以理解为其厚度小于
Figure S2006800443126D00131
甚至小于的层。
键合前沿的扩展速度易受接触放置的基片的表面状态的影响。因此，键合前实施的不同的表面清洁和/或可选的处理措施，以及表面粗糙度，都会影响键合前沿展开的速度。在该第二实施方式中，申请人提出控制氧化物层的表面粗糙度以调节键合前沿的扩展速度，也就是说，以这样的方式控制键合前沿的扩展速度的减小。由于键合前沿减缓，由此得到的结果是，晶片边缘处的边缘空位的数目下降。
该第二实施方式的第一变型方式包括在键合前改变热氧化物层的表面状态，所述热氧化物层于施主基片或支持基片之一的表面上形成，并通过对所述氧化物层的表面实施“超强”清洁而用于形成嵌埋层。
该清洁在任何等离子体激活之前实施。
当然，热氧化物层可以在施主基片和支持基片中的每一个上形成，该“超强”清洁可以在所述热氧化物层的一个和/或另一个表面上进行。例如，在形成包括约
Figure S2006800443126D00141
的嵌埋的超薄热氧化物层(这样的层称为“超薄BOX”)的SOI结构的情况中，可以进行适宜的化学处理以轻微蚀刻氧化物层的表面。
例如，根据比标准清洁处理时有关的更重要的条件(温度、持续时间)施用SC1处理。因而可以在本发明的范围内进行SC1处理，处理温度为50℃～80℃，例如约70℃，处理时间大于3分钟，例如约10分钟。
图7是本发明第一方面的该变型方式的键合过程的示意图。在阶段1，有两个基片A和B。在阶段2，手段包括对基片A进行热氧化，以在基片A的表面上形成氧化物层O。在阶段3，完成对氧化物层O的超强清洁，从而在基片A的表面上获得粗糙层O’。在阶段4，利用粗糙层O’将基片A与B紧密接触放置并引发键合，以使键合前沿展开至键合界面。
该第二实施方式的第二变型方式包括，在键合前，通过在所述基片中的一个和/或另一个上沉积粗糙层，从而改变施主基片和支持基片中的一个和/或另一个的表面状态。
在图7的示例中，应当理解，根据该第二变型方式，通过在基片A的表面上沉积粗糙层O’，同时完成图7的步骤2和3。
例如，需要沉积TEOS氧化物层(例如通过LPCVD[低压化学气相沉积]或通过PECVD[等离子体增强化学气相沉积]进行沉积)、LTO氧化物层(通过硅烷与氧的化学反应)或氮化物层。
根据适合的沉积条件(决定于所需的最终厚度)实现沉积，以获得一定的粗糙度，尤其是使得表面状态限制键合前沿的扩展速度的粗糙度。
举例来说，
Figure S2006800443126D00151
的TEOS氧化物层的粗糙度限制了键合前沿的扩展速度，同时保持了良好的键合能。
本文提出，TEOS沉积尤其适合于形成超薄氧化物(厚度小于
Figure S2006800443126D00152
甚至小于
Figure S2006800443126D00153
)。事实上，通常如此沉积的氧化物的粗糙度即可满足需要，无需额外的处理。
有助于获得合适的粗糙度的沉积条件例如如下：压力为300mT～700mT；温度为650℃～700℃。应当注意，压力的增大以及温度的升高会导致粗糙度下降。
应当注意，该第二变型方式同时适合于厚的氧化物沉积膜和超薄的沉积膜，这些膜随后经历或不经历等离子体激活处理。
在第二方面，本发明还提出能够使两个基片彼此分子黏附的设备。
用于通过分子黏附进行人工键合的设备通常包括其上放置第一基片的支持体，然后相对于第一基片返回第二基片。利用触针确保键合的人工引发(局部压力)。
自动设备尤其可包括：
-用于对齐晶片的中心和方位的校准器(特别是由于称为“切口”的凹陷的存在)；
-键合前用于表面预处理(用于清洁、漂洗、干燥等的操作)的一个或多个工位；
-容纳第一基片且随后在键合结束时容纳第二基片的键合用支持体。还可以提供隔离物，以使在基片接触放置前维持第二基片处于第一基片上方数毫米；
-确保引发键合的自动活塞；
-容纳待黏合或已黏合基片的盒子的一个或多个装载区；
-确保晶片由设备的一个单元传送至另一个单元的自动装置。
通常，本发明第二方面的设备包括利用分子黏附(人工或自动)的键合设备的传统配置，还包括在键合前用于改变一个和/或另一个待黏合基片的表面状态的装置。这些装置尤其是加热装置，在施主基片和支持基片紧密接触放置之前以及紧密接触放置时(即，还在键合前沿扩展时)，该加热装置用于升高并控制其中一个和/或另一个基片的温度。
这些加热装置可将热量分布于待黏合基片的上方和/或下方。
以下面的加热用装置为例，参考图3，可以提供“卡板”C以形成“加热晶片”。例如，该卡板为在其主体中整合有一个或一个以上的电阻器R(参见图3的左图)的卡板，或者在其主体中整合有装置F而用于循环温度受到调节的流体的卡板C(图3的中图)。同样还可以利用(参见图3的右图)一个或多个加热灯L，所述灯将其热量传递至“卡板”或通过透明板(至少对IR辐射透明)直接照射基片之一的背面。
显然，在图3中(以及后面提及的图4和5中)显示，施主基片与支持基片在紧密接触放置之前被对置(通常利用隔离物E隔开数毫米)。
这些不同的技术可以单独地或结合地应用于卡板的局部或全体。可以在整个表面上形成温度梯度，或者对温度进行局部控制。
以能够从上方加热的装置为例，可以设置布置成直接照射基片的灯，该灯均匀地照射基片或照射特定的局部(尤其在能够出现边缘空位的地方)。
为了控制加热区(无论是单个基片或者各个基片的部分还是全部)的温度，所述设备还可以有利地包括用于测定加热区的温度的装置(未示出；例如以高温温度计或热电偶的形式)。
设备有人工或自动两种方式。
实施例
以下提供两个实施例，这两个实施例通过SMART CUT
Figure S2006800443126D00161
型转移法形成SOI构造体，其中采用了本发明第一方面的方法的第一实施方式。
第一实施例利用加热用卡板对基片进行均匀加热。不同阶段如下所示：
-采用湿法清洁，并结合RCA清洁以及基于臭氧的处理，由此对待黏合表面进行预处理；
-对施主基片的表面进行可选的等离子体激活(O2)；
-通过刷扫，然后用超纯水漂洗，并进行离心干燥，由此在即将键合之前清洁表面；
-利用加热用卡板均匀加热待黏合基片，所述卡板上放置的基片尚未接触但彼此对置，并隔开数毫米(参见图4)。根据加热装置的功率的不同，进行数秒钟(1秒～90秒，通常为30秒)的加热；
-将基片紧密接触放置并引发键合；
-终止加热。
第二实施例对能够出现边缘空位的区域进行局部加热，包括下列阶段：
-采用湿法清洁，并结合RCA清洁以及基于臭氧的处理，由此对待黏合表面进行预处理；
-对施主基片的表面进行可选的等离子体激活(O2)；
-通过刷扫，然后用超纯水漂洗，并进行离心干燥，由此在即将键合之前清洁表面；
-使用设置在基片上方的灯L，仅在与引发点相对的区域加热待黏合基片，所述基片尚未接触放置但彼此对置，并隔开数毫米(参见图5)。根据加热装置的功率的不同，进行数秒钟(1秒～90秒，通常为30秒)的加热；
-接触放置并引发键合(在晶片边缘的IC局部引发)；
-停止对晶片的加热。

Claims (38)

1.通过分子黏附使两个基片彼此键合的方法，其中，将所述基片的表面紧密接触放置，通过所述基片之间的键合前沿的扩展而发生键合，其特征在于，所述方法包括下述步骤：在键合之前，改变一个和/或另一个所述基片的表面状态，以调节所述键合前沿的扩展速度，以使键合前沿的扩展速度为0.8cm/s～1.7cm/s。
2.如权利要求1所述的方法，其特征在于，所述表面状态的改变是指，减小吸附于一个和/或另一个待键合的所述基片的表面上的水层厚度。
3.如权利要求1所述的方法，其特征在于，通过加热进行所述表面状态的改变。
4.如权利要求3所述的方法，其特征在于，在所述基片被彼此紧密接触放置之前加热，且至少加热至开始键合。
5.如权利要求3或4所述的方法，其特征在于，加热的持续时间为1秒～90秒。
6.如权利要求5所述的方法，其特征在于，加热的持续时间为30秒。
7.如权利要求3或4所述的方法，其特征在于，通过支撑一个待键合的所述基片的板的热传导来进行加热。
8.如权利要求3或4所述的方法，其特征在于，通过照射一个待黏合的所述基片的灯的辐射来进行加热。
9.如权利要求8所述的方法，其特征在于，所述灯是在红外线范围内以0.8μm～5μm的波长辐射的灯。
10.如权利要求3或4所述的方法，其特征在于，加热在30℃～90℃的温度进行。
11.如权利要求10所述的方法，其特征在于，加热在50℃～60℃的温度进行。
12.如权利要求3或4所述的方法，其特征在于，在待键合的所述基片的整个表面上均匀地进行加热。
13.如权利要求3或4所述的方法，其特征在于，在待键合的所述基片的外周区域局部地进行加热。
14.如权利要求13所述的方法，其中黏附于中心处引发，所述方法的特征在于，所述的外周区域包括待键合的所述基片的整个周边。
15.如权利要求13所述的方法，其中黏附于边缘处引发，所述方法的特征在于，所述的外周区域勾勒出一段圆弧，该圆弧与所述的引发边缘沿直径相对，并且被120°的中心角所限定。
16.如权利要求1所述的方法，其特征在于，通过使所述表面粗糙化来改变所述表面状态。
17.如权利要求16所述的方法，其特征在于，改变所述表面状态的步骤包括，在一个和/或另一个待键合的所述基片的表面形成粗糙层。
18.如权利要求17所述的方法，其特征在于，为形成所述粗糙层，所述方法包括：对一个和/或另一个所述基片进行热氧化操作，以在一个和/或另一个所述基片的表面形成热氧化物层；和对所述热氧化物层进行处理以适合蚀刻所述氧化物层的操作。
19.如权利要求18所述的方法，其特征在于，对所述热氧化物层的所述处理是化学处理。
20.如权利要求19所述的方法，其特征在于，所述热氧化物层是SiO2层，所述化学处理是SC1处理，所述SC1处理在50℃～80℃的温度进行，持续时间大于3分钟。
21.如权利要求20所述的方法，其特征在于，所述持续时间为10分钟。
22.如权利要求17所述的方法，其特征在于，为了形成所述粗糙层，所述方法包括在一个和/或另一个所述基片的表面上沉积氧化物层的操作。
23.如权利要求22所述的方法，其特征在于，所述沉积包括沉积TEOS氧化物层、LTO氧化物层或氮化物层。
24.如权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：在键合之前，对一个和/或另一个待键合的所述表面进行等离子体激活。
25.如权利要求24所述的方法，其特征在于，在对所述键合进行2小时的加强退火后，所述等离子体激活使得获得了强的键合能。
26.如权利要求25所述的方法，其特征在于，所述退火在低于600℃的温度进行。
27.如权利要求24～26所述的方法，其中通过加热进行所述表面状态的改变，其特征在于，在通过加热改变所述表面状态之前进行所述等离子体激活。
28.如权利要求24～26所述的方法，其中通过使所述表面粗糙化来改变所述表面状态，其特征在于，在通过粗糙化改变所述表面状态之后进行所述等离子体激活。
29.形成构造体的方法，所述构造体包括位于支持基片上的由半导体材料制成的薄层，所述方法包括下列步骤：
-将施主基片与所述支持基片紧密接触放置，从而在所述基片之间的键合前沿扩展之后，利用分子黏附使所述基片彼此键合；
-将所述施主基片的一部分转移至所述支持基片，从而在所述支持基片上形成所述薄层；
所述方法的特征在于包括下述步骤：在键合之前，改变所述施主基片和/或所述支持基片的表面状态，以调节所述键合前沿的扩展速度，以使键合前沿的扩展速度为0.8cm/s～1.7cm/s。
30.如权利要求29所述的方法，其中，所述施主基片是再循环的再生基片。
31.一种设备，所述设备用于在两个基片之间的键合前沿扩展之后利用分子黏附使所述基片彼此键合，其特征在于，所述设备包括以下装置：所述装置用于在键合之前改变一个和/或另一个所述基片的表面状态，从而调节所述键合前沿的扩展速度，以使键合前沿的扩展速度为0.8cm/s～1.7cm/s。
32.如权利要求31所述的设备，其特征在于，所述用于改变表面状态的装置包括加热装置，所述加热装置适于升高并控制一个和/或另一个所述基片的温度，从而在所述基片被彼此紧密接触放置之前加热，且至少加热至开始键合。
33.如权利要求32所述的设备，所述设备包括一个板，所述板上放置有所述待黏合的所述基片之一，其特征在于，所述板形成加热晶片。
34.如权利要求33所述的设备，其特征在于，一个或多个电阻器被整合在所述板的主体中。
35.如权利要求33所述的设备，其特征在于，循环装置被整合在所述板的主体中，所述循环装置的流体的温度可被调节。
36.如权利要求33所述的设备，其特征在于，所述设备包括一个或多个加热灯，所述加热灯照射所述晶片以对该晶片进行加热。
37.如权利要求32所述的设备，其特征在于，所述加热装置由一个或多个直接照射所述基片的加热灯形成。
38.如权利要求37所述的设备，其特征在于，所述灯是在红外线范围内以0.8μm～5μm的波长辐射的灯。
CN2006800443126A 2005-11-28 2006-11-20 通过分子黏附进行键合的方法和设备 Active CN101317258B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
FR0512008A FR2894067B1 (fr) 2005-11-28 2005-11-28 Procede de collage par adhesion moleculaire
FR0512008 2005-11-28
FR0512009A FR2894068B1 (fr) 2005-11-28 2005-11-28 Procede et equipement de collage par adhesion moleculaire
FR0512009 2005-11-28
US11/357,771 US7601271B2 (en) 2005-11-28 2006-02-17 Process and equipment for bonding by molecular adhesion
US11/357,771 2006-02-17
PCT/EP2006/068647 WO2007060145A1 (en) 2005-11-28 2006-11-20 Process and equipment for bonding by molecular adhesion

Publications (2)

Publication Number Publication Date
CN101317258A CN101317258A (zh) 2008-12-03
CN101317258B true CN101317258B (zh) 2011-03-16

Family

ID=38086423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800443126A Active CN101317258B (zh) 2005-11-28 2006-11-20 通过分子黏附进行键合的方法和设备

Country Status (7)

Country Link
US (3) US7601271B2 (zh)
EP (1) EP1964166B1 (zh)
JP (2) JP5079706B2 (zh)
KR (1) KR101041015B1 (zh)
CN (1) CN101317258B (zh)
TW (1) TWI358084B (zh)
WO (1) WO2007060145A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340070A (zh) * 2013-07-05 2016-02-17 Ev集团E·索尔纳有限责任公司 在将施加在接触表面之一上的牺牲层溶于接触表面中的至少一个中的情况下接合金属接触表面的方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809534B1 (fr) * 2000-05-26 2005-01-14 Commissariat Energie Atomique Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
FR2915624A1 (fr) * 2007-04-26 2008-10-31 Soitec Silicon On Insulator Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
FR2920912B1 (fr) 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche
EP2091071B1 (en) * 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
FR2938702B1 (fr) * 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
WO2011008427A1 (en) * 2009-07-17 2011-01-20 S.O.I.Tec Silicon On Insulator Technologies Method of bonding using a bonding layer based on zinc, silicon and oxygen and corresponding structures
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
CN102742004B (zh) * 2010-02-04 2015-02-25 索泰克公司 键合半导体结构及其形成方法
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US20120045883A1 (en) * 2010-08-23 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101705937B1 (ko) * 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
EP2695182B1 (de) * 2011-04-08 2016-03-30 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
CN103460343B (zh) * 2011-04-08 2016-04-13 Ev集团E·索尔纳有限责任公司 晶片的永久粘合方法
WO2012136267A1 (de) * 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
CN102543828B (zh) * 2011-11-02 2014-12-10 上海华力微电子有限公司 一种soi硅片的制备方法
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
EP3035370A1 (de) * 2012-07-24 2016-06-22 EV Group E. Thallner GmbH Vorrichtung zum permanenten bonden von wafern
CN105593971B (zh) * 2013-09-25 2018-10-02 芝浦机械电子株式会社 基板处理装置、贴合基板的剥离方法以及粘接剂的除去方法
US9922851B2 (en) 2014-05-05 2018-03-20 International Business Machines Corporation Gas-controlled bonding platform for edge defect reduction during wafer bonding
CN105197880B (zh) * 2014-06-24 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
CN104900615A (zh) * 2015-05-08 2015-09-09 武汉新芯集成电路制造有限公司 一种提高键合力的方法及一种半导体键合结构
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
CN105140143B (zh) * 2015-07-30 2019-01-22 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10199553B1 (en) 2015-11-05 2019-02-05 Massachusetts Institute Of Technology Shielded through via structures and methods for fabricating shielded through via structures
CN114334626A (zh) * 2016-02-16 2022-04-12 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6854696B2 (ja) * 2017-05-02 2021-04-07 東京エレクトロン株式会社 接合装置および接合方法
FR3103629B1 (fr) * 2019-11-25 2021-10-22 Soitec Silicon On Insulator Procédé de collage de deux substrats
FR3106235B1 (fr) * 2020-01-09 2021-12-10 Soitec Silicon On Insulator Procede d’assemblage de deux substrats semi-conducteurs
CN112259677B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112233974A (zh) * 2020-10-26 2021-01-15 广州粤芯半导体技术有限公司 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法
JP7105956B2 (ja) * 2021-03-12 2022-07-25 東京エレクトロン株式会社 接合装置
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
EP0971396A1 (en) * 1998-07-10 2000-01-12 Shin-Etsu Handotai Company Limited Method for manufacturing bonded wafer and bonded wafer

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
US4962879A (en) 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
JP2512243B2 (ja) * 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH05190406A (ja) * 1992-01-10 1993-07-30 Nippon Steel Corp 半導体基板貼付装置
US5236118A (en) 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5503704A (en) 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
JP3431951B2 (ja) * 1993-06-16 2003-07-28 キヤノン株式会社 半導体基板貼り合わせ装置
JP2796661B2 (ja) * 1994-03-04 1998-09-10 三菱マテリアル株式会社 張り合わせ半導体基板の製造方法
JP2929949B2 (ja) * 1994-08-29 1999-08-03 信越半導体株式会社 ウエーハの結合方法
JP3088250B2 (ja) * 1994-10-28 2000-09-18 日本電気株式会社 乾燥装置
JPH10335448A (ja) * 1997-06-03 1998-12-18 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
US6388290B1 (en) 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
JP2000076710A (ja) 1998-08-26 2000-03-14 Matsushita Electric Ind Co Ltd 光ディスク用基板の貼り合わせ方法および装置
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法
EP1083557A4 (en) * 1999-03-23 2005-04-13 Dainippon Ink & Chemicals DEVICE FOR PRODUCING OPTICAL PLATES
EP1187216B1 (en) 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
WO2004025710A2 (en) * 2002-09-10 2004-03-25 Axcelis Technologies, Inc. Method of heating a substrate in a variable temperature process using a fixed temperature chuck
US20040060899A1 (en) 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2004266070A (ja) * 2003-02-28 2004-09-24 Canon Inc 貼り合わせシステム
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JPWO2005027217A1 (ja) * 2003-09-08 2007-11-08 株式会社Sumco Ｓｏｉウェーハおよびその製造方法
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
US6911376B2 (en) 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
JP2005158813A (ja) * 2003-11-20 2005-06-16 Toshiba Ceramics Co Ltd 接着半導体の製造方法
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers
US20070090479A1 (en) 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
EP0971396A1 (en) * 1998-07-10 2000-01-12 Shin-Etsu Handotai Company Limited Method for manufacturing bonded wafer and bonded wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340070A (zh) * 2013-07-05 2016-02-17 Ev集团E·索尔纳有限责任公司 在将施加在接触表面之一上的牺牲层溶于接触表面中的至少一个中的情况下接合金属接触表面的方法
CN105340070B (zh) * 2013-07-05 2019-08-16 Ev 集团 E·索尔纳有限责任公司 用于接合金属接触表面的方法

Also Published As

Publication number Publication date
US20070119812A1 (en) 2007-05-31
TW200733186A (en) 2007-09-01
JP5079706B2 (ja) 2012-11-21
EP1964166A1 (en) 2008-09-03
US20090294072A1 (en) 2009-12-03
WO2007060145A1 (en) 2007-05-31
TWI358084B (en) 2012-02-11
EP1964166B1 (en) 2016-01-27
US8158013B2 (en) 2012-04-17
US8091601B2 (en) 2012-01-10
JP2012238873A (ja) 2012-12-06
KR101041015B1 (ko) 2011-06-16
JP5663535B2 (ja) 2015-02-04
JP2009517855A (ja) 2009-04-30
CN101317258A (zh) 2008-12-03
US20090261064A1 (en) 2009-10-22
KR20080063857A (ko) 2008-07-07
US7601271B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
CN101317258B (zh) 通过分子黏附进行键合的方法和设备
CN101601123B (zh) 键合两个衬底的方法
JP4272310B2 (ja) エレメントの移動方法
EP2091071B1 (en) Process for bonding two substrates
US8993461B2 (en) Method for curing defects in a semiconductor layer
JP2006080314A5 (zh)
WO2007091639A1 (ja) Ｓｏｉ基板の製造方法
EP1998368A3 (en) Method for manufacturing soi wafer
CN116092953B (zh) 一种晶圆键合装置、方法及复合衬底组件
CN104867814B (zh) Ge薄膜键合制备绝缘层上锗的方法
JP2007194349A (ja) 基板の製造方法
JP6643873B2 (ja) ２枚の基板を積層する方法
CN116761494A (zh) 一种复合压电衬底及其制备方法
WO2010099837A1 (en) A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate
CN116314035A (zh) 半导体装置、及半导体装置的制造方法
CN104103601A (zh) 一种蓝宝石绝缘层上覆硅衬底及其制备方法
TW201939667A (zh) 用於藉由層轉移製造在絕緣體上半導體型結構之方法
FR2894068A1 (fr) Procede et equipement de collage par adhesion moleculaire

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.