KR100738145B1 - 기판 제조 방법 및 이 방법에 의한 기판 - Google Patents

기판 제조 방법 및 이 방법에 의한 기판 Download PDF

Info

Publication number
KR100738145B1
KR100738145B1 KR1020027017159A KR20027017159A KR100738145B1 KR 100738145 B1 KR100738145 B1 KR 100738145B1 KR 1020027017159 A KR1020027017159 A KR 1020027017159A KR 20027017159 A KR20027017159 A KR 20027017159A KR 100738145 B1 KR100738145 B1 KR 100738145B1
Authority
KR
South Korea
Prior art keywords
layer
support
substrate
amorphous
bonding
Prior art date
Application number
KR1020027017159A
Other languages
English (en)
Other versions
KR20030047900A (ko
Inventor
앙드레 아우베흐똥-허흐브
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20030047900A publication Critical patent/KR20030047900A/ko
Application granted granted Critical
Publication of KR100738145B1 publication Critical patent/KR100738145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Abstract

본 발명은 특히 광학, 전자공학 또는 광 전자공학에서 기판들을 제조하기 위한 방법으로서, 제 2 재료를 구비하는 지지부(2)의 표면상에 제 1 재료의 능동 소자(10, 16)를 접합시키는 동작으로 구성되는 동작을 구비한다. 본 발명은, 제 2 재료로 형성되고 상기 제 1 재료로 구성된 소자를 수용하도록 설계된 지지부(2)의 표면 상에, 또는 지지부(2) 상에 접합되도록 설계되고 상기 제 1 재료로 형성된 능동 소자의 표면 상에 비정질 재료(3)를 적층시키는 동작으로 구성된 동작을 더 포함하고, 상기 제 2 재료는 상기 제 1 재료보다 덜 비활성인 것을 특징으로 한다. 본 발명은 또한 특히 광학, 전자공학, 또는 광전자공학용으로 기판을 제조하기 위한 방법에 관한 것으로, 제 2 재료를 구비하는 지지부(2)의 표면 상의 제 1 재료의 능동 소자(10)를 접합시키는 동작을 구비한다. 본 발명은, 능동 소자(10) 또는 지지부(2)는 접합되도록 설계된 적어도 그 면 상에 다결정 재료를 구비하고, 또한 접합 동작 이전에 다결정 재료를 구비하는 표면 또는 표면들 상에 비결정 재료층(2)을 형성하는 단계로 구성된 동작을 더 구비한다.

Description

기판 제조 방법 및 이 방법에 의한 기판{METHOD FOR MAKING SUBSTRATE AND RESULTING SUBSTRATES}
본 발명은 기판 제조 방법, 특히 광학, 전자공학, 또는 광전자공학에서의 사용을 위한 기판 제조 방법에 관한 것이다. 보다 자세하게는, 본 발명은 능동 재료 소자가 지지부 상으로 전달되는 기판 제조 방법에 관한 것이다.
본 발명의 목적은 지지부와 능동 재료 소자 간의 양호한 접합을 획득하면서, 동시에 이러한 기판들의 단위 비용을 감소시키기 위한 것이다.
상기 목적은, 본 발명에 따르면, 제 2 재료를 포함하는 지지부의 일면 상으로 제 1 재료의 능동 소자를 접합시키는 동작을 포함하는, 특히 광학, 전자공학, 또는 광전자공학에서의 사용을 위한 기판 제조 방법에 의하여 획득되고, 상기 방법은,
- 접합 동작 전에, 비결정 재료를 제 2 재료로 구성된 지지부의 면 상에 적층시켜 제 1 재료로 구성된 소자를 수용하거나, 제 1 재료로 구성된 능동 소자의 면 상에 적층시켜 지지부로 접합시키는 동작을 더 포함하고,
상기 제 2 재료는 상기 제 1 재료보다 덜 비활성인 것을 특징으로 한다.
"덜 비활성인(less noble)"이라는 표현은 본 명세서에서,
- 보다 낮은 결정 품질을 가지는 재료; 이 관점에서, 예컨대 다결정 재료보 다 덜 비활성이고 단결정 재료 보다 덜 비활성인 비정질 재료; 또는
- 보다 단순하고 및/또는 보다 신속한 방법에 의하여 획득되는 재료; 본 기준 단결정 실리콘에 따라, 예컨대 단결정 실리콘 카바이드 보다 덜 비활성인 것으로 고려될 수 있고; 특히 단결정 실리콘은 단결정 실리콘 카바이드 보다 비용이 적게 드는 재료; 또는
- 보다 단순하고 및/또는 보다 신속한 방법에 의하여 또한 획득되는 보다 낮은 결정 품질을 가지는 재료; 예컨대, 보다 신속한 드로잉법으로 획득된 재료는 일반적으로 비교적 더 많은 결함을 생성하고; 이러한 종류의 재료는 또한 일반적으로 비용이 덜 들고, 덜 비활성인 것으로 고려되는 재료; 또는
- 잔존물보다 낮은 결정 품질의 재료의 영역 또는 층을 포함하는 혼합 재료, 예컨대 다결정층으로 피복된 단결정 기판을 지정하기 위하여 사용된다.
덜 비활성인 재료는 일반적으로 비용이 적게 든다.
덜 비활성인 재료들을 광범위하고 다양하게 선택하고, 의도된 응용 및 대응하는 제조 기술은 상기 선택을 조절하는 필수 요인이다.
덜 비활성인 재료의 선택은 많은 파라미터들의 함수이고, 몇몇 응용에서, 어떤 파라미터들은 다른 것들 보다 더욱 중요할 수도 있다. 어떤 파라미터가 보다 중요하다면, 선택은 단결정 재료에 적용될 것이나, 다른 것들이 더욱 중요하다면, 그렇지 않을 것이다.
예컨대, 실리콘 카바이드층을 전달하는 경우, 많은 다른 응용에서와 같이, 제 2 재료, 즉 지지부의 재료의 어떤 파라미터들은, 이 경우에서 단결정 실리콘 카 바이드인 제 1 재료의 파라미터들과 동일해야 한다.
또한, 단결정 실리콘 카바이드층을 전달하는 경우, 큰 기판으로부터 또는 에피택시얼 성장된 층으로부터 획득되던지 간에, 덜 비활성인 재료 지지부용으로 유리한 후보는 단결정 실리콘 카바이드 기판에 비교하여 가격면에서 확실히 높은 경쟁력을 가지는 실리콘 기판, 더욱이 단결정 실리콘이다.
또한, 단결정 실리콘 카바이드층을 전달하는 경우, 제 2 재료, 즉 지지부용으로 선택된 재료는 일반적으로 실리콘 카바이드층의 기술 처리용으로 엄격한 프로세스를 견딜 수 있어야 하고, 이는 실리콘 카바이드는 고 화학적 관성을 가지는 재료이고, 기계적으로 그리고 화학적으로 등으로 기계화하기 어렵기 때문이다. 특히, 실리콘 카바이드의 에피택시얼 성장을 포함하는 단계의 경우에서, 예컨대 제 2 재료는, 제 2 재료가 충분히 높은 용융점, 적당한 열팽창 계수, 그리고 가능하게는 적당한 열전도성을 가지도록 요구하는 처리를 고온에서 견뎌야 한다. 유사하게, 원자가 실리콘 카바이드에 주입되어 상기 실리콘 카바이드를 도핑한다면, 제 2 재료는, 열팽창 계수에 관하여 동일하게 엄격한 어닐링을 고온에서 경험하도록 요구될 수도 있다.
또한, 제 2 재료용 이상적인 후보 재료는 기판을 처리하기 위하여 일반적으로 채용된 프로세스에서 사용자를 위하여 제 1 재료를 최대 변형과 최대 투명성으로 대체할 수 있어야 한다. 제 2 재료는 이상적으로, 실리콘 기판에 대하여 본 명세서에 대응하여 SEMI 표준과 같은 표준에 의하여 정의된 본 명세서를 가능한 많이 만족한다.
사용자를 위한 이 투명성 이상으로, 그리도 저비용 이상으로, 이러한 명세서에 따르면, 제 2 재료를 포함하는 또는 제 2 재료로 구성되는 지지부들은 기판을 형성하고 처리하기 위한(연마, 세정, 베벨링(beveling) 등) 존재하는 플랜트와 양립가능해야 한다. 실리콘층을 전달하는 경우, 이상적으로는 실리콘 전용의 생성 라인 상에 이러한 종류의 지지부을 처리할 수 있고, 종래 기술의 상태를 채용할 수 있어야 한다.
실리콘층으로 피복된 300 mm 직경 기판들을 제조하기 위하여, 예컨대, 하나의 유리한 조합은 결함이 거의 없는 실리콘 기판으로부터 획득된 층을 전달하는 단계로 구성되며, 예컨대 결함이 거의 없는 쵸크랄스키 드로잉과 같은 드로잉에 의하여 획득된 기판으로부터 획득된 층 또는 에피택시얼 실리콘층을, 특히 결정 결함의 밀도에 관하여 최적 이하인 조건에서 고속으로 잉곳을 드로잉함으로써 획득된 적절한 비용의 지지부 상에 전달한다. 이 경우, 마이크로 전자공학 생성 라인에서 수용되는 300mm 직경 실리콘 기판들에 대하여, 이들은 상당한 요구 조건들(오염의 관점에서의 순도 및 미립자 순도)을 만족시켜야 하고, 다양한 프로세스 단계에 의하여 부과되는 다양한 제한들(포토리소그래피 단계용 평탄성, 빠른 어닐링용 기계적 강도, 포토리소그래피 공정을 방해하지 않고 또는 다양한 형태의 장치에 포함되는 정렬 또는 기판들을 검출하기 위한 다양한 센서들의 동작에 영향을 주지 않기 위한 특정 반사력) 등을 만족해야 한다.
또한, 제 2 재료로 구성되거나 포함하는 지지부들은 유리하게는, 바람직하게는 직접 접합 단계를 포함하는, 층 전달 동작과 양립가능해야 하고, 가장 중요하게 는 지지부로 이동되는 소자의 재료와 양립가능해야 한다(본 명세서에서, "직접 접합"이라는 표현은 또한 "웨이퍼 본딩"으로서 당업자에게 공지된 기술에 관한 것이다).
이 양립성의 일태양은 특히 열팽창 계수에 관한 것이다. 상당히 큰 차이는 2개의 재료들의 스택을 불안정하게 하고, 이는 종래의 열처리가 여기에 적용되자 마자 파손될 가능성이 있기 때문이다.
대부분의 경우에서, 그리고 특히 단결정 실리콘층으로 피복된 300 mm 직경 기판들을 제조하는 경우에서, 또는 실리콘 카바이드층으로 피복된 기판들의 경우에서, 프로세스 라인에서의 투명성 및 지지부와 층 간의 양립성의 관점에서 현명한 다른 선택은 동일한 재료를 사용하는 것이나, 단결정 형태이다(경제적 관점에서 잉곳 드로잉 및/또는 에피택시에 비교된다).
본 발명에 따르면, 기판들은 유리하게는 다결정 지지부 상에 하나 이상의 단결정층들로 제조된다. 이 경우, 단결정층(들) 및 다결정 지지부는 예컨대, 동일한 재료로 제조될 수 있다.
본 발명에 따르면, 기판들은 유리하게는 다결정 재료층으로 피복된 단결정 지지부 자체 상에 하나 이상의 단결정층들로 제조된다. 이 구성은 적어도 다음의 2가지 이점들을 가진다.
- 다결정 재료층은 "게터링"으로서 당업자에게 공지되고, 몇몇 응용에서 상당히 유익한 금속 불순물을 트래핑(trapping)하는 층을 구성할 수 있고,
- 다결정 재료층은, 예컨대 어닐링 동작동안 탈기된 종들을 트래핑하기 위한 영역을 구성할 수 있다.
덜 비활성인 재료의 선택을 고려하여, 비결정 재료의 선택을 고려한다.
이것은 또한 광범위하고 다양한 선택이다.
상기 2개 간의 인터페이스는 능동층과 그 지지부 간의 보다 양호한 전기 전도성 및/또는 열적 전도성을 획득하기 위하여, 유리하게는 전기적으로 전도성이다. 많은 응용에 대하여, 인터페이스는 수행의 관점에서, 큰 단결정 기판에 정확히 동일하다는 것은 필수적이지 않다. 이것은, 특히 몇몇 장치들이 가상 충전을 제거하거나 후면을 통하여 가열하기 위하여 후면상의 접촉을 요할 때 적용된다.
다른 경우에서, 특히, 절연체 상 실리콘(SOI) 기판을 제조하는 경우, 인터페이스는 필수적으로 전기적으로 도전성이지 않다.
본 발명의 다른 태양은 능동 재료 소자가 다결정 재료 지지부의 면에 접합되는 방법에 관한 것이다.
마이크로 전자공학, 광학, 전자공학 및 광 전자공학에서 최종적인 응용과 양립가능한 것으로 공지된 접합 기술 중에서, 가장 적합한 것은 부착재가 사용되지 않는 직접 접합 기술이다. 이들 기술들은 접하는 면들의 거침도 및 평탄도의 관점에서 비교적 엄격하다.
이 기술들은 기판들의 제조시 접합 직전 또는 이전 단계에서 표면들을 연마하는 과정을 필요로 한다. 단결정 지지부, 예컨대, 단결정 실리콘 지지부로의 전달하고자 할 때, 모든 기판 제조업자에 의하여 현재 채용되는 연마 기술들은, 입자들, 탄화수소 등에 의하여 접합되는 표면들의 오염을 방지하기 위하여, 상기 연마 기술들은 충분히 엄격한 세정을 동반하고, 세정에 후속한 동작들이 충분히 청정한 환경에서 수행된다면, 충분하다.
한편, 접합 표면들 중 하나가 단결정 재료이고, 가장 중요하게는 직접 접합이 사용된다면, 즉 부착제가 없다면, 이들 직접 접합 기술들은 상당히 어렵게 되거나, 심지어 비효과적이 된다.
상기 직접 접합 문제점은 다결정 재료가 화학적 기상 증착(CVD)과 같은 증착 기술에 의하여 획득되거나, 다결정 재료의 잉곳으로부터 획득되어 슬라이스되고 기판들로 변환되는 지에 따라 발생한다. 이들 문제점들은 특히 다결정 재료가 다결정 실리콘일 때 발생한다.
문제점들은 다결정 재료의 그레인의 토폴로지에서의 불균일성에 기인한다. 이는, 그레인의 발생이 불완전하고, 재료는 다소 광범위한 그레인 경계 등을 특징으로 하는 등이기 때문이다. 따라서, 다결정 재료들의 표면들이 연마될 때, 연마 속도는 그레인 경계들 등에 걸쳐 다양한 그레인들에서 이방성인 것으로 알려진다. 표면 연마로부터 발생되는 이들 불균일성은 연마 기술이 화학적 성분을 가진다면, 강조된다. 이는 또한 다양한 에칭, 세정 등을 하는 동안, 접합을 위하여 기판의 형성시 또는 다결정 재료의 표면 설치시 포함되는 단계들이다.
당업자는 직접 접합용 다결정 재료들의 연마시 주가 되는 문제점들에 상당히 익숙하다. 상기 문제점들은, 예컨대 Philips Journal of Research, Vol. 49, 1995(예컨대, 페이지 13 내지 15 및 26 내지 38)에 설명되어 있다. 상기 문헌의 저자는 연마 기술의 다양한 분류와 이것의 직접 접합의 품질상에 미치는 영향을 설 명한다. 문제점들은 또한 연구자들에 의하여, 기판들 중 하나 상에 적층된 다결정 실리콘의 중간층을 사용하여 2개의 실리콘 기판들을 접합할 때, 다결정 기판상으로의 상당한 직접 접합이 아니라는 것이 보고되었다. 이들 난점들은, 예컨대 다음의 문서에서 설명된다.
- J. Jiao 외, Proc. SPIE - Int. Soc. Opt. Eng.,3223 (1997) 245 Micromachining and Mircofabrication Process technology Ⅲ. Austin TX USA, 29-30 Sept 97;
- M. Salleh Isamil, Techn. Digest IEEE Solid state Sensor and Actuator Workshop (IEEE, New York NY USA, 1992), pp 66-89 (Hilton Head Island, SC, USA 22-25 June 92);
- W. G. Easter 외, Proceedings of the first international symposium on semiconductor wafer bonding, Science, Technology and Applications (Electrochem Society, Pennington, NJ USA), pp 223-229: (Phoenix AZ, 13-18 Oct 91);
- Y. Inoue, IEEE Trans. Electr. devices (1995), 356; 및
- K. N. Vinod, Transducers 97, 1997 International Conference on Solid State Sensors and Actuators (IEEE, New York NY USA, 1997), vol. [sic], pp 653-656 (Chicago, IL, USA, 16-19 June 97).
본 발명의 다른 목적은, 접합될 면의 적어도 표면에, 이들 2개의 소자들 중 적어도 하나가 다결정일 때 지지부의 면 상으로 능동 재료 소자를 접합시키는 동작 을 포함하는, 특히 광학, 전자공학, 또는 광 전자공학에서의 사용을 위한 기판 제조 방법을 제안하여, 상술된 문제점들을 해결하고, 특히 연마의 제어와 관련된 문제점을 해결한다.
상기 목적은, 본 발명에 따르면, 제 2 재료를 포함하는 지지부의 일면에 제 1 재료의 능동 소자를 접합시키는 동작을 포함하는, 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판 제조 방법에 의하여 달성되고, 능동 소자 또는 지지부는 접합될 적어도 그 면 상에 다결정 재료를 포함하고, 본 발명은, 접합 이전에 다결정 재료를 포함하는 면 또는 면들 상에 비정질 재료층을 형성하는 단계를 더 포함한다.
본 발명에 따른 이 후자의 방법은 특히 연마를 제어하는 문제점들을 해결한다. 비정질 재료는 고유하게는 등방성이고, 그레인 크기 불규칙성이 없다. 그러므로, 접합 단계는 비정질 재료층이 적층에 의하여 또는 비결정화에 의하여 획득되던지 간에, 비정질 재료 상에 직접 수행될 수 있다. 그러나, 연마가 또한 필수적이라면, 비정질 재료층이 적층에 의하여 또는 비결정화에 의하여 획득되던지 간에, 연마는 균일하고, 직접 접합용으로 충분히 편평한 표면을 제공한다. 비정질 재료의 적층은 또한 양호한 토폴로지 비균일성을 형성한다.
다결정 재료 및 비정질 재료는 유리하게는, 예컨대 다결정 재료가 적층되는 온도에 비교하여 비정질 재료가 획득되는 온도를 감소시킴으로써 단지 온도만을 변화시켜, 적층을 중단하지 않고 사실상 동시에 적층된다.
본 발명에 따른 방법은, 다결정 재료가, 예컨대 능동층용으로 사용되는 재료 보다 덜 비활성인 기판용으로 사용될 때 저비용의 기판을 제조한다는 관점에서 특히 이점이 있다.
다결정 재료 기판들은 일반적으로 단결정 재료 기판들 보다 덜 비용이 든다. 단결정 품질의 예로써, 보다 양호한 품질의 하나 이상의 재료들의 층 또는 층들의 스택을 지지하기 위한 다결정 재료 기판을 사용할 수 있다. 층 또는 층들의 스택은 그 물리적 특성으로, 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 구조를 생성하기 위하여, 기판의 활성 부분, 즉 사용될 이 부분을 구성한다.
이러한 형태의 응용에 대하여, 기판으로 층을 접합하는 단계를 채용하는 임의의 층 전달 방법이 사용될 수 있다. Smart-Cut
Figure 112002041680252-pct00001
법이 일예로서 인용될 수 있고, 그 사용이 특허 FR 2 681 472에 설명되어 있다. 이것은 기판의 재활용을 제공하는 유용성으로, 본 발명과 조합하여 Smart-Cut
Figure 112002041680252-pct00002
법을 사용하는 것은 특히 이점이 있다. 이는, Smart-Cut
Figure 112002041680252-pct00003
법을 사용하여, 능동부를 형성하는 층만을 지지부 기판으로 전달할 수 있고, 상기 층은 소스 기판의 일부만에 대응하여, 소스 기판의 잔존부분이, 예컨대 새로운 능동층 등을 제거함으로써 재활용될 수 있다.
Smart-Cut
Figure 112002041680252-pct00004
법에 의하여 제공되는 바와 같이, 소스 기판의 복수 재활용과 조합하여 비교적 저비용의 지지부를 사용할 수 있는 것은 몇몇 응용에서 특히 유리하다. 이러한 응용은, 예컨대 300mm 직경 단결정 실리콘 기판들과 단결정 실리콘 카바이드 기판들의 생성을 포함한다. 큰 크기의 단결정 실리콘 기판들과 단결정 실리콘 카바이드 기판들은 고비용의 잉곳 성장을 특징으로 한다. 극도의 결정 품질이 요구된다면 비용은 전부 보다 많이 들고, 이는 부가의 요소의 활성 영역을 지지할 것인 능동층들이기 때문이다. 예컨대, 300 mm 직경의 단결정 실리콘 기판을 생성하는 경우, 실리콘 성장 조건은 특정 결정 결함을 최소화하기 위하여 최적화되어야 한다.
따라서, 잉곳을 인상하는 특정 경우에서, 잉곳은 특히 천천히 인상되어야 하고, 비용이 많이 든다. 상기 예로써 인용된 2개의 재료에 대하여, 최소 비용으로, 단결정 실리콘 또는 단결정 실리콘 카바이드 기판들을 가능한 근접하게 닮은 "의사 기판"을 제조하는 것이 중요하다.
상술된 다른 특정 예에서, 능동층은 에피택시얼층이다. 이러한 형태의 층은 훌륭한 결정 품질을 가지는 것으로 알려졌으나, 그 단위 비용은 특히 높다. 에피택시얼층은 다수회 샘플링될 수 있다(재활용의 가능성은, 예컨대 수소 분위기 등에서 에칭, 연마, 세정, 어닐링, 평활화, 또는 심지어 동일한 기판 상에 다른 에피택시얼 성장에 의한 에피택시얼층의 재생에 의하여 재조정하는 것을 기초로 한다).
본 발명에 따른 방법은 또한 이미 획득된 새로운 보다 큰 직경으로 제조될 때 임의의 재료에 유리하게 적용된다. 공지 기술과 고투자의 상태와 연관된, 새로운 직경을 가지는 고품질 재료의 유용성이 제한되는 때가 존재하여, 따라서 재료는 비용이 많이 든다.
본 발명에 따른 재료는 또한 전달이 행해지는 적어도 면에서 다결정 재료와 협동하는 지지부 상으로 산화층을 지지하는 결정 고품질을 가지는 실리콘 층들을 전달하여 SOI 구조를 형성하는 것을 이점으로 하여 사용된다.
본 발명에 따른 방법들은 유리하게는 단독으로 또는 조합하여 다음의 특징들을 포함한다.
- 본 방법들은 능동 재료 소자의 접합 전에 기판 상에 적층된 비정질 재료를 연마하는 단계를 더 구비하고, 상기 연마는 비정질 재료의 200Å 내지 5000Å, 바람직하게는 1000Å를 제거한다.
- 1000Å 내지 5000Å 두께, 바람직하게는 3000Å 두께의 비정질 재료의 막이 적층시 형성된다.
- 본 방법들은 비정질 재료에 의하여 함께 연결된 지지부 및 능동 재료 소자의 조합을 열처리하는 단계를 포함한다(상기 열처리는 유리하게는 적어도 부분적으로 비정질 재료를 결정화하도록 충분한 온도에서 수행된다).
- 본 방법들은, 접합후 활성 재료로 제조된 부분으로부터 활성 재료층을 분리하는 단계를 포함한다.
- 본 방법들은, 접합전 대략 특정 깊이로 분포된 주입 깊이에서 활성 재료로 형성된 부분의 지지부로 접합되는 표면 하에 원자종을 주입시키는 단계를 포함하고, 상기 활성 재료층은 주입 깊이 근처의 분리 깊이에서 분리된다.
본 발명은 또한 유리하게는,
- 능동 소자; 및
- 다결정 재료로 형성된 면을 가지는 지지부를 포함하는, 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판에 관한 것으로,
본 발명은 또한 전기적으로 도전성 비정질 재료 또는 능동 소자와 다결정 재료로 형성된 면 사이의 비정질 재료로부터 획득된 재료를 더 포함하는 것을 특징으로 한다.
본 발명은 또한,
- 제 1 재료로 형성된 소자; 및
- 제 2 재료로 형성된 지지부를 포함하는, 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판에 관한 것으로,
상기 제 2 재료는 상기 제 1 재료보다 덜 비활성이고, 본 발명은 전기적으로 도전성인 비정질 재료, 또는 제 1 재료로 형성된 소자와 제 2 재료로 형성된 지지부 사이의 비정질 재료로부터 획득된 재료를 더 포함하는 것을 특징으로 한다.
본 발명에 다른 응용 방법들은 절연체 상 실리콘의 제조, 및 특히 어떠한 중간 절연층도 없는 큰 기판과 동일한 의사 기판의 제조를 동일하게 망라할 수 있다.
본 발명의 다른 목적들, 태양, 및 이점들은 다음의 상세한 설명에서 명백해질 것이다.
본 발명은 도면을 참고하여 보다 잘 이해될 것이다.
- 도 1a 내지 1d는 본 발명에 따른 전달 동작시 사용을 위한 지지부 기판들의 4가지 예들의 단면도이다.
- 도 2는 본 발명에 따른 방법의 제 1 실시예를 실행하기 위하여 도 1a에 도시된 것과 같은 다결정 재료 지지부 기판의 사용을 도시하는 단면도이다.
- 도 3은 본 발명에 따른 방법의 제 2 실시예를 실행하기 위하여 도 1a 내지 도 2에 도시된 것과 같은 지지부 기판의 사용을 도시하는 단면도이다.
- 도 4는 본 발명에 따른 방법의 제 3 실시예를 실행하기 위하여 도 1a, 도 2 및 도 3에 도시된 바와 같은 지지부 기판의 사용을 도시하는 단면도이다.
- 도 5는 본 발명에 따른 방법의 제 4 실시예를 실행하기 위하여 도 1c 내지 도 1d에 도시된 바와 같은 지지부 기판의 사용을 도시하는 단면도이다.
- 도 6은 본 발명에 따른 방법의 제 5 실시예를 실행하기 위하여 도 1a 및 도 1b에 도시된 바와 같은 지지부 기판의 사용을 도시하는 단면도이다.
- 도 7은 본 발명에 따른 방법의 제 6 실시예를 실행하기 위하여 도 1c 및 도 1d에 도시된 바와 같은 지지부 기판의 사용을 도시하는 단면도이다.
본 발명은 6개의 특정된, 그러나 제한적이지 않은 실시예들의 도움으로 설명된다.
제 1, 제 2, 제 3 및 제 4 실시예들은 다결정 지지부 기판으로 능동층을 전달하는 단계를 포함하는 접합 프로세스에 관한 것이다.
제 4 내지 제 6 실시예는 능동층을 수용하는 면 상에 다결정 재료층을 가지는 지지부 기판으로 능동층을 전달하는 단계를 포함하는 접합 프로세스에 관한 것이다.
본 발명의 제 1 실시예는 단결정 실리콘 소자를 다결정 실리콘 지지부 상으로의 직접 접합용으로 사용된다.
지지부(2)는, 예컨대 200mm의 직경과 724 마이크론의 두께를 가지는 디스크이다.
지지부(2)는 도 1a 및 도 1b에 도식적 단면으로 도시되었다. 이는 단결정 그레인(4)을 특징으로 한다. 단결정 그레인(4)은 예컨대, 칼럼 성장 기판에서와 같이, 지지부(2)의 두께 전체에 걸쳐 확장할 수 있다(도 1a). 그러나, 지지부(2)는 서로 무질서하게 및/또는 서로의 옆에 스태킹된 그레인들(4)로 균일하게 구성될 수 있다.
다결정 재료층으로 피복된 웨이퍼(3)를 포함하는 지지부(2)를, 도 1a 및 도 1b를 참조하여 상술된 지지부(2) 대신 사용하는 것은 전적으로 동일하다. 이러한 종류의 지지부(2)는 도 1c 및 도 1d에 도시되어 있다. 도 1c 및 도 1d에 도시된 지지부(2)는 또한 다결정 실리콘층(5)(도 1c)의 두께 전체에 걸쳐 연장할 수 있으나, 서로 무질서하게 및/또는 서로의 옆에 균일하게 스태킹될 수 있는 단결정 그레인(4)으로 구성된 다결정 실리콘층(5)을 특징으로 한다.
이러한 종류의 지지부(2)는 특히, 다양한 처리시 발생할 수 있는 탈기시 생성되는 종들(species)을 흡수하기 위하여, 그리고 특히 열처리시 지지부(2) 상으로 능동층을 전달한 후 획득되는 기판에 대하여 이점이 있다.
구성요소들을 가지는 웨이퍼(3)로 구성되는 지지부(2)를 사용하는 것이 가능하고, 전체는 다결정 실리콘층(5)으로 피복되어 있거나, 또한 다결정 실리콘층(5)으로 피복된 비정질 재료 웨이퍼(3)로 구성되거나, 또한 다결정 실리콘층(5)으로 피복된, 상당히 양호한 열적 전도성 및/또는 광에 대한 투과성 및/또는 몇몇 다른 물리적 특성을 위하여 선택된 재료의 웨이퍼(3)로 구성된다.
각 경우에서, 다결정 실리콘층(5)은 유리하게는 마이크로전자공학에서의 사용을 위하여 500 내지 수천 옴스트롱 두께이고, 광전지 응용용으로 수십 마이크론 두께이다.
지지부(2)가 연마되어도, 표면은 일반적으로 도 1에 도시된 모든 상황에서와 같이 불규칙적이라는 것에 주목바란다.
지지부(2)가 큰 다결정 실리콘(도 1a 및 도 1b)일 때, 통상적으로 연마후, 불량한 경우에서 그 높이가 500Å 의 범위 내에서 변할 수 있는 불규칙성을 가지는 표면 토폴로지를 가진다.
그러나, 수십 옴스트롱 이하는 직접 접합을 상하게 하는 데 충분하다.
본 발명에 따른 방법에서, 3000Å 두께의 비정질 실리콘층(6)은 이후, 예컨대 "Silicon Processing for the VLSI Era" Vol. 1, Process technology; S. Wolf and R.N. Tauber, Lattice press, chapter 6의 문서에 설명된 바와 같이, 종래 기술에 공지된 기술을 이용하여 연마된 지지부(2) 상에 적층된다(도 2a).
비정질 실리콘층(6)의 표면은 이후, 기계적으로 및 화학적으로 광연마되어 대략 1000Å의 비정질 실리콘을 제거한다.
단결정 실리콘 기판(8)은 이후 비정질 실리콘층(6)의 연마된 자유면과 접촉하여 종래 기술에 공지된 직접 접합 기술에 의하여 접합을 형성한다(도 2b). 이들 접합 기술의 보다 상세한 사항에 대하여, 예컨대, Q.-Y. Tong 과 U. Gosele, "Semiconductor Wafer Bonding, Science and Technology", The Electrochemical Society Series, Wiley Inter-Science, New-York 1999를 참조바란다.
이하의 표 1은 지지부(2)와 단결정 실리콘 기판(8)을 이들 사이에 비정질 실리콘층(6)으로 그리고 상기 비정질 실리콘층 없이 접합시키는 결과를 나타낸다.
비정질 실리콘 적층 없음 비정질 실리콘 적층 있음
비정질 실리콘층(6)의 연마 없음 비정질 실리콘층(6)의 연마 있음
어느 정도의 품질로 이미 연마된 다결정 실리콘 - + ++
거칠게 연마된 다결정 실리콘 -- - ++
접합의 품질을 나타내기 위하여 표 1에 사용된 코드는 다음과 같다.
-- 어렵거나 부분 접합, 많은 비접합 영역이 있음.
- 부분 접합, 비접합 영역이 약간 있음.
+ 전체 접합, 적외선 투과에 의하여 관찰가능한 접합 결함이 거의 없음.
++ 전체 접합, 적외선 투과에 의하여 관찰가능한 접합 결함이 없음.
표 1은, 비정질 실리콘층(6)이 다결정 실리콘층(6) 상에 적층되는 경우에만, 확실하게 만족할 만하다는 것을 보여준다. 접합은, 도 2를 참조하여 설명된 실시예에서와 같이, 비정질 실리콘층(6)이 연마되는 경우에 또한 더욱 양호하다.
본 발명의 제 2 실시예에서, 도 3에 도시된 바와 같이, 단결정 실리콘층(10)은 단결정 소스 기판(12)으로부터 전달된다.
상술된 실시예에서와 같이, 다결정 실리콘 지지부(2)가 연마된다. 이 후, 3000 Å 두께의 비정질 실리콘층(6)이 지지부(2) 상에 적층된다. 이후, 비정질 실 리콘층(6)의 자유면은 기계적으로 및 화학적으로 광 연마되어, 대략 500Å의 비정질 실리콘을 제거한다(도 3a).
단결정 소스 기판(12)에는, 예컨대 문서 FR 2 681 472에 설명된 방법 또는 이들 방법들의 변형을 이용하여 수소 원자가 주입된다.
"원자 주입(implanted with atoms)"이라는 표현은, 입자 충격된 표면에 대하여 특정 깊이에서 재료에서 이들 종들의 최대 농도로 재료에 이들 종들을 삽입하기 위하여, 원자, 분자 또는 이온종들로의 임의의 충격에 관한 것이다. 원자, 분자 또는 이온 종들은 또한 최대로 분포되는 에너지로 재료로 삽입된다. 원자 종들은 이온 빔 주입기, 플라즈마로의 담금에 의하여 동작하는 주입기 등을 이용하여 재료에 주입될 수 있다.
주입은 약한 영역(14)을 생성한다.
이러한 방식으로 약하게 형성된 소스 기판(12)은 이후 비정질 실리콘층(6)의 연마된 자유면과 접촉하여 집적 접합에 의하여 접합을 형성한다(도 3b). 지지부(2)와 소스 기판(12)의 조합의 일부 또는 전체는 약한 영역(14)에서 소스 기판(12)으로부터 단결정 실리콘층(10)을 분리하는 동작을 받는다.
일반적으로 말하면, 상기 언급된 동작은, 기계적 응력(전단, 견인, 압축, 초음파 등), 전기적으로 생성된 응력(정전 또는 자장의 인가), 열 에너지에 의하여 생성된 응력(방사, 대류, 전도, 마이크로공동에서의 압력 증가, 등) 등을 인가하는 것으로 구성될 수 있다. 상기 동작은 또한 능동층(10) 및 소스 기판(12)이 분리되는 인터페이스 상으로 연속적인 또는 가변적인 플로이드 제트(액체 또는 기체)를 전달하는 것으로 구성될 수 있다. 특히, 열 발생의 응력은 전자장, 전자빔, 열 전기 가열, 극저온 플로이드, 초냉각액 등의 인가로부터 발생될 수 있다.
단결정 실리콘층(10)은 따라서 비정질 실리콘층(6)을 경유하여 직접 접합에 의하여 지지부(2) 상으로 전달된다.
상기 실시예의 변형들은 다른 주입 기술들(예컨대, 플라즈마 주입) 및/또는 박층을 전달하기 위한 다른 기술들을 사용할 수 있다. 주입은 또한, 기계적 수단에 의하여 약하게 형성된 영역, 예컨대 다공성 영역에서 영향을 받을 수 있다.
본 발명의 제 3 실시예에서, 도 4에 도시된 바와 같이, 절연체 상 실리콘 기판이 형성된다. 이 실시예에서, 비정질 실리콘층(6)으로 피복된 다결정 실리콘 지지부(2)(도 4a)는 상술된 2개의 실시예를 참조하여 설명된 바와 같이 동일한 방식으로 생성된다.
열 산화층(16)은 또한 당업자에게 공지된 기술을 이용하여 기판(12) 상에 형성된다. 제 2 실시예에 나타난 바와 같이, 원자 종들은 소스 단결정 실리콘 기판(12)에서 주입되어 약한 영역(14)을 형성한다.
이후, 기판(12)은 지지부(2)와 접하여, 실리콘 산화층(16)은 비정질 실리콘층(6)에 대향하여 위치된다(도 4b).
이후, 산화층(16)과 단결정 실리콘층(10)은 제 2 실시예에 설명된 방식과 유사한 방식으로 소스 기판(12)으로부터 분리되어 절연체 상 실리콘 기판을 형성한다. 절연체 상 실리콘 기판은, 다결정 실리콘 지지부(2), 비정질 실리콘층(6), 실리콘 산화층(16), 및 단결정 실리콘층(10)의 연속층들의 스택으로 구성된다.
본 발명의 제 4 실시예에서, 도 5에 도시된 바와 같이, 절연체 상 실리콘 기판이 또한 형성된다. 이 목적으로, 실리콘 웨이퍼(3)가 실리콘 산화층(16)을 통합하는 실리콘 기판(12)과 어셈블링되어, 상술된 바와 같이 주입되어 약한 영역(14)을 형성한다. 그러나, 이 경우, 실리콘 산화층(16)은 접합을 열화시키고, 후속 동작시 탈기된 종들을 흡수하기에는 너무 얇다(통상적으로 1000Å 두께 이하). 탈기의 결과로서 인터페이스 접합시 형성되는 기포들을 방지하기 위하여, 다결정 실리콘층(5)은 웨이퍼(3) 상에 형성되어 탈기된 종들을 흡수한다. 만족스러운 접합이 획득되도록 하는 다결정 재료를 연마하기 위하여 유용한 어떠한 기술도 존재하지 않으므로, 표면 거침성의 관점에서 다결정 재료의 단점을 완화하기 위하여, 비정질 재료층(6)이 다결정 재료 상에 적층된다(도 5a). 기술이 차후에 유리하도록 개발된다면, 비정질 재료층(6)의 적층은 옵션이 될 수 있다. 여기서 설명된 본 발명에 따른 방법의 실시예에 대하여, 다결정 재료(5)는 유리하게는 다결정 실리콘이고, 비정질 재료(6)는 유리하게는 비정질 실리콘이다.
웨이퍼(3), 다결정 실리콘층(5), 비정질층(6), 및 실리콘 산화층(16)과 협동하는 실리콘 기판(12)을 구성하는 지지부(2)는 접하게 되어 직접 접합에 의하여 어셈블링된다(도 5b).
산화층(16) 및 단결정 실리콘층(10)은 이후 제 2 및 제 3 실시예에 설명된 방식과 유사한 방식으로 소스 기판(12)으로부터 분리되어, 절연체 상 실리콘 기판을 형성한다(도 5c).
본 발명에 따른 방법의 제 4 실시예는, 비정질 실리콘층(6)으로 피복된 다결 정 실리콘층(5), 상기 다결정 실리콘층(5)으로 피복된 단결정 실리콘 웨이퍼(3)와, 실리콘 산화층(10)[sic], 및 단결정 실리콘층(10)이 연속하여 스태킹되어 있는 것을 포함하는 절연체 상 실리콘 기판을 생성한다.
다른 실시예에서, 다결정 실리콘층(5)은 비정질 실리콘층을 형성하기 전에, 지지부(2) 상이 아니라, 산화층(16) 상에 적층될 수 있다. 또한, 이것은 지지부(2) 상과 산화층(16) 상 모두에 균일하게 양호하게 적층될 수 있다.
제 3 및 제 4 실시예의 변형에서, 산화층은, 예컨대 비정질 재료층(6) 상의 지지부(2) 상에 형성될 수 있다. 이 산화층은 단결정 재료층(10)을 덮는 산화층(16)을 대신할 수 있으나, 단결정 재료층(10)을 덮는 산화층(16)에 부가하여 균일하게 양호하게 제공될 수 있다.
제 3 및 제 4 실시예의 변형에서, 실리콘은 실리콘 카바이드에 의하여 대체될 수 있다.
또한, 일반적으로 말해서, 산화층 또는 산화층들은 다른 절연체에 의하여 대체될 수 있다(예컨대, 질소).
본 발명의 제 5 실시예에서, 도 6에 도시된 바와 같이, 기판은 다결정 실리콘 카바이드 상에 단결정 실리콘 카바이드의 능동층(9)을 포함하도록 형성된다. 이러한 목적으로, 다결정 실리콘 카바이드 지지부(7)와 상술된 바와 같이 획득된 약한 영역(14)과 협동하는 단결정 실리콘 카바이드 소스 기판(13)이 설치된다. 만족스러운 접합을 달성할 수 있는 다결정 재료를 연마하기 위한 어떠한 기술도 아직 존재하지 않으므로, 표면 거침도의 관점에서 다결정 재료의 단점들을 완화하기 위 하여, 비정질 재료층(6)이 이후 다결정 실리콘 카바이드 지지부(7) 상에 적층된다(도 6a). 다결정 실리콘 카바이드는 유리하게는 상기에 설명된 바와 같이, 탈기된 종들을 흡수할 수 있다는 것에 주목바란다. 또한, 기술이 차후에 유리하게 전재된다면, 비정질 재료층(6)의 적층이 최적화될 수도 있다는 것에 주목바란다. 여기서 설명된 본 발명에 따른 방법의 실시예에 대하여, 비정질 재료(6)는 유리하게는 비정질 실리콘이다.
지지부(7) 및 기판(13)이 접하여 직접 접합에 의하여 어셈블링된다(도 6b).
이후, 제 2, 제 3, 및 제 4 실시예를 참조하여 설명된 것과 유사한 방식으로, 실리콘 카바이드 소스 기판(13)으로부터 단결정 실리콘 카바이드층(9)을 분리하도록 하는 동작이 적용되어, 다결정 실리콘 카바이드 지지부(7) 상에 단결정 실리콘 카바이드 능동층(9)과 협동하는 기판을 형성한다(도 6c).
본 발명의 제 6 실시예에서, 도 7에 도시된 바와 같이, 덜 양호한 품질의 단결정 실리콘 지지부(17) 상에, 양호한 품질, 즉 저레벨의 결함들에 대응하는 품질의 단결정 실리콘 능동층(15)과 협동하도록 기판이 형성되고, 예컨대, 상기 품질은 에피택시얼 성장에 의하여 획득된 재료, 소위 "완전 결정" 재료 또는 본 발명의 출원에 의하여 달성될 수 있는 것에 관하여 최적화된 품질에 차후 대응할 수도 있는 임의의 다른 재료의 품질에 대응한다. 이 품질은 그 전자 및/또는 광학 등의 특성을 위하여 사용되고, 따라서 최적화된 재료에 대응한다. 양호한 품질을 가지는 실리콘 소스 기판(18)은 상술된 방식과 유사한 방식으로 형성된 약한 영역(14)이 제공된다.
탈기 생성품으로 인하여 형성되는 기포의 단점을 완화하기 위하여, 다결정 실리콘층(5)이 유리하게는 탈기된 종들을 흡수하기 위하여, 덜 양호한 품질을 가지는 단결정 실리콘 지지부(17) 상에 형성된다. 만족스런 접합이 획득되도록 하는 다결정 재료를 연마하기 위한 기술이 아직 존재하지 않으므로, 표면 거침도의 관점에서 다결정 재료의 단점을 완화하기 위하여, 비정질 재료층(6)이 이후 다결정 재료 상에 적층된다(도 7a). 기술이 차후에 유리하도록 전개된다면, 비정질 재료층(6)의 적층은 최적화될 수 있다는 것에 주목바란다. 여기서 설명된 본 발명에 따른 방법의 실시예에 대하여, 비정질 재료(6)는 유리하게는 비정질 실리콘이다.
지지부(17) 및 기판(18)은 접하여 직접 접합에 의하여 어셈블링된다(도 7b).
양호한 품질을 가지는 단결정 실리콘층(15)은 덜 양호한 품질을 가지는 단결정 실리콘 지지부(17) 상에 양호한 품질을 가지는 단결정 실리콘 능동층(15)과 협동하는 기판을 형성하기 위하여, 제 2, 제 3, 제 4, 및 제 5 실시예들에 대하여 설명된 방식과 유사한 방식으로, 양호한 품질을 가지는 실리콘 소스 기판(18)으로부터 분리된다(도 6c).
상술된 본 발명의 실시예의 많은 변형이 구현될 수 있다.
따라서, 비정질 재료층(6)이 제공된 지지부(2, 7, 17)는, 기판(8) 또는 소스 기판(12, 13, 18)에 접합되기 전에, 특히 예컨대 고밀도화 열처리와 같은 다양한 열처리들과 수소 첨가 또는 탈기와 같은 비결정 실리콘 기술에 공지된 다양한 종래의 처리들을 경험할 수 있다.
비정질 실리콘층은 유리하게는 도핑되어 그 전기적 성능을 향상시킬 수 있다.
능동층과 그 지지부의 조합은 또한, 비정질 재료층(6)의 적어도 부분 결정화를 처리하는 동안, 어셈블리 후 어닐링될 수 있다.
또한, 상술된 실시예에서, 비정질 재료층(6)은 비정질 실리콘층이나, 많은 다른 비정질 재료들이 본 발명에 따른 방법을 사용할 때 구현될 수 있다. 실리사이드는 티타늄 실리사이드 TiSi2 또는 팔라디움 실리사이드 Pd2Si 와 같은 예로써 인용될 수도 있다.
유사하게는, 300mm 직경 실리콘 기판들 또는 실리콘 카바이드 능동층을 포함하는 기판을 제조하는 응용을 참조하여 설명된 것은 본 발명의 범위를 벗어나지 않고 많은 다른 재료들에 일반화될 수 있다.
특히, 본 발명은 직접 접합용으로 충분한 다결정 재료의 표면 품질을 획득하기 위하여 연마를 수행하는 방법이 아직 공지되지 않은 모든 경우에서 유리하다.
마지막으로, 상술된 본 발명에 따른 방법의 모든 특징은 본 발명의 새로운 실시예를 규정하기 위하여 독립적으로 또는 조합하여 취할 수 있다.

Claims (25)

  1. 능동 소자(10, 16)를 접합하는 동작을 포함하는, 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판 제조 방법으로서,
    지지부(2) 상의 접합면 전체에 걸친 제 1 재료; 및
    접합면 상의 제 2 재료를 구비하고,
    상기 제 1 재료보다 덜 비활성인 상기 제 2 재료가 선택되고, 비정질 재료층(6)은 상기 지지부(2)의 상기 접합면 상에 또는 상기 능동 소자의 상기 접합면 상에 적층되는 것을 특징으로 하는 기판 제조 방법.
  2. 능동 소자(10, 16)를 지지부(2) 상에 접합하는 동작을 포함하는, 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판 제조 방법으로서,
    상기 능동 소자(10, 16) 또는 상기 지지부(2)는 적어도 접합되는 그 면 상에 다결정 재료를 포함하고, 접합 이전에, 다결정 재료를 포함하는 접합면 또는 접합면들 상에 비정질 재료층(6)을 형성하는 단계를 더 구비하는 것을 특징으로 하는 기판 제조 방법.
  3. 제 2 항에 있어서,
    상기 비정질 재료층(6)은 적층 공정에 의하여 형성되는 것을 특징으로 하는 기판 제조 방법.
  4. 제 2 항에 있어서,
    상기 비정질 재료층(6)은 비결정화 공정에 의하여 형성되는 것을 특징으로 하는 기판 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 비정질 재료층(6)은 비정질 실리콘인 것을 특징으로 하는 기판 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 방법은, 접합 이전에, 상기 지지부(2) 상에 적층된 비정질 재료층(6)을 연마하는 단계를 더 포함하는 것을 특징으로 하는 기판 제조 방법.
  7. 제 6 항에 있어서,
    상기 연마 단계는 비정질 재료층(6)의 200Å 내지 5000Å를 제거하는 것을 특징으로 하는 기판 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 방법은 상기 비정질 재료층(6)에 의하여 함께 결합되는 상기 지지부(2)와 상기 능동 소자(10, 16)의 조합을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 기판 제조 방법.
  9. 제 8 항에 있어서,
    상기 열처리는 적어도 부분적으로 상기 비정질 재료층(6)을 결정화하도록 충분한 온도에서 수행되는 것을 특징으로 하는 기판 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 방법은 접합 후, 상기 능동 소자 재료층(10)을 상기 재료로 형성된 부분(12)으로부터 분리시키는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.
  11. 제 10 항에 있어서,
    상기 방법은, 접합 전 대략 특정 깊이로 분포된 주입 깊이에서 상기 부분(12)의 상기 지지부(2)에 접합되는 면 하부에 원자 종들을 주입하는 단계를 포함하고, 그 후 상기 제 1 재료층(10)은 상기 주입 깊이 근처의 분리 깊이(14)에서 분리되는 것을 특징으로 하는 기판 제조 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 지지부(2)는 다결정 재료층으로 피복된 단결정 재료를 포함하는 것을 특징으로 하는 기판 제조 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 지지부(2)는 다결정 실리콘으로 형성되는 것을 특징으로 하는 기판 제조 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 지지부(2)는 다결정 실리콘 카바이드로 형성되는 것을 특징으로 하는 기판 제조 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 지지부(2)는 단결정 실리콘으로 형성되는 것을 특징으로 하는 기판 제조 방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 능동 소자(10)는 단결정 실리콘으로 형성되는 것을 특징으로 하는 기판 제조 방법.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 능동 소자(10)는 단결정 실리콘 카바이드로 형성되는 것을 특징으로 하는 기판 제조 방법.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 능동 재료 소자(10)는 단결정 재료층(10)과, 산화층과 같은 절연체 재료층(16)을 포함하는 것을 특징으로 하는 기판 제조 방법.
  19. 제 1 항 또는 제 2 항에 있어서,
    상기 지지부(2)는 산화층과 같은 절연층을 포함하는 것을 특징으로 하는 기판 제조 방법.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 비정질 재료층(6)는 전기적으로 도전성인 것을 특징으로 하는 기판 제조 방법.
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 비정질 재료의 막은 1000Å 내지 5000Å 두께인 것을 특징으로 하는 기판 제조 방법.
  22. 특히 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판으로서,
    전체 면상에 제공된 재료로 형성된 능동 소자(10); 및
    일면 상에 다결정 재료로 형성된 지지부(2)를 포함하고,
    상기 기판은 전기적으로 도전성인 비정질 재료층(6), 또는 상기 능동 소자(10)의 면과 다결정 재료로 형성된 면 사이의 비정질 재료로부터 획득된 재료를 더 포함하는 것을 특징으로 하는 기판.
  23. 특히, 광학, 전자공학 또는 광 전자공학에서의 사용을 위한 기판으로서, 전체가 제 1 재료로 형성된 소자(10), 및 제 2 재료로 형성된 지지부(2)를 포함하고, 상기 제 2 재료는 상기 제 1 재료보다 더 비활성이고, 상기 기판은 전기적으로 도전성인 비정질 재료층(6), 또는 상기 제 1 재료로 형성된 소자(10)와 상기 제 2 재료로 형성된 상기 지지부(2) 사이의 비정질 재료로부터 획득된 재료를 더 포함하는 것을 특징으로 하는 기판.
  24. 제 6 항에 있어서,
    상기 연마 단계는 비정질 재료층(6)의 1000Å을 제거하는 것을 특징으로 하는 기판 제조 방법.
  25. 제 1 항 또는 제 2 항에 있어서,
    상기 비정질 재료의 막은 3000Å 두께인 것을 특징으로 하는 기판 제조 방법.
KR1020027017159A 2000-06-16 2001-06-15 기판 제조 방법 및 이 방법에 의한 기판 KR100738145B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0007755A FR2810448B1 (fr) 2000-06-16 2000-06-16 Procede de fabrication de substrats et substrats obtenus par ce procede
FR00/07,755 2000-06-16
PCT/FR2001/001876 WO2001097282A1 (fr) 2000-06-16 2001-06-15 Procede de fabrication de substrats et substrats obtenus par ce procede

Publications (2)

Publication Number Publication Date
KR20030047900A KR20030047900A (ko) 2003-06-18
KR100738145B1 true KR100738145B1 (ko) 2007-07-10

Family

ID=8851376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027017159A KR100738145B1 (ko) 2000-06-16 2001-06-15 기판 제조 방법 및 이 방법에 의한 기판

Country Status (11)

Country Link
US (2) US6936482B2 (ko)
EP (1) EP1292975B1 (ko)
JP (2) JP5374006B2 (ko)
KR (1) KR100738145B1 (ko)
CN (1) CN100349278C (ko)
AT (1) ATE357740T1 (ko)
AU (1) AU6767601A (ko)
DE (1) DE60127402T2 (ko)
FR (1) FR2810448B1 (ko)
TW (1) TWI266359B (ko)
WO (1) WO2001097282A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US6982210B2 (en) 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
FR2872627B1 (fr) * 2004-06-30 2006-08-18 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
US7560322B2 (en) * 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2933235B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933234B1 (fr) * 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
FR2940520B1 (fr) * 2008-12-22 2011-03-18 Tile S Structure semiconductrice
SA110310235B1 (ar) * 2009-03-31 2014-03-03 بيكر هوغيس انكوربوريتد طرق لترابط مناضد التقطيع مسبقة التشكيل بركائز عامل القطع وعامل القطع المكونة بهذه العمليات
US8267204B2 (en) * 2009-08-11 2012-09-18 Baker Hughes Incorporated Methods of forming polycrystalline diamond cutting elements, cutting elements, and earth-boring tools carrying cutting elements
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
KR101913322B1 (ko) 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9553013B2 (en) * 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
CN102769033B (zh) * 2011-05-05 2015-04-08 中国科学院微电子研究所 具有高击穿电压的hemt及其制造方法
PL2534996T3 (pl) * 2011-06-16 2015-10-30 Electrolux Home Products Corp Nv Urządzenie gospodarstwa domowego i sposób
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
CN102543834A (zh) * 2012-02-14 2012-07-04 上海先进半导体制造股份有限公司 绝缘层上的半导体结构及其制造方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
TWI642086B (zh) 2014-02-18 2018-11-21 日商日本碍子股份有限公司 Substrate substrate and method for manufacturing composite substrate for semiconductor
EP3131599B1 (en) 2014-04-15 2019-02-20 Tc1 Llc Catheter pump with access ports
JP6152827B2 (ja) * 2014-05-16 2017-06-28 株式会社豊田自動織機 半導体基板の製造方法
JP6156252B2 (ja) * 2014-05-16 2017-07-05 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
US9773678B2 (en) 2014-07-10 2017-09-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor substrate and method for manufacturing semiconductor substrate
US10424514B2 (en) 2015-03-04 2019-09-24 Mtec Corporation Method for manufacturing semiconductor substrate
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
FR3098985B1 (fr) * 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
FR3118828B1 (fr) * 2021-01-14 2023-10-27 Commissariat Energie Atomique Procédé de collage direct de substrats
FR3127330B1 (fr) * 2021-09-22 2023-09-22 Soitec Silicon On Insulator Procede de fabrication d’un substrat support en carbure de silicium poly-cristallin
FR3127843B1 (fr) * 2021-10-05 2023-09-08 Soitec Silicon On Insulator ProcÉdÉ de transfert d’une couche de SiC monocristallin sur un support en SiC polycristallin utilisant une couche intermÉdiaire de SiC polycristallin
FR3127842A1 (fr) * 2021-10-05 2023-04-07 Soitec Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
WO2023057700A1 (fr) * 2021-10-07 2023-04-13 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
FR3128056B1 (fr) * 2021-10-07 2023-10-27 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298449A (en) 1992-03-06 1994-03-29 Nec Corporation Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same
US20020096106A1 (en) * 2001-01-19 2002-07-25 Kub Francis J. Electronic device with composite substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552936B2 (ja) * 1990-03-14 1996-11-13 株式会社日立製作所 誘電体分離基板およびこれを用いた半導体集積回路装置
JP2754295B2 (ja) * 1991-06-10 1998-05-20 株式会社日立製作所 半導体基板
FR2681471B1 (fr) 1991-09-12 1997-08-01 Centre Nat Rech Scient Modulateur temporel de faisceau d'ions.
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2770681B2 (ja) * 1992-11-12 1998-07-02 株式会社デンソー 半導体基板の製造方法
JPH06275525A (ja) * 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JPH07263541A (ja) * 1994-03-24 1995-10-13 Nec Corp 誘電体分離基板およびその製造方法
JPH08186167A (ja) * 1994-12-27 1996-07-16 Mitsubishi Materials Shilicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP3528880B2 (ja) * 1995-05-24 2004-05-24 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3611143B2 (ja) * 1995-08-29 2005-01-19 三菱住友シリコン株式会社 張り合わせウェーハおよびその製造方法
JPH0974055A (ja) * 1995-09-05 1997-03-18 Ube Ind Ltd 複合半導体基板
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3452122B2 (ja) * 1998-04-22 2003-09-29 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298449A (en) 1992-03-06 1994-03-29 Nec Corporation Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same
US20020096106A1 (en) * 2001-01-19 2002-07-25 Kub Francis J. Electronic device with composite substrate

Also Published As

Publication number Publication date
JP2004503942A (ja) 2004-02-05
JP5461593B2 (ja) 2014-04-02
CN1436369A (zh) 2003-08-13
DE60127402D1 (de) 2007-05-03
US7221038B2 (en) 2007-05-22
TWI266359B (en) 2006-11-11
EP1292975B1 (fr) 2007-03-21
KR20030047900A (ko) 2003-06-18
WO2001097282A1 (fr) 2001-12-20
US20050151155A1 (en) 2005-07-14
FR2810448A1 (fr) 2001-12-21
CN100349278C (zh) 2007-11-14
ATE357740T1 (de) 2007-04-15
US6936482B2 (en) 2005-08-30
JP5374006B2 (ja) 2013-12-25
FR2810448B1 (fr) 2003-09-19
JP2012099848A (ja) 2012-05-24
US20030129780A1 (en) 2003-07-10
WO2001097282B1 (fr) 2002-03-07
AU6767601A (en) 2001-12-24
DE60127402T2 (de) 2007-11-29
EP1292975A1 (fr) 2003-03-19

Similar Documents

Publication Publication Date Title
KR100738145B1 (ko) 기판 제조 방법 및 이 방법에 의한 기판
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US5882987A (en) Smart-cut process for the production of thin semiconductor material films
US7422957B2 (en) Semiconductor substrates having useful and transfer layers
JP4906727B2 (ja) ウェハ接合技術を用いて欠陥のない高Ｇｅ含有量のＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板を製造する方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US20080280416A1 (en) Techniques for Layer Transfer Processing
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
US9142448B2 (en) Method of producing a silicon-on-insulator article
JPH05217826A (ja) 半導体基体及びその作製方法
CA2220600C (en) Method of manufacturing semiconductor article
WO2000019499A1 (en) Method for the transfer of thin layers of monocrystalline material onto a desirable substrate
WO2017142849A1 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
JPH0719738B2 (ja) 接合ウェーハ及びその製造方法
JPH07297377A (ja) 半導体装置およびその製造方法
JP3707200B2 (ja) 半導体基板の製造方法
EP1542275A1 (en) A method for improving the quality of a heterostructure
EP2040285A1 (en) Method for fabricating a mixed orientation substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13