CN109628998B - 碳化硅晶体及其制造方法 - Google Patents

碳化硅晶体及其制造方法 Download PDF

Info

Publication number
CN109628998B
CN109628998B CN201711399786.9A CN201711399786A CN109628998B CN 109628998 B CN109628998 B CN 109628998B CN 201711399786 A CN201711399786 A CN 201711399786A CN 109628998 B CN109628998 B CN 109628998B
Authority
CN
China
Prior art keywords
concentration
layer
dopant
relieving structure
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711399786.9A
Other languages
English (en)
Other versions
CN109628998A (zh
Inventor
林钦山
吕建兴
刘建成
林嫚萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN109628998A publication Critical patent/CN109628998A/zh
Application granted granted Critical
Publication of CN109628998B publication Critical patent/CN109628998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C30B23/005—Controlling or regulating flux or flow of depositing species or vapour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开一种碳化硅晶体及其制造方法，碳化硅晶体包括一晶种层、一块体层以及一形成于晶种层与块体层之间的应力舒缓结构，其中晶种层、块体层与应力舒缓结构均具有一掺杂物，且应力舒缓结构中掺杂物的浓度呈高低交替变化。借此，能大幅降低晶体的缺陷。

Description

碳化硅晶体及其制造方法
技术领域
本发明涉及一种磊晶结构及其制造方法，特别是涉及一种具有应力舒缓结构的碳化硅晶体及其制造方法。
背景技术
诸如硅(Si)与砷化镓(GaAs)等材料已被广泛应用于半导体装置中，然而其相对较小的能隙(室温下Si为1.12eV且GaAs为1.42eV)和击穿电压不利于高功率及高频率的应用。碳化硅(SiC)由于其优异的物理化学特性，例如宽能隙、高导热性和导电性、高耐电压性及高饱和电子飘移速度，被期待可以成为次世代半导体装置所必须的材料。
SiC晶体并非天然即存在，目前大尺寸SiC单晶晶锭主要是利用物理气相传输法(Physical Vapor Transportation,PVT)生长，此法是将SiC晶种(seed)配置于坩锅内的低温侧区域且将含Si原料配置于高温侧区域，然后于坩锅内填充惰性气体，并加热坩锅至1450℃～2400℃，使高温侧区域的原料升华而于低温侧区域的SiC晶种表面进行磊晶成长。
然而，SiC晶体的成长速度缓慢且非常复杂，加上以PVT法生长SiC晶体时须形成一定的温度梯度，所以在制程控制上相当困难；一旦生长参数(如热场均匀性、气相组成等)不稳定，SiC晶体结构中将很容易有缺陷产生，包括微管缺陷(micro-pipe defect)及基底面位错(basal planar dislocation)等。尤其微管缺陷被视为主要限制SiC应用的最大威胁。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供了一种高质量的碳化硅晶体及其制造方法。
为了解决上述的技术问题，本发明所提供的其中一技术方案是：一种碳化硅晶体，其包括一晶种层(seed layer)、一块体层(bulk layer)以及一形成于所述晶种层与所述块体层之间的应力舒缓结构，其中所述晶种层、所述块体层与所述应力舒缓结构均具有一掺杂物，且所述应力舒缓结构中掺杂物的浓度呈高低交替变化；其特征在于，所述应力舒缓结构由多个缓冲层与一形成于多个所述缓冲层上的过渡层堆栈而成，其中最接近所述晶种层的所述缓冲层与最接近所述过渡层的所述缓冲层具有大致相同的掺杂物浓度变化趋势，且所述过渡层中掺杂物的浓度与所述晶种层中掺杂物的浓度大致相同。
为了解决上述的技术问题，本发明所提供的另外一技术方案是：一种碳化硅晶体的制造方法，其在一晶种层(seed layer)上形成一块体层(bulk layer)的步骤之前，预先形成一应力舒缓结构，其中所述晶种层、所述块体层与所述应力舒缓结构均具有一掺杂物，且所述应力舒缓结构中掺杂物的浓度呈高低交替变化；其特征在于，形成所述应力舒缓结构的步骤包括形成多个相互堆栈的缓冲层以及形成一过渡层于多个所述缓冲层上，并使最接近所述晶种层的所述缓冲层与最接近所述过渡层的所述缓冲层具有大致相同的掺杂物浓度变化趋势，且所述过渡层中掺杂物的浓度与所述晶种层中掺杂物的浓度大致相同。
本发明的有益效果在于，本发明所提供的碳化硅晶体，其能通过“最接近晶种层的缓冲层与最接近过渡层的缓冲层具有大致相同的掺杂物浓度变化趋势”及“过渡层中掺杂物的浓度与晶种层中掺杂物的浓度大致相同”的技术特征，以有效降低晶体的缺陷密度与残留应力，块体层的微管缺陷密度小于0.2个每平方公分(cm-2)，块体层的基底面位错密度小于500个每平方公分(cm-2)，从而获得高质量的晶体。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明的碳化硅晶体的制造方法的步骤流程图。
图2为本发明的碳化硅晶体的制造过程示意图。
图3A及图3B显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低交替变化的其中一实施方式。
图4为本发明的碳化硅晶体的剖面示意图(一)。
图5A及图5B显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低交替变化的另一实施方式。
图6A及图6B显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低交替变化的再一实施方式。
图7为本发明的碳化硅晶体的剖面示意图(二)。
图8显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低变化的又一实施方式。
图9、图10A及图10B显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低交替变化的又另一实施方式。
图11、图12A及图12B显示本发明的碳化硅晶体的应力舒缓结构中掺杂物的浓度高低交替变化的又再一实施方式。
具体实施方式
本发明所公开的技术内容首先提到一种成长碳化硅晶体的创新方法，然后再提到利用此方法得到的碳化硅晶体的结构组成，与利用现有的物理气相传输法所得到的碳化硅晶体相比，本发明能降低晶体的缺陷密度与残留应力，而得到高质量的大尺寸晶体。
以下是通过特定的具体实施例来说明本发明所公开有关“碳化硅晶体及其成长方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
实施例1
请参阅图1所示，本发明的碳化硅晶体的制造方法S100包括：步骤S102，设置晶种层与原料；步骤S104，形成应力舒缓结构于晶种层上，并使应力舒缓结构中掺杂物的浓度呈高低交替变化；以及步骤S106，形成块体层于应力舒缓结构上。
步骤S102中，请参阅图2所示，可以将晶种层100与原料M相对设置于反应器200内，例如将晶种层100置于反应器200的顶部，并将原料M置于反应器200的底部。晶种层100可采用SiC晶种层，而原料M可以是能提供晶体成长所需的Si和C元素的固体原料，例如SiC粉末或Si颗粒与碳粉末的混合物。另外，反应器200可采用石墨坩锅，且反应器200的周边可以用绝缘保温材料包覆，并置于真空腔体中(图中未显示)。
步骤S104中，请参阅图2、图3A及图3B所示，首先控制反应器200内的压力大于300毫米汞柱(mmHg)、温度介于1900℃至2100℃之间，再将掺杂物以气体形式送入反应器200内，并控制掺杂物的浓度反复地在一大于晶种层100中掺杂物的浓度的第一浓度与晶种层100中掺杂物的浓度(或接近于此)之间连续渐增或渐减。若将晶种层100中掺杂物的浓度当作是基准浓度，则本实施例所述应力舒缓结构102中掺杂物的浓度高低交替变化方式，指的是掺杂物的浓度反复地在一段期间内，从基准浓度持续增加至第一浓度(如图3A所示)，或者从第一浓度持续降低至基准浓度(如图3B所示)。较佳地，每一个缓冲层1022中掺杂物的浓度最高不大于基准浓度的10倍。
虽然图3A及图3B中显示，本实施例使用氮作为掺杂物，但是掺杂物可以根据实际需要而有不同的选择，例如硼(B)、磷(P)或铝(Al)，所以本发明并不限于此。
请参阅图3A、图3B及图4所示，上述掺杂物浓度的连续渐变(continuouslygraded)可以根据实际需要重复至少三次，且每经过一次掺杂物浓度的连续渐变即形成一缓冲层1022，其厚度大于0且小于0.1微米(μm)。更进一步地说，应力舒缓结构102包括多个缓冲层1022(至少三层)，且每一个缓冲层1022中掺杂物的浓度于其厚度方向上形成一浓度梯度分布，其是在第一浓度与基准浓度之间连续渐增或渐减。当完成所需重复的次数后，须再以相当或接近于晶种层100中掺杂物的浓度形成过渡层1024；这样便完成了应力舒缓结构102的制作。
值得注意的是，应力舒缓结构102的总厚度小于0.1毫米(mm)；应力舒缓结构102由多个缓冲层1022与一形成于缓冲层1022上的过渡层1024堆栈而成，其中最接近晶种层100的缓冲层1022与最接近过渡层1024的所述缓冲层1022具有大致相同的掺杂物浓度变化趋势，且过渡层1024中掺杂物的浓度与晶种层100中掺杂物的浓度大致相同。
本实施例中，以掺杂「氮原子」为例，可由一氮气源300向反应器200通入氮气(N2)，并利用一质流控制器400(mass flow controller，MFC)来控制改变氮气流量；质流控制器400能对氮气流量进行更细致的分级控制，如此通入反应器200的氮气流量最小可达到0.01sccm(standard cubic centimeter per minute)，最大可达到30,000sccm，所以能实现本实施例所述的掺杂物浓度变化。较佳地，晶种层100中的氮浓度介于约1×1015/cm3至约1×1019/cm3之间，而应力舒缓结构102中的氮浓度最大不超过晶种层100中的氮浓度的10倍。
另外，可以通过向反应器200通入惰性气体使内部压力达到设定的压力，惰性气体例如是氩气(Ar)，且可以来自一与反应器200相连接的氩气源500。反应器200并可以通过感应线圈(图中未显示)加热而快速升温至设定的温度。
步骤S106中，请参阅图2及图4所示，于成长块体层104时，须将反应器200内的条件改变为成长块体层104所需的条件，包括降低反应器200内的压力至小于100Torr，升高温度至介于2100℃至2200℃之间，并维持氮气流量不变，以相当或接近于晶种层100中掺杂物的浓度来形成块体层104。块体层104具有与晶种层100相同的晶体材料或材质，例如3C-SiC、4H-SiC或6H-SiC，且经过加工可用于制作半导体组件或作为新的晶种。
值得说明的是，本发明的碳化硅晶体的制造方法S100在晶种层100上形成块体层104之前(即长晶初期)，预先形成了掺杂物浓度呈高低交替变化的应力舒缓结构102，因而能大幅减少晶种与晶体界面的缺陷和晶体内部的缺陷，降低晶体内部的残留应力，并能缩短长晶时间。
实施例2
请参阅图5A及图5B所示，其显示步骤S104中掺杂物的浓度高低交替变化的另一实施方式。本实施例与实施例1的差别是，控制掺杂物的浓度反复地在一大于晶种层100中掺杂物的浓度的第一浓度与一小于晶种层100中掺杂物的浓度的第二浓度之间连续渐增或渐减；若将晶种层100中掺杂物的浓度当作是基准浓度，则本实施例所述应力舒缓结构102中掺杂物的浓度高低交替变化方式，指的是掺杂物的浓度反复地在一段期间内，从第二浓度持续增加至第一浓度(如图5A所示)，或者从第一浓度持续降低至第二浓度(如图5B所示)。
请配合参阅图4，根据本实施例之应力舒缓结构102，其同样是由多个缓冲层1022(至少三层)与一形成于缓冲层1022上的过渡层1024堆栈而成，其中每一个缓冲层1022中掺杂物的浓度于其厚度方向上形成一浓度梯度分布，其是在第一浓度与第二浓度之间连续渐增或渐减，每一个缓冲层1022的厚度大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。
实施例3
请参阅图6A及图6B所示，其显示步骤S104中掺杂物的浓度高低交替变化的再一实施方式。本实施例与上述实施例的差别是，交替地施加一大于晶种层中掺杂物的浓度的第一浓度与晶种层中掺杂物的浓度，或交替地施加一大于晶种层中掺杂物的浓度的第一浓度与一小于晶种层中掺杂物的浓度的第二浓度。若将晶种层100中掺杂物的浓度当作是基准浓度，则本实施例所述应力舒缓结构102中掺杂物的浓度高低交替变化方式，指的是掺杂物的浓度在一段期间内维持在第一浓度，且在后一段期间内则维持在基准浓度或第二浓度。
请参阅图7所示，根据本实施例之应力舒缓结构102，其是由交互层迭的至少一第一缓冲层1022a以及至少一第二缓冲层1022b与一形成于第一和第二缓冲层1022a、1022b上的过渡层1024堆栈而成，第一和第二缓冲层1022a、1022b的层数加起来要至少三层。其中第一缓冲层1022a中掺杂物的浓度为定值且大于基准浓度，第二缓冲层1022b中掺杂物的浓度为定值且小于或等于基准浓度，第一和第二缓冲层1022a、1022b的厚度各大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。
实施例4
请参阅图8所示，其显示步骤S104中掺杂物的浓度高低变化的又一实施方式。本实施例与上述实施例的差别是，间歇性地施加一大于或等于晶种层中掺杂物的浓度的第一浓度。术语“间歇性”在这里指的是每两次施加掺杂物的动作之间会相隔一段时间。
请配合参阅图7所示，根据本实施例的应力舒缓结构102，其同样是由交互层迭的至少一第一缓冲层1022a以及至少一第二缓冲层1022b与一形成于第一和第二缓冲层1022a、1022b上的过渡层1024堆栈而成，其中第一缓冲层1022a中掺杂物的浓度为定值且大于或等于基准浓度，第二缓冲层1022b中掺杂物的浓度趋近于0，第一和第二缓冲层1022a、1022b的厚度各大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。
实施例5
请参阅图9、图10A及图10B所示，其显示步骤S104中掺杂物的浓度高低交替变化的又另一实施方式。本实施例与上述实施例的差别是，控制掺杂物的浓度反复地在晶种层100中掺杂物的浓度与一设定的峰值浓度之间连续渐增及渐减。若将晶种层100中掺杂物的浓度当作是基准浓度，则本实施例所述应力舒缓结构102中掺杂物的浓度高低交替变化方式，指的是掺杂物的浓度在一段期间内，从基准浓度连续渐增至峰值浓度后，再从峰值浓度连续渐减至基准浓度；或者，先从峰值浓度连续渐减至基准浓度后，再从基准浓度连续渐增至峰值浓度。
值得说明的是，图10A及图10B中所示掺杂物的浓度高低交替变化方式与图9中所示者相比，差别仅在掺杂物浓度的增加趋势与降低趋势较缓，其中图9所示为掺杂物的浓度变化趋势在层内即发生改变，图10A及图10B所示为掺杂物的浓度变化趋势在层间始发生改变。
请配合参阅图4所示，根据本实施例的应力舒缓结构102，其可以是由多个缓冲层1022(至少三层)与一形成于缓冲层1022上的过渡层1024堆栈而成，其中每一个缓冲层1022中掺杂物的浓度于其厚度方向上形成一浓度梯度分布，其是从基准浓度连续渐增至一峰值浓度后，再从峰值浓度连续渐减至基准浓度，每一个缓冲层1022的厚度大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。
请再配合参阅图7所示，根据本实施例之应力舒缓结构102，其也可以是由交互层迭的至少一第一缓冲层1022a以及至少一第二缓冲层1022b与一形成于第一和第二缓冲层1022a、1022b上的过渡层1024堆栈而成，其中第一缓冲层1022a于其厚度方向上形成第一浓度梯度分布，第二缓冲层1022b于其厚度方向上形成不同于第一浓度梯度分布的第二浓度梯度分布，第一和第二缓冲层1022a、1022b的厚度各大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。更进一步地说，若第一浓度梯度分布是从基准浓度连续渐增至一峰值浓度，则第二浓度梯度分布是从峰值浓度连续渐减至基准浓度；反之，若第一浓度梯度分布是从峰值浓度连续渐减至基准浓度，则第二浓度梯度分布是从基准浓度连续渐增至一峰值浓度。
实施例6
请参阅图11、图12A及图12B所示，其显示步骤S104中掺杂物的浓度高低交替变化的又再一实施方式。本实施例与上述实施例的差别是，控制掺杂物的浓度反复地在一小于晶种层100中掺杂物的浓度的第二浓度与一设定的峰值浓度之间连续渐增及渐减，也就是说，本实施例所述应力舒缓结构102中掺杂物的浓度高低交替变化方式，指的是掺杂物的浓度在一段期间内，从第二浓度连续渐增至峰值浓度后，再从峰值浓度连续渐减至第二浓度；或者，先从峰值浓度连续渐减至第二浓度后，再从第二浓度连续渐增至峰值浓度。
值得说明的是，图12A及图12B中所示掺杂物的浓度高低交替变化方式与图11中所示者相比，差别仅在掺杂物浓度的增加趋势与降低趋势较缓，其中图11所示为掺杂物的浓度变化趋势在层内即发生改变，图12A及图12B所示为掺杂物的浓度变化趋势在层间始发生改变。
请配合参阅图4所示，根据应力舒缓结构102，其可以是由多个缓冲层1022(至少三层)与一形成于缓冲层1022上的过渡层1024堆栈而成，其中每一个缓冲层1022中掺杂物的浓度于其厚度方向上形成一浓度梯度分布，其是从第二浓度连续渐增至一峰值浓度后，再从峰值浓度连续渐减至第二浓度，每一个缓冲层1022的厚度大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。
请再配合参阅图7所示，根据应力舒缓结构102，其也可以是由交互层迭的至少一第一缓冲层1022a以及至少一第二缓冲层1022b与一形成于第一和第二缓冲层1022a、1022b上的过渡层1024堆栈而成，其中第一缓冲层1022a于其厚度方向上形成第一浓度梯度分布，第二缓冲层1022b于其厚度方向上形成不同于第一浓度梯度分布的第二浓度梯度分布，第一和第二缓冲层1022a、1022b的厚度各大于0且小于0.1微米，且应力舒缓结构102的总厚度小于0.1毫米。更进一步地说，若第一浓度梯度分布是从第二浓度连续渐增至一峰值浓度，则第二浓度梯度分布是从峰值浓度连续渐减至第二浓度；反之，若第一浓度梯度分布是从峰值浓度连续渐减至第二浓度，则第二浓度梯度分布是从第二浓度连续渐增至一峰值浓度。
请参阅表一，其显示在相同的成长条件(如温度、压力等)下，直接成长于晶种上的SiC晶体与通过应力舒缓结构成长于晶种上的SiC晶体的主要晶体缺陷密度的比较。表一中，对照例为直接成长于晶种上的SiC晶体，实施例1至6均为通过应力舒缓结构长于晶种上的SiC晶体，其中应力舒缓结构具有不同趋势的掺杂物浓度变化，如前面所述。
表一
Figure BDA0001518599600000111
从表1中可以看出，通过应力舒缓结构成长于晶种上的SiC晶体，其不论是基底面位错密度还是微管缺陷密度，都远远低于直接成长于晶种上的SiC晶体，证明了本发明能有效降低晶体的缺陷密度与残留应力，从而获得高质量的晶体。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (5)

1.一种碳化硅晶体，所述碳化硅晶体包括晶种层、块体层以及形成于所述晶种层与所述块体层之间的应力舒缓结构，其中所述晶种层、所述块体层与所述应力舒缓结构均具有掺杂物，且所述应力舒缓结构中掺杂物的浓度呈高低交替变化；
其特征在于，所述应力舒缓结构由多个缓冲层与形成于多个所述缓冲层上的过渡层堆栈而成，其中最接近所述晶种层的所述缓冲层与最接近所述过渡层的所述缓冲层具有相同的掺杂物浓度变化趋势，且所述过渡层中掺杂物的浓度与所述晶种层中掺杂物的浓度相同；
其中，每一个所述缓冲层中掺杂物的浓度于其厚度方向上形成浓度梯度分布，定义所述晶种层中掺杂物的浓度为基准浓度，所述浓度梯度分布是在大于所述基准浓度的第一浓度与所述基准浓度之间连续渐增或渐减；
其中，每一个所述缓冲层的厚度大于0且小于0.1微米，所述应力舒缓结构的厚度小于0.1毫米。
2.根据权利要求1所述的碳化硅晶体，其特征在于，所述块体层的微管缺陷密度小于0.2个每平方公分。
3.根据权利要求1所述的碳化硅晶体，其特征在于，所述块体层的基底面位错密度小于500个每平方公分。
4.一种碳化硅晶体的制造方法，所述制造方法在晶种层上形成块体层的步骤之前，预先形成应力舒缓结构，其中所述晶种层、所述块体层与所述应力舒缓结构均具有掺杂物，且所述应力舒缓结构中掺杂物的浓度呈高低交替变化；
其特征在于，形成所述应力舒缓结构的步骤包括形成多个相互堆栈的缓冲层以及形成过渡层于多个所述缓冲层上，并使最接近所述晶种层的所述缓冲层与最接近所述过渡层的所述缓冲层具有相同的掺杂物浓度变化趋势，且所述过渡层中掺杂物的浓度与所述晶种层中掺杂物的浓度相同；
其中，每一个所述缓冲层中掺杂物的浓度于其厚度方向上形成浓度梯度分布，定义所述晶种层中掺杂物的浓度为基准浓度，所述浓度梯度分布是在大于所述基准浓度的第一浓度与所述基准浓度之间连续渐增或渐减；
其中，每一个所述缓冲层的厚度大于0且小于0.1微米，所述应力舒缓结构的厚度小于0.1毫米。
5.根据权利要求4所述的碳化硅晶体的制造方法，其特征在于，所述应力舒缓结构于至少大于300毫米汞柱的压力下形成。
CN201711399786.9A 2017-10-06 2017-12-21 碳化硅晶体及其制造方法 Active CN109628998B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106134548 2017-10-06
TW106134548A TWI663297B (zh) 2017-10-06 2017-10-06 碳化矽晶體及其製造方法

Publications (2)

Publication Number Publication Date
CN109628998A CN109628998A (zh) 2019-04-16
CN109628998B true CN109628998B (zh) 2021-04-13

Family

ID=65993345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711399786.9A Active CN109628998B (zh) 2017-10-06 2017-12-21 碳化硅晶体及其制造方法

Country Status (3)

Country Link
US (3) US10851470B2 (zh)
CN (1) CN109628998B (zh)
TW (1) TWI663297B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723415B (zh) * 2019-06-05 2021-04-01 環球晶圓股份有限公司 碳化矽晶體及碳化矽晶種片
JP7322594B2 (ja) * 2019-08-23 2023-08-08 住友金属鉱山株式会社 炭化珪素基板及びその製造方法
CN113897685B (zh) * 2020-06-22 2023-04-07 比亚迪股份有限公司 碳化硅籽晶和碳化硅籽晶组件
CN113005510B (zh) * 2021-02-23 2022-11-11 中山荣拓智能装备有限公司 一种碳化硅单晶的制备方法
CN116805576A (zh) * 2023-03-31 2023-09-26 南京百识电子科技有限公司 一种降低碳化硅外延缺陷阻障层生长控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072901A (zh) * 2004-12-08 2007-11-14 克里公司 制造高品质大尺寸碳化硅晶体的方法
CN102714143A (zh) * 2010-01-08 2012-10-03 三菱电机株式会社 外延片以及半导体元件
CN105745364A (zh) * 2013-11-20 2016-07-06 住友电气工业株式会社 碳化硅锭和碳化硅衬底的制造方法
CN106256931A (zh) * 2015-06-22 2016-12-28 丰田自动车株式会社 SiC晶体的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
US8871025B2 (en) * 2006-09-27 2014-10-28 Ii-Vi Incorporated SiC single crystals with reduced dislocation density grown by step-wise periodic perturbation technique
US10577720B2 (en) * 2017-01-04 2020-03-03 Cree, Inc. Stabilized, high-doped silicon carbide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072901A (zh) * 2004-12-08 2007-11-14 克里公司 制造高品质大尺寸碳化硅晶体的方法
CN102714143A (zh) * 2010-01-08 2012-10-03 三菱电机株式会社 外延片以及半导体元件
CN105745364A (zh) * 2013-11-20 2016-07-06 住友电气工业株式会社 碳化硅锭和碳化硅衬底的制造方法
CN106256931A (zh) * 2015-06-22 2016-12-28 丰田自动车株式会社 SiC晶体的制造方法

Also Published As

Publication number Publication date
US11952676B2 (en) 2024-04-09
TW201915228A (zh) 2019-04-16
US20190106807A1 (en) 2019-04-11
US20230002929A1 (en) 2023-01-05
US10851470B2 (en) 2020-12-01
CN109628998A (zh) 2019-04-16
TWI663297B (zh) 2019-06-21
US20210054525A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
CN109628998B (zh) 碳化硅晶体及其制造方法
JP5841339B2 (ja) １００ミリメートル高純度半絶縁単結晶炭化珪素ウエハ
JP5068423B2 (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
KR101760030B1 (ko) 대구경 탄화규소 단결정 성장 장치로부터 소구경 탄화규소 단결정을 성장시키는 방법 및 장치
CN106894091A (zh) 用于物理气相传输法生长碳化硅晶体的坩埚
JP2008001532A (ja) 炭化珪素単結晶インゴット及びその製造方法
CN103320851A (zh) 大尺寸15r 碳化硅晶体的制备方法
CN108946735B (zh) 一种碳化硅晶体生长用大粒径碳化硅粉料的合成方法
CN108118394B (zh) 一种降低碳化硅单晶中氮杂质含量的方法
US20240150929A1 (en) Method of growing high-quality single crystal silicon carbide
US20130061801A1 (en) Method for manufacturing silicon carbide crystal
US11459669B2 (en) SiC ingot and method of manufacturing SiC ingot
JP2016052961A (ja) 炭化珪素単結晶、及びその製造方法
JP2021502944A (ja) 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
EP3072995B1 (en) Method for producing silicon carbide crystals from vapour phase
JP2018168052A (ja) 炭化珪素単結晶インゴットの製造方法
JP2009256159A (ja) 結晶炭化珪素基板の製造方法
JP7528432B2 (ja) ＳｉＣ基板及びＳｉＣ単結晶の製造方法
JP2019535632A (ja) ＳｉＣ結晶成長用ＳｉＣ原料の製造方法及び製造装置
KR101819140B1 (ko) 고품질의 탄화규소 단결정 잉곳의 성장 방법
CN115142123B (zh) 一种掺锗改善碳化硅单晶衬底面型参数的方法
CN111868311A (zh) 碳化硅单晶的制造方法
CN118166427B (zh) 一种高均匀性的碳化硅衬底及其制备方法和半导体器件
JP6628673B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant