CN116805576A - 一种降低碳化硅外延缺陷阻障层生长控制方法 - Google Patents

一种降低碳化硅外延缺陷阻障层生长控制方法 Download PDF

Info

Publication number
CN116805576A
CN116805576A CN202310335183.1A CN202310335183A CN116805576A CN 116805576 A CN116805576 A CN 116805576A CN 202310335183 A CN202310335183 A CN 202310335183A CN 116805576 A CN116805576 A CN 116805576A
Authority
CN
China
Prior art keywords
silicon carbide
layer
epitaxial
sic
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310335183.1A
Other languages
English (en)
Inventor
胡智威
蔡清富
蔡长祐
陈威佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Baishi Electronic Technology Co ltd
Original Assignee
Nanjing Baishi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Baishi Electronic Technology Co ltd filed Critical Nanjing Baishi Electronic Technology Co ltd
Priority to CN202310335183.1A priority Critical patent/CN116805576A/zh
Publication of CN116805576A publication Critical patent/CN116805576A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开了一种降低碳化硅外延缺陷阻障层生长控制方法,涉及碳化硅外延缓冲层的结构设计技术领域,包含碳化硅外延层、碳化硅衬底,在碳化硅外延层、碳化硅衬底之间加入复合式的碳化硅缺陷阻障层,用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量,减低了垂直型位错往上延伸至外延层的驱动力,并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数,降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度,提高外延层质量,在后续的器件应用上,减少因缺陷所导致的器件不良率,进而提供器件产品的稳定度与性能表现。

Description

一种降低碳化硅外延缺陷阻障层生长控制方法
技术领域
本发明涉及一种碳化硅外延缓冲层的结构设计技术领域,具体涉及一种降低碳化硅外延缺陷阻障层生长控制方法。
背景技术
现有技术所生产的碳化硅外延层,其结构都是在碳化硅衬底上堆叠一层固定浓度缓冲层,根据耐压的设计接着在缓冲层上生长不同厚度与参杂浓度的外延。
现今的工艺水平来说碳化硅外延层的厚度、浓度与表面缺陷的数量会影响器件电气特性,导致碳化硅器件良率有所损失。 目前外延技术只能控制表面尺寸较大 (如三角缺陷、胡萝卜缺陷,直线缺陷与彗星缺陷等)的致命(killer)缺陷密度大约是1/cm2,表面微坑洞(micro-pits)的数量高达每片5000颗以上。
碳化硅外延生长技术目前主流为采用化学气相沉积法(CVD)进行碳化硅同质外延生长工艺,承载气体为氢气,硅甲烷(SiH4)与丙烷(C3H8)作為碳化硅的前驱反应原料。进一步说明碳化硅外延过程中化学反应的示意图(图1),其中硅甲烷与丙烷在高温裂解后(外延温度为1650摄氏度)再结合成碳化硅。目前主流的碳化硅衬底倾斜角为4度或8度,目的为提高碳化硅的沉积效率。
与传统的硅衬底材料相比,碳化硅衬底存在着大量的晶体缺陷(103~104/cm2),因此现有的碳化硅外延生长工艺需要大幅降低漂移层的缺陷密度以达到功率器件所需的晶体质量。 现有的碳化硅外延缓冲层生长工艺需要生长较厚(5~10微米)的高掺氮>1E18/cm3n-型碳化硅外延层,才能将基面错位(BPD)与堆朵层错位缺陷(SF)转换且抑制于缓冲层中以提高漂移层的外延質量并且保证碳化硅功率器件電器特性,就長期第三代碳化硅半导体材料發展而言低缺陷密度的的外延晶片為高功率器件製作不可缺少的一部分,但是长时间高厚度的高掺氮外延层生长会导致碳化硅晶体内部应力的变化导致漂移层浓度控制能力与均匀性变差。
现有外延技术着重于提高碳化硅外延层厚度和参杂浓度的均匀性,在缓冲层的设计上并无法大幅降低表面大型缺陷的数量,且没提出有效降低外延层内部堆叠缺陷的方法。
现今碳化硅衬底中存在了大量的晶体缺陷如螺旋位错(TSD)其密度大约200个/cm2, 基平面位错(BPD),其密度大约1000个/cm2,刃位错 (TED)其密度大约3000个/cm2,其中又以TSD与BPD对于外延缺陷与器件性能影响甚巨。
发明内容
本发明所要解决的技术问题是针对背景技术的不足提供一种降低碳化硅外延缺陷阻障层生长控制方法,其能同时降低表面致命缺陷与表面微坑洞的缺陷密度,生产出高质量的碳化硅外延层。
本发明为解决上述技术问题采用以下技术方案:
一种降低碳化硅外延缺陷阻障层生长控制方法,包含碳化硅外延层、碳化硅衬底,在碳化硅外延层、碳化硅衬底之间加入复合式的碳化硅缺陷阻障层,用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量,减低了垂直型位错往上延伸至外延层的驱动力,并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数,降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度;
所述复合式的碳化硅缺陷阻障结构包含碳化硅缓冲层和高掺氮(n+ -SiC)碳化硅基底外延层,以及加在碳化硅缓冲层和高掺氮(n+ -SiC)碳化硅基底外延层之间的不同掺杂浓度交互堆叠的N层掺杂调变缺陷阻障结构。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,所述N层掺杂调变缺陷阻障结构包含N组超高掺氮(n++-SiC)碳化硅外延层n1和(n-SiC)n型碳化硅外延层n2。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,具体包含如下步骤:
步骤1,在n型的碳化硅衬底上,在较高温度和碳硅比介于1.2~1.0条件下,成长第一层,高掺氮(n+ -SiC)碳化硅基底外延层(102);
步骤2,掺杂调变缺陷阻障结构(10a)位于高掺氮(n+ -SiC)碳化硅基底外延层(102)上方且成长温度拉高至1680~1700摄氏度,其结构为两层氮掺杂浓度不同的碳化硅材料互相交叠成长数对;
步骤3,在掺杂调变缺陷阻障结构(10a)上成长厚度介于0.5~2um氮掺杂浓度介1-2E18/cm3碳化硅缓冲层(105),搭配碳硅比例1~0.9,并将长速拉高到1.3~1.5倍;
步骤4,在碳化硅外延层(106)部分,在成长温度降至低于1620摄氏度,且碳硅比例1.0~1.9的成长条件下所成长的外延层。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,至少包括一层以上的高掺氮(n+ -SiC)碳化硅基底外延层、二层以上的掺杂调变缺陷阻障结构相互堆叠 、一层以上的碳化硅缓冲层。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,高掺氮(n+ -SiC)碳化硅基底外延层的氮掺杂浓度大于碳化硅衬底的氮掺杂浓度;
高掺氮(n+ -SiC)碳化硅基底外延层的厚度>0.5um;
超高掺氮(n++-SiC)碳化硅外延层n1的氮掺杂浓度高于高掺氮(n+ -SiC)碳化硅基底外延层的氮掺杂浓度;
(n-SiC)n型碳化硅外延层n2的氮浓度低于碳化硅缓冲层的氮浓度。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,所述碳化硅缓冲层(105)的氮掺杂浓度介于1E18/cm3~2E18/cm3;厚度介于 0.5~ 4 um。
作为本发明一种降低碳化硅外延缺陷阻障层生长控制方法的进一步优选方案,所述高掺氮(n+ -SiC)碳化硅基底外延层氮掺杂浓度大于4E18/cm3,小于7E18/cm3;
所述高掺氮(n+ -SiC)碳化硅基底外延层的厚度介于 0.5~ 4 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1与(n-SiC)n型碳化硅外延层n2, 每层厚度介于 0.1~0.5 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1(103)的氮掺杂浓度介于7E18/cm3~1E19/cm3
所述(n-SiC)n型碳化硅外延层n2(104)的氮掺杂浓度介于7E17/cm3~1E18/cm3
本发明采用以上技术方案与现有技术相比,具有以下技术效果:
1、本发明一种降低碳化硅外延缺陷阻障层生长控制方法,在于加入不同掺杂浓度交互堆叠的掺杂调变缺陷阻障结构生长,缺陷阻障层的生长使晶体应力产生晶格扭曲位移改变了衬底垂直型位错的伯格向量,减低了垂直型位错往上延伸至外延层的驱动力;将表面缺陷数量有效控制在密度小于0.5/cm2以下,表面微坑洞(micro-pits)<1000个/wafer同时具备有较低的致命缺陷与表面微坑洞的优势;
2、本发明通过调控缺陷阻障层生长过程中的掺杂浓度与厚度比例,进一步终止位错的成长,降低外延层的缺陷数量,在成长外延层的过程中,一开始先堆叠本发明之缺陷阻障层,有效地阻挡衬底的垂直型位错往上延伸至外延层,有效降低外延层的缺陷数量提高外延层质量,在后续的器件应用上,减低因缺陷造成的电性不良率,进而提供器件产品的稳定度与性能表现;
3、本发明能有效的降低~50%外延层表面大型缺陷与内部缺陷的数量,提高外延层质量,在后续的器件应用上,减少因缺陷所导致的器件不良率,进而提供器件产品的稳定度与性能表现针对背景技术的不足提供一种降低碳化硅外延缺陷阻障层生长控制方法,其能同时降低表面致命缺陷与表面微坑洞的缺陷密度,生产出高质量的碳化硅外延层。
附图说明
图1是本发明硅甲烷与丙烷在腔体内的反应示意图;
图2是本发明开发的碳化硅外延结构的示意图;
图3(a)是本发明碳化硅外延片表面缺陷测试图;
图3(b)是传统的碳化硅外延片表面缺陷测试图;
图4(a) 是本发明碳化硅外延片表面微坑洞(micro-pits)测试图;
图4(b)传统的碳化硅外延片表面微坑洞(micro-pits)测试图;
图5是本发明六时碳化硅片表面缺陷检测统计示意图一;
图6是本发明六时碳化硅片外延层表面微坑洞(micro-pits)检测统计示意图一;
图7是本发明六时碳化硅片表面缺陷检测统计示意图二;
图8是本发明六时碳化硅片外延层表面微坑洞(micro-pits)检测统计示意图二;
图中标号具体如下:
10a-掺杂调变缺陷阻障结构;
10b-碳化硅缺陷阻障结构;
101-碳化硅衬底;
102-高掺氮(n+ -SiC)碳化硅基底外延层;
103-超高掺氮(n++-SiC)碳化硅外延层n1;
104-(n-SiC)n型碳化硅外延层n2;
105-碳化硅缓冲层;
106-碳化硅外延层。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明:
下面将结合附图及具体实施例对本发明作进一步地补充说明,应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。本领域的技术人员应该明白,在不脱离本发明上述技术思想的情况下,根据本领域的基础技术知识和手段,对本发明做出各种替换与变更,均应包含在本发明的保护范围之内。
如图2至图8所示,一种降低碳化硅外延缺陷阻障层生长控制方法,如图2所示,包含碳化硅外延层106、碳化硅衬底101,其特征在于:在碳化硅外延层106、碳化硅衬底101之间加入复合式的碳化硅缺陷阻障结构10b,用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量,减低了垂直型位错往上延伸至外延层的驱动力,并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数,降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度;
所述复合式的碳化硅缺陷阻障结构10b包含碳化硅缓冲层105和高掺氮(n+ -SiC)碳化硅基底外延层102,以及加在碳化硅缓冲层105和高掺氮(n+ -SiC)碳化硅基底外延层102之间的不同掺杂浓度交互堆叠的N层掺杂调变缺陷阻障结构10a。
所述N层掺杂调变缺陷阻障结构10a包含N组超高掺氮(n++-SiC)碳化硅外延层n1103 和(n-SiC)n型碳化硅外延层n2 104。
将表面缺陷数量有效控制在密度小于0.5/cm2以下,表面微坑洞(micro-pits)<1000个/wafer同时具备有较低的致命缺陷与表面微坑洞的优势。通过调控缺陷阻障层生长过程中的掺杂浓度与厚度比例,进一步终止位错的成长,降低外延层的缺陷数量。 在成长外延层的过程中,一开始先堆叠本发明之缺陷阻障结构,有效地阻挡衬底的垂直型位错往上延伸至外延层,有效降低外延层的缺陷数量提高外延层质量,在后续的器件应用上,减低因缺陷造成的电性不良率,进而提供器件产品的稳定度与性能表现。
具体包含如下步骤:
步骤1,在n型的碳化硅衬底上,在较高温度和碳硅比介于条件下,成长第一层,高掺氮(n+ -SiC)碳化硅基底外延层102;
步骤2,掺杂调变缺陷阻障结构10a位于高掺氮(n+ -SiC)碳化硅基底外延层102上方且成长温度拉高至摄氏度,其结构为两层氮掺杂浓度不同的碳化硅材料互相交叠成长数对;
步骤3,在掺杂调变缺陷阻障结构10a上成长厚度介于0.5~2um氮掺杂浓度介1-2E18/cm3碳化硅缓冲层105,搭配碳硅比例1~0.9,并将长速拉高到1.3~1.5倍;
步骤4,在碳化硅外延层106部分,在成长温度降至低于1620摄氏度,且碳硅比例1.0~1.9的成长条件下所成长的外延层。
图3(a)是本发明碳化硅外延片表面缺陷测试图;图3(b)是传统的碳化硅外延片表面缺陷测试图;由图3(a)和图3(b)可得表面致命缺陷由147降低至52个,有效地降低表面致命缺陷的数量。
图4(a) 是本发明碳化硅外延片表面微坑洞(micro-pits)测试图;
图4(b)传统的碳化硅外延片表面微坑洞(micro-pits)测试图;表面微坑洞由6314降为887有效地降低表面微坑洞缺陷。
如图2所示,本发明至少包括一层以上的高掺氮(n+ -SiC)碳化硅基底外延层102、二层以上的掺杂调变缺陷阻障结构 10a 相互堆叠 、一层以上的碳化硅缓冲层 105 。
高掺氮(n+ -SiC)碳化硅基底外延层 102的氮掺杂浓度大于碳化硅衬底 101 的氮掺杂浓度;
高掺氮(n+ -SiC)碳化硅基底外延层 102 的厚度>0.5um;
超高掺氮(n++-SiC)碳化硅外延层n1 103 的氮掺杂浓度高于高掺氮(n+ -SiC)碳化硅基底外延层的氮掺杂浓度;
(n-SiC)n型碳化硅外延层n2 104 的氮浓度低于碳化硅缓冲层的氮浓度。
所述碳化硅缓冲层(105)的氮掺杂浓度介于1E18/cm3~2E18/cm3;厚度介于 0.5~ 4um。
所述高掺氮(n+ -SiC)碳化硅基底外延层氮掺杂浓度大于4E18/cm3,小于7E18/cm3;
所述高掺氮(n+ -SiC)碳化硅基底外延层的厚度介于 0.5~ 4 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1与(n-SiC)n型碳化硅外延层n2, 每层厚度介于 0.1~0.5 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1(103)的氮掺杂浓度介于7E18/cm3~1E19/cm3
所述(n-SiC)n型碳化硅外延层n2(104)的氮掺杂浓度介于7E17/cm3~1E18/cm3
本技术能有效的降低~50%外延层表面大型缺陷与内部缺陷的数量,提高外延层质量,在后续的器件应用上,减少因缺陷所导致的器件不良率,进而提供器件产品的稳定度与性能表现。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。
以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。上面对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (7)

1.一种降低碳化硅外延缺陷阻障层生长控制方法,包含碳化硅外延层(106)、碳化硅衬底(101),其特征在于:在碳化硅外延层(106)、碳化硅衬底(101)之间加入复合式的碳化硅缺陷阻障层(10b),用于使晶体产生晶格扭曲位移改变了衬底垂直型位错的伯格向量,减低了垂直型位错往上延伸至外延层的驱动力,并透过调控高浓度氮掺杂缺陷阻障层的浓度与掺杂调变碳化硅层堆叠的层数,降低因垂直型位错造成的外延表面与内部堆叠错位的缺陷密度;
所述复合式的碳化硅缺陷阻障结构(10b)包含碳化硅缓冲层(105)和高掺氮(n+ -SiC)碳化硅基底外延层(102),以及加在碳化硅缓冲层(105)和高掺氮(n+ -SiC)碳化硅基底外延层(102)之间的不同掺杂浓度交互堆叠的N层掺杂调变缺陷阻障结构(10a)。
2.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:所述N层掺杂调变缺陷阻障结构(10a)包含N组超高掺氮(n++-SiC)碳化硅外延层n1(103)和(n-SiC)n型碳化硅外延层n2(104)。
3.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:
具体包含如下步骤:
步骤1,在n型的碳化硅衬底上,在较高温度和碳硅比介于1.2~1.0条件下,成长第一层,高掺氮(n+ -SiC)碳化硅基底外延层(102);
步骤2,掺杂调变缺陷阻障结构(10a)位于高掺氮(n+ -SiC)碳化硅基底外延层(102)上方且成长温度拉高至1680~1700摄氏度,其结构为两层氮掺杂浓度不同的碳化硅材料互相交叠成长数对;
步骤3,在掺杂调变缺陷阻障结构(10a)上成长厚度介于0.5~2um氮掺杂浓度介1-2E18/cm3碳化硅缓冲层(105),搭配碳硅比例1~0.9,并将长速拉高到1.3~1.5倍;
步骤4,在碳化硅外延层(106)部分,在成长温度降至低于1620摄氏度,且碳硅比例1.0~1.9的成长条件下所成长的外延层。
4.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:
至少包括一层以上的高掺氮(n+ -SiC)碳化硅基底外延层(102)、二层以上的掺杂调变缺陷阻障结构(10a)相互堆叠 、一层以上的碳化硅缓冲层(105)。
5.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:
高掺氮(n+ -SiC)碳化硅基底外延层(102)的氮掺杂浓度大于碳化硅衬底(101)的氮掺杂浓度;
高掺氮(n+ -SiC)碳化硅基底外延层(102)的厚度>0.5um;
超高掺氮(n++-SiC)碳化硅外延层n1(103)的氮掺杂浓度高于高掺氮(n+ -SiC)碳化硅基底外延层(102)的氮掺杂浓度;
(n-SiC)n型碳化硅外延层n2(104)的氮浓度低于碳化硅缓冲层(105)的氮浓度。
6.根据权利要求5所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:
所述碳化硅缓冲层(105)的氮掺杂浓度介于1E18/cm3~2E18/cm3;厚度介于 0.5~ 4 um。
7.根据权利要求1所述的一种降低碳化硅外延缺陷阻障层生长控制方法,其特征在于:
所述高掺氮(n+ -SiC)碳化硅基底外延层(102)氮掺杂浓度大于4E18/cm3,小于7E18/cm3;
所述高掺氮(n+ -SiC)碳化硅基底外延层(102)的厚度介于 0.5~ 4 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1(103)与(n-SiC)n型碳化硅外延层n2(104),每层厚度介于 0.1~0.5 um;
所述超高掺氮(n++-SiC)碳化硅外延层n1(103)的氮掺杂浓度介于7E18/cm3~1E19/cm3
所述(n-SiC)n型碳化硅外延层n2(104)的氮掺杂浓度介于7E17/cm3~1E18/cm3
CN202310335183.1A 2023-03-31 2023-03-31 一种降低碳化硅外延缺陷阻障层生长控制方法 Pending CN116805576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310335183.1A CN116805576A (zh) 2023-03-31 2023-03-31 一种降低碳化硅外延缺陷阻障层生长控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310335183.1A CN116805576A (zh) 2023-03-31 2023-03-31 一种降低碳化硅外延缺陷阻障层生长控制方法

Publications (1)

Publication Number Publication Date
CN116805576A true CN116805576A (zh) 2023-09-26

Family

ID=88079059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310335183.1A Pending CN116805576A (zh) 2023-03-31 2023-03-31 一种降低碳化硅外延缺陷阻障层生长控制方法

Country Status (1)

Country Link
CN (1) CN116805576A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289873A1 (en) * 2005-06-27 2006-12-28 Rowland Larry B Semiconductor devices and methods of making same
US20190106807A1 (en) * 2017-10-06 2019-04-11 Globalwafers Co., Ltd. Silicon carbide crystal and method for manufacturing the same
CN109786211A (zh) * 2017-11-14 2019-05-21 昭和电工株式会社 SiC外延晶片
CN114883175A (zh) * 2022-02-22 2022-08-09 南京百识电子科技有限公司 碳化硅外延层的缺陷阻障结构及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289873A1 (en) * 2005-06-27 2006-12-28 Rowland Larry B Semiconductor devices and methods of making same
US20190106807A1 (en) * 2017-10-06 2019-04-11 Globalwafers Co., Ltd. Silicon carbide crystal and method for manufacturing the same
CN109786211A (zh) * 2017-11-14 2019-05-21 昭和电工株式会社 SiC外延晶片
CN114883175A (zh) * 2022-02-22 2022-08-09 南京百识电子科技有限公司 碳化硅外延层的缺陷阻障结构及方法

Similar Documents

Publication Publication Date Title
EP3547349B1 (en) Method for reducing silicon carbide epitaxial basal plane dislocation density
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
KR102285498B1 (ko) 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법
WO2012144614A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
KR20120125315A (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
CN112670165B (zh) 一种碳化硅外延底层的生长方法
US9496345B2 (en) Semiconductor structure, semiconductor device, and method for producing semiconductor structure
US20240183063A1 (en) Method for sic step flow growth by regulating growth monmoers using chemical potential under non-equilibrium condition
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
JP4853364B2 (ja) SiC単結晶エピタキシャル薄膜の成長方法
US10964785B2 (en) SiC epitaxial wafer and manufacturing method of the same
CN112366130A (zh) 一种降低碳化硅外延材料缺陷密度的方法
US10858757B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
CN116805576A (zh) 一种降低碳化硅外延缺陷阻障层生长控制方法
CN116825620A (zh) 一种降低碳化硅外延片表面缺陷的方法
CN105006427A (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN114883175B (zh) 碳化硅外延层的缺陷阻障结构及方法
JP2006253617A (ja) SiC半導体およびその製造方法
CN113078205B (zh) 基于Al-N共掺的SiC外延结构及其制备方法
CN113089091A (zh) 氮化硼模板及其制备方法
CN103151247A (zh) 一种在r面蓝宝石衬底上制备非极性GaN薄膜方法
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶SiCデバイス
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20190026471A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN116516485A (zh) 一种变温度碳化硅外延方法及一种碳化硅外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination