JP7359399B1 - 半導体基板および半導体基板の製造方法 - Google Patents

半導体基板および半導体基板の製造方法 Download PDF

Info

Publication number
JP7359399B1
JP7359399B1 JP2022135772A JP2022135772A JP7359399B1 JP 7359399 B1 JP7359399 B1 JP 7359399B1 JP 2022135772 A JP2022135772 A JP 2022135772A JP 2022135772 A JP2022135772 A JP 2022135772A JP 7359399 B1 JP7359399 B1 JP 7359399B1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
specific element
bonding interface
damaged layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022135772A
Other languages
English (en)
Other versions
JP2024032220A (ja
Inventor
英次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sicoxs Corp
Original Assignee
Sicoxs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sicoxs Corp filed Critical Sicoxs Corp
Priority to JP2022135772A priority Critical patent/JP7359399B1/ja
Priority to PCT/JP2023/029247 priority patent/WO2024048239A1/ja
Application granted granted Critical
Publication of JP7359399B1 publication Critical patent/JP7359399B1/ja
Publication of JP2024032220A publication Critical patent/JP2024032220A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法を提供する。【解決手段】 半導体基板の製造方法であって、第1半導体基板の第1接合対象面または第2半導体基板の第2接合対象面にダメージ層を形成するダメージ層形成工程と、第1接合対象面または第2接合対象面に対して特定元素を導入する特定元素導入工程と、第1接合対象面と第2接合対象面とを接合し、接合界面を有する接合半導体基板を形成する接合工程と、接合半導体基板を熱処理する熱処理工程と、を備え、熱処理工程は、第1半導体基板または第2半導体基板に導入された特定元素を、ダメージ層に移動させる工程である、半導体基板の製造方法。【選択図】図1

Description

本発明は、半導体基板および半導体基板の製造方法に関し、特に、貼り合わせることにより2枚以上の基板が接合界面を介して接合している接合半導体基板において、接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法に関する。
接合半導体基板を製造する例として、SiC単結晶とSiC多結晶を貼り合せる技術が知られている。なお、関連する技術として、例えば特許文献1に開示された技術が知られている。
特許第6387375号公報
ただし、SiC単結晶とSiC多結晶を直接貼り合せると、接合界面の電気抵抗が高くなってしまう場合がある。すると、接合界面を横切るように電流経路が形成されるデバイスを作成する場合に、デバイス特性に影響が及ぼされるため、好ましくない。
そこで、上記の課題を解決するべく、本発明は、接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の半導体基板の製造方法は、第1半導体基板と、第2半導体基板と、を備える半導体基板の製造方法であって、前記第1半導体基板の第1接合対象面または前記第2半導体基板の第2接合対象面にダメージ層を形成するダメージ層形成工程と、前記第1接合対象面または前記第2接合対象面に対して特定元素を導入する特定元素導入工程と、前記ダメージ層形成工程後、かつ前記特定元素導入工程後、前記第1接合対象面と前記第2接合対象面とを接合し、接合界面を有する接合半導体基板を形成する接合工程と、前記接合半導体基板を熱処理する熱処理工程と、を備え、前記熱処理工程は、前記第1半導体基板または前記第2半導体基板に導入された前記特定元素を、前記第1半導体基板の前記ダメージ層または前記第2半導体基板の前記ダメージ層に移動させる工程であり、前記第1半導体基板および前記第2半導体基板がN型半導体の場合には、前記特定元素として5価元素を使用し、前記第1半導体基板および前記第2半導体基板がP型半導体の場合には、前記特定元素として3価元素を使用する、半導体基板の製造方法である。
前記第1半導体基板および前記第2半導体基板は、シリコンカーバイト(SiC)、シリコン(Si)、炭素(C)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)、ダイヤモンドのうちの何れかであってもよい。
前記ダメージ層形成工程後に前記特定元素導入工程を行ってもよく、または前記特定元素導入工程後に前記ダメージ層形成工程を行ってもよい。
前記ダメージ層には、シリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れかが存在してもよい。
前記ダメージ層形成工程は、前記第1接合対象面または前記第2接合対象面に対してイオン注入、中性元素注入、プラズマ照射の少なくとも何れか1つの処理を行うことで前記ダメージ層を形成する工程であってもよい。
前記特定元素導入工程は、前記第1接合対象面または前記第2接合対象面に対してイオン注入、中性元素注入、プラズマドーピング、熱拡散の少なくとも何れか1つの処理を行うことで前記特定元素を導入する工程であってもよい。
前記特定元素は、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つであってもよい。
前記熱処理工程における熱処理温度は、1100℃~2200℃であってもよい。
本発明の半導体基板の製造方法は、前記ダメージ層形成工程後、かつ前記特定元素導入工程後であって、前記接合工程前に、前記第1接合対象面または前記第2接合対象面にアルゴンビームを照射する照射工程を備えてもよい。
本発明の半導体基板の製造方法は、前記第1半導体基板がSiC多結晶基板かつ前記第2半導体基板がSiC単結晶基板、前記第1半導体基板がSi基板かつ前記第2半導体基板がSi基板、前記第1半導体基板がガリウムナイトライド(GaN)基板かつ前記第2半導体基板がガリウムナイトライド(GaN)基板、前記第1半導体基板がガリウムオキサイド(Ga)基板かつ前記第2半導体基板がガリウムオキサイド(Ga)基板、または前記第1半導体基板がダイヤモンド基板かつ前記第2半導体基板がダイヤモンド基板であり、前記ダメージ層形成工程前、かつ前記特定元素導入工程前に、前記第2接合対象面に対して水素イオンを注入する水素イオン注入工程を備えてもよい。
本発明の半導体基板の製造方法は、前記接合工程後、かつ前記熱処理工程前に、前記剥離工程時に形成される微小気泡層を剥離面として前記第2半導体基板を剥離する剥離工程を備えてもよい。
また、上記の課題を解決するため、本発明の半導体基板は、第1半導体基板と、前記第1半導体基板と接合界面を介して接合している第2半導体基板と、を備える半導体基板であって、前記接合界面または前記接合界面から15nm近傍までの領域において特定元素の濃度が最も濃い、半導体基板である。
前記接合界面における前記特定元素の濃度が1.0×1019atoms/cm~2.0×1020atoms/cmであってもよい。
前記特定元素は、前記接合界面または前記接合界面から15nm近傍までの領域と、前記接合界面から40nm~60nm離れた領域において濃度が濃くてもよい。
前記第1半導体基板および前記第2半導体基板は、シリコンカーバイト(SiC)、シリコン(Si)、炭素(C)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)のうちの何れかであってもよい。
本発明の半導体基板は、前記接合界面または前記接合界面から15nm近傍までの領域においてダメージ層を備えてもよく、前記ダメージ層には、シリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れかが存在してもよい。
前記特定元素は、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つであってもよい。
本発明の半導体基板は、前記第1半導体基板がSiC多結晶基板であり、前記第2半導体基板がSiC単結晶基板であり、前記接合界面におけるリンの濃度が1.0×1019atoms/cm~2.0×1020atoms/cmであり、前記接合界面における抵抗が検出されない半導体基板であってもよい。
本発明であれば、接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法を提供することができる。
本発明の半導体基板の製造方法の一例を示すフロー図である。 本発明の半導体基板の一例を示す斜視図である。 本発明における第2半導体基板の側面模式図である。 本発明における第2半導体基板の側面模式図である。 本発明における照射工程の一例を示す説明図である。 本発明の半導体基板の一例を示す側面模式図である。 本発明の半導体基板の一例を示す側面模式図である。 剥離工程後と熱処理工程後の接合界面および接合界面近傍のリン濃度プロファイルを示すグラフである。 電導機構モデルを示す図である。 接合界面における界面抵抗の発生の有無を検証した結果を説明する図である。
本明細書では、半導体基板および半導体基板の製造方法を開示する。この半導体基板は、半導体層の表面ともう一つの半導体層の表面とを接合して、接合界面を有する半導体基板を生成し、その後の熱処理によって半導体層の特定元素をダメージ層に移動させることを特徴とする。
半導体基板同士を直接に接合させると、バンドオフセットや界面電荷により電位障壁が発生するため界面抵抗が高くなる。このため、接合近傍にn型ドーパントの特定元素を導入して、電位障壁を電子がトンネリングすることにより、この界面抵抗を抑制することができる。
以下、図面を参照しつつ、本発明の実施形態の一例について説明する。
[半導体基板]
半導体基板は、第1半導体基板と、第2半導体基板を備える。第1半導体基板と第2半導体基板は、接合界面を介して接合している。
<半導体基板の構成>
図2は、本発明の半導体基板の一例を示す斜視図である。本発明の半導体基板10は、接合半導体基板であり、例えばオリエンテーションフラットを備えた略円盤状に形成されている。半導体基板10は、第1半導体基板の一例である支持基板11と、第2半導体基板の一例である単結晶基板13とを備えており、単結晶基板13は支持基板11に貼り合わされている。
単結晶基板13は、例えば、化合物半導体(例:シリコンカーバイト(SiC)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)や単元素半導体(例:シリコン(Si)、炭素(C))のうちの何れかであってもよい。これらの元素は、半導体デバイス作製に使用可能な半導体材料である。
支持基板11には、各種の材料を用いることができる。支持基板11は、単結晶基板13に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板11は、単結晶基板13との熱膨張率の差が小さい材料であることが好ましい。例えば、支持基板11には、シリコンカーバイト(SiC)、シリコン(Si)、炭素(C)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)、サファイア(Al)、石英(SiO)等を用いることが可能である。
支持基板11に多結晶SiCを使用する場合には、様々なポリタイプや面方位のSiC結晶が混在していても良い。様々なポリタイプや面方位が混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板11を製造するコストを低減させることが可能となる。
支持基板11の厚さTT1は、後工程の加工に耐えることができる機械的強度が得られるように定めればよい。厚さTT1は、例えば、支持基板11の直径が150(mm)である場合には、350(μm)程度であってもよい。
図8は、剥離工程後と熱処理工程後の接合界面および接合界面近傍のリン濃度プロファイルを示すグラフである。これらの工程の詳細は後述するが、図8のX軸は0を半導体基板10の支持基板11と単結晶基板13との接合界面とし、上下方向に付された点線より右側が支持基板11であり、接合界面である0からの距離を深さとして示している。支持基板11としては多結晶SiC、単結晶基板13としては4H-SiCを使用している。また、同点線より左側が単結晶基板13であり、同様に接合界面である0からの距離を深さとして示している。また、Y軸は特定元素の一例であるリンの濃度を示している。すなわち、接合半導体基板において、接合界面からどの深さにおいてどれだけのリンが存在しているかを図8では示している。
図8における実線で示すグラフが、本発明の一例の半導体基板におけるリン濃度を示している。このグラフから、接合界面から15nmの領域においてリン濃度が最も濃く、接合界面におけるリン濃度が8×1019/cmであり、接合界面から15nmの領域と、接合界面から50nm離れた領域においてリン濃度が濃いことがわかる。
図10は、接合界面における界面抵抗の発生の有無を検証した結果を説明する図である。詳細は後述するが、図10には図8の直線グラフの結果を示すために用いた半導体基板10を用いて特性ON抵抗を測定した結果が示されており、「Pイオン注入あり」の結果がこれに相当する。「Pイオン注入なし」は、後述する特定元素導入工程を実施しない既存品の半導体基板を用いてON抵抗を測定した結果である。両結果を比べると、「Pイオン注入なし」で認められる接合界面における抵抗が「Pイオン注入あり」では検出されておらず、接合界面における界面抵抗の発生を防止することができたことがわかる。
図8、10の結果より、接合界面から15nmの領域においてリン濃度が最も濃く、接合界面におけるリン濃度が8×1019/cmであり、接合界面から15nmの領域と、接合界面から50nm離れた領域においてリン濃度が濃い半導体基板10は、接合界面における界面抵抗が発生しないこととなる。
なお、図8、10は所定の半導体基板10であって特定元素としてリンを用いた場合の結果にすぎず、本発明の半導体基板はこの結果に限定されない。
すなわち、本発明の半導体基板は、接合界面または接合界面から15nm近傍までの領域において特定元素の濃度が最も濃い、半導体基板である。このように接合界面から近い領域において特定元素の濃度が最も濃いことにより、接合界面における界面抵抗の発生を防止することができる。接合界面から15nm近傍より離れた領域において特定元素の濃度が最も濃い場合には、接合界面に対する特定元素の影響が小さいことで、接合界面における界面抵抗の発生を防止出来ないおそれがある。
また、本発明の半導体基板は、接合界面における特定元素の濃度が1.0×1019atoms/cm~2.0×1020atoms/cmであることが好ましい。かかる濃度が1.0×1019atoms/cm未満の場合には、特定元素の濃度が薄いことで、接合界面における界面抵抗の発生を防止出来ないおそれがある。また、かかる濃度が2.0×1020atoms/cmであれば、接合界面における界面抵抗の発生を十分に防止出来る。
また、本発明の半導体基板において、特定元素は、接合界面または接合界面から15nm近傍までの領域と、接合界面から40nm~60nm離れた領域において濃度が濃い場合がある。
より具体的には、図8、10に示す結果に基づき、本発明の半導体基板は、第1半導体基板がSiC多結晶基板であり、第2半導体基板がSiC単結晶基板であり、接合界面におけるリンの濃度が1.0×1019atoms/cm~2.0×1020atoms/cmであり、接合界面における抵抗が検出されない、半導体基板である。
なお、特定元素としては、リンに限定されず、ドーパントとして用いられる3価元素や5価元素が挙げられる。例えば、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つが挙げられる。
また、本発明の半導体基板は、接合界面または接合界面から15nm近傍までの領域において後述するダメージ層を備え、ダメージ層には、シリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れかが存在する場合がある。なお、半導体基板におけるダメージ層の有無は、透過型電子顕微鏡(TEM,Transmission Electron Microscope)により分析可能であり、TEMで結晶性(非晶質化の度合いや結晶欠陥の発生の有無)を確認することでダメージ層の分析をすることが出来る。
[半導体基板の製造方法]
次に、本発明の第1半導体基板と、第2半導体基板と、を備える半導体基板の製造方法の一例として、第1半導体基板である支持基板11が多結晶SiCであり、第2半導体基板である単結晶基板13が単結晶4H-SiCである半導体基板10の製造方法について説明する。ここでは、図1に示すフロー図等を用いて、水素原子のアブレーションによる単結晶基板13の剥離技術を用いて半導体基板10の製造を実施する場合について説明する。
まず、支持基板11および単結晶基板13を準備する。支持基板11および単結晶基板13は、接合対象面が既に平坦化されているものを入手することができる。平坦化は、研削や切削によって行われてもよいし、CMP法によって行われてもよい。
〈水素イオン注入工程(ステップS0)〉
図1のステップS0において、単結晶基板13の接合対象面13aから水素イオンを注入する、水素イオン注入工程が行われる。単結晶基板13に水素イオンを注入すると、水素イオンは入射エネルギーに応じた深さまで到達し、高濃度に分布する。これにより、図3の側面模式図に示すように、接合対象面13aから所定深さに、点線で示す水素注入層15が形成される。例えば、接合対象面13aから深さ0.6μm程度の位置に水素注入層15が形成される。
なお、水素イオン注入工程は、本発明において必須の工程ではなく、水素イオン注入後の基板を購入する等により入手して、それから本発明を実施してもよい。例えば、第1半導体基板がSiC多結晶基板かつ第2半導体基板がSiC単結晶基板、または第1半導体基板がSi基板かつ第2半導体基板がSi基板である場合に採用することのできる工程である。なお、水素イオン注入工程は、後述するダメージ層形成工程前かつ特定元素導入工程前に行ってもよいし、ダメージ層形成工程後かつ特定元素導入工程後に行ってもよい工程である。
〈ダメージ層形成工程(ステップS1)〉
本工程は、第1半導体基板の第1接合対象面または第2半導体基板の第2接合対象面にダメージ層を形成する工程である。すなわち、接合対象面11aまたは接合対象面13aにダメージ層を形成する工程であり、接合対象面11aおよび接合対象面13aの両方にダメージ層を形成してもよい。
図1では、ステップS1において、単結晶基板13の接合対象面13aにダメージ層の形成が行われる。ダメージ層は、結晶構造が変化した層であればよい。ここで、「結晶構造が変化した層」の態様には、様々な態様が含まれる。例えば、大量の結晶欠陥が発生したことで、結晶構造が変化した層が挙げられる。
また、「結晶構造が変化した層」の態様には、結晶構造自体を、特定元素の導入前とは異なる構造に変化させる態様が含まれる。また、単結晶基板13を非晶質化させる態様が含まれる。また、SiC以外の化合物を形成する態様が含まれる。また、何かしらの元素を析出させる態様が含まれる。なお、これらの態様は一例である。これら以外の態様を除外するものではない。
ダメージ層の形成には、イオン注入機を用いたイオン注入を採用することが好ましい。イオン注入機によって、接合対象面13aの表面より内側へイオンを注入することで、ダメージ層を効果的に形成することができる。また、イオン注入機においては、注入の深さ等を加速電圧やドーズ量等により容易に制御することが可能である。注入するイオンの元素は、例えばシリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)が挙げられる。
本発明の実施形態の一例として、ダメージ層の形成に用いるイオンの元素としてアルゴン(Ar)を用いる場合を挙げると、具体的にはイオン注入機に単結晶基板13を設置し、単結晶基板13の表面13aにイオン注入を用いてアルゴン(Ar)を注入する。イオン注入の条件としては、例えば、ドーズ量1014~1016atoms/cm、加速電圧0.1~70kVである。イオン注入では、イオン濃度が単結晶基板13の表面で最大となるように制御してもよい。イオン注入後は、図4の模式図に示すように、単結晶基板13の表層に、ダメージ層12が形成される。なお、イオン注入でArを注入すると結晶性が崩れて非晶質に変化し、この変化はTEMで確認することができる。
このようなダメージ層を形成することで、後述するように、熱処理工程で特定元素が基板内を移動しやすくなる。
〈特定元素導入工程(ステップS2)〉
本工程は、第1接合対象面または第2接合対象面に対して特定元素を導入する工程である。すなわち、接合対象面11aまたは接合対象面13aに特定元素を導入する工程であり、接合対象面11aおよび接合対象面13aの両方に特定元素を導入してもよい。
図1では、ステップS2において、特定元素の導入工程が行われる。特定元素は、基板がSiCの場合にはSiやCと結合できる元素であることが好ましい。本実施例では、特定元素としてリン(P)を用いる場合を、以下に説明する。イオン注入を用いて、単結晶基板13の表面13aからダメージ層12を含む深い領域にリン(P)を導入する。これにより、図4の模式図に示すように、単結晶基板13の表層に、ドーピング層13bが形成される。
なお、第1半導体基板および第2半導体基板がN型半導体の場合には、特定元素として5価元素を使用し、第1半導体基板および第2半導体基板がP型半導体の場合には、特定元素として3価元素を使用する。
〈照射工程(ステップS3)〉
本工程は、ダメージ層形成工程後、かつ特定元素導入工程後であって、接合工程前に、第1接合対象面または第2接合対象面にアルゴンビームを照射する工程である。すなわち、接合対象面11aまたは接合対象面13aにアルゴンビームを照射する工程であり、接合対象面11aおよび接合対象面13aの両方にアルゴンビームを照射してもよい。
図1のステップS3において、照射工程が行われる。図5に示すように、単結晶基板13と支持基板11を、チャンバー101内にセットする。次に、単結晶基板13と支持基板11との相対位置の位置合わせを行う。位置合わせは、後述する接合工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー101内を真空状態にする。チャンバー101内の真空度は、例えば、1×10-4~1×10-6Pa程度であってもよい。
次に、支持基板11の接合対象面11aおよび単結晶基板13の接合対象面13aにファースト・アトミック・ビームガン(FABガン)102を用いて、アルゴン(Ar)の中性元素ビームを照射する。アルゴン(Ar)の中性元素ビームは、接合対象面11aの全面および接合対象面13aの全面に均一に照射される。これにより、接合対象面11aおよび接合対象面13aの酸化膜や吸着層を除去して結合手を表出させることができる。この状態を活性状態と呼ぶ。また照射工程は真空中での処理であるため、接合対象面11aおよび接合対象面13aは、酸化等されず活性状態を保持することができる。
なお、照射工程は必須の工程ではなく、後述する接合工程により2つの基板を接合して接合半導体基板を問題なく形成することができれば、省略することができる工程である。照射工程は、原子または分子を表面に衝突させることで、スパッタリング現象により表面の酸化物や吸着層を除去する工程であるが、この工程に替えて、反応性ガスにより表面の汚染物と化学反応させてエッチングで除去する工程が考えられ、また、昇華しやすい吸着物であれば、単純に熱や光を加えることで昇華により吸着物を除去可能である。照射工程に替えてこれらの工程により、接合対象面の酸化膜や吸着層を除去して結合手を表出させることができる。
〈接合工程(ステップS4)〉
本工程は、ダメージ層形成工程後、かつ特定元素導入工程後、第1接合対象面と第2接合対象面とを接合し、接合界面を有する接合半導体基板を形成する工程である。
図1のステップS4において、接合工程が行われる。接合工程では、支持基板11の接合対象面11aと単結晶基板13の接合対象面13aとを、チャンバー101内で、真空中で接触させる。活性状態の接合対象面11aと接合対象面13aに存在する結合手同士が結びつき、支持基板11と単結晶基板13とを接合することができる。これにより、図6の模式図に示すように、支持基板11と単結晶基板13とが接合した構造が形成される。
〈剥離工程(ステップS5)〉
本工程は、接合工程後かつ熱処理工程前の剥離工程時に熱が加わることによって、水素注入層15に微小気泡層が形成され、その微小気泡層を剥離面として第2半導体基板を剥離する工程である。すなわち、単結晶基板13にある微小気泡層が形成された水素注入層15を剥離面として単結晶基板13が剥離される。
図1のステップS5において、剥離工程が行われる。具体的には、互いに接合された支持基板11および単結晶基板13を800℃程度以上に加熱する。剥離の雰囲気は、アルゴン(Ar)や窒素(N)等の不活性ガス、真空の少なくとも何れか1つの雰囲気であってもよい。剥離は、ラピッド・サーマル・アニーリング(RTA)や、ファーネス炉を用いて実行されてもよい。これにより、単結晶基板13を、水素注入層15で分離させることができる。よって図7の模式図に示すように、支持基板11上に、ドーピング層13bを介して、例えば0.6μmの厚さの薄い単結晶基板13を接合した構造を形成することができる。
〈熱処理工程(ステップS6)〉
本工程は、接合半導体基板を熱処理する工程であり、第1半導体基板または第2半導体基板に導入された特定元素を、第1半導体基板のダメージ層または第2半導体基板のダメージ層に移動させる工程である。
図1のステップS6において、熱処理工程が行われる。熱処理工程では、支持基板11、ドーピング層13bおよび単結晶基板13を熱処理する。熱処理温度は、好ましくは、導入されたリンが活性化する温度がよく、1100℃~2200℃(好ましくは1700℃程度)に加熱してもよい。熱処理の雰囲気は、アルゴン(Ar)や窒素(N)等の不活性ガス、真空の少なくとも何れか1つの雰囲気であってもよい。熱処理工程は、剥離工程が行われた炉内で行われても良い。これにより、ドーピング層13bに存在していたリンが、支持基板11と単結晶基板13との接合界面近傍のダメージ層12に移動する。
<リンのダメージ層への移動>
ステップS6の熱処理工程で、ドーピング層13bに存在していたリンが接合界面近傍のダメージ層12に移動することについて図8を用いて説明する。測定基板は、本明細書に記載の接合方法により接合された、4H-SiCの単結晶基板13および多結晶SiCの支持基板11である。ステップS5の剥離工程後であってステップS6の熱処理工程前のリン濃度プロファイルと、ステップS6の熱処理工程後のリン濃度プロファイルをSIMS分析により測定した。図8において、縦軸はリン濃度(atoms/cm)である。横軸は、単結晶基板13と支持基板11の界面近傍の深さ(nm)で、深さ0nmが支持基板11と単結晶基板13との接合界面である。
ステップS5の剥離工程後とステップS6の熱処理工程後のリン濃度のピーク位置を比較すると、明らかにステップS6の1700℃の熱処理によってリンが接合界面近傍に移動しており、その結果、熱処理工程前は1つの濃度ピークであったものが、接合界面近傍のダメージ層12とドーピング層13bで2つの濃度ピークとなっていることがわかる。
図8中の丸は、ダメージ層12でない単結晶基板13内のリン濃度分布を示す。この濃度分布によると、熱処理工程の前後におけるリン濃度分布の変化は認められないことから、1700℃の熱処理でも単結晶基板13内における接合界面からは離れる方向へのリンの拡散は起こっておらず、基板が加熱されたことに起因する単純な熱拡散現象でリンが接合界面近傍に移動しているわけではないことがわかる。すなわち、熱処理工程により、接合界面近傍のダメージ層12にリンが移動して、ゲッタリングされたと考えられる。
ダメージ層の形成、特定元素の導入および熱処理工程を行わない場合、単結晶基板13と支持基板11の接合界面には、エネルギー障壁が形成される。ただし、ダメージ層の形成、特定元素の導入および熱処理工程を行うことにより、接合界面近傍にN型ドーパントのリンが移動することで、エネルギー障壁の幅を小さくすることができる。これにより、トンネル効果を得ることができるため、接合界面の界面抵抗を低下させることができる。
本明細書に開示されている技術により得られる効果を、別の側面から説明する。支持基板11と単結晶基板13との接合界面に非オーミックの電気特性が発生してしまう原因としては、支持基板11と単結晶基板13という半導体基板同士の禁制帯電位幅の差によるものが挙げられる。図9に示すように、量子力学的には、電位障壁が存在しているものと考えられる。図9の事例では、支持基板11がn型の3C面方位が主体のSiC多結晶であり、禁制帯電位幅は2.2Vである場合を示している。また、単結晶基板13が4H面方位のSiC単結晶であり、禁制帯電位幅が3.2Vである場合を示している。4Hと3Cの禁制帯電位幅の差や、接合界面に存在するアルゴン照射により発生する準位や、接合界面の不整合などにより、接合界面およびその近傍領域では、このような電位障壁が発生すると考えられる。そして本発明によれば、n型高濃度キャリアであるリンを接合界面近傍に移動させることができる。これにより、トンネル現象を誘発させて非オーミック特性の改善を生み出すことができる。
図8、9の結果より、ダメージ層の形成および特定元素の導入は、単結晶基板13のみならず、支持基板11に対しても行うことで、単結晶基板13と支持基板11の接合界面におけるエネルギー障壁の幅をさらに小さくすることができることは、明らかである。
すなわち、本発明におけるダメージ層形成工程は、第1接合対象面および第2接合対象面にダメージ層を形成する工程であることが好ましい。また、本発明における特定元素導入工程は、第1接合対象面および第2接合対象面に対して特定元素を導入する工程であることが好ましい。
<効果>
本発明では、半導体層の表面ともう一つの半導体層の表面とを接合して、接合界面を有する半導体基板を生成し、その後の熱処理によって半導体層の特定元素をダメージ層に移動させる。これにより、接合界面の電位障壁を電子がトンネリングすることにより、界面抵抗を小さくすることができる。
接合対象面13aに導入する元素として、リンのような取扱いが困難な元素を用いると、製造コストが増加してしまう場合がある。製造装置から発生するガスの無毒化処理や、製造装置の定期クリーニング頻度を高める必要が出てくるためである。そこで本発明では、過剰に導入する元素として、リンに代えて窒素を用いることができる。窒素は、リン等に比して取扱いが容易であるため、製造コストを抑制することが可能となる。
<変形例>
以上、本発明の一実施形態について詳細に説明したが、これらは例示に過ぎず、本発明の範囲を限定するものではない。例えば以下に説明するように、本発明には、以上に例示した具体例を様々に変形、変更したものが含まれる。
ダメージ層の形成に使用する元素は、シリコン(Si)であってもよい。この場合、接合界面の元素の組成比は、シリコンの割合が炭素よりも多くなる。この場合、界面は、シリコンリッチなSiCで構成されるとも言える。例えば、シリコンの組成比が、50~60atomic%の範囲となる。界面は、シリコンが非常に高濃度に存在している状態になるため、SiCの結晶構造を維持することができず、結晶構造がSiCから変化してしまう。すなわち界面は、炭素およびシリコンを含んだ複合材料で構成される。界面では、結晶欠陥が非常に多いダメージ層が形成できる。
ダメージ層形成に使用する元素は、炭素(C)であってもよい。この場合、界面の元素の組成比は、炭素の割合がシリコンよりも多くなる。この場合、界面は、炭素リッチなSiCで構成されるとも言える。例えば、炭素の組成比が、50~60atomic%の範囲となる。この場合においても、前述の通り、結晶構造がSiCから変化してしまう。すなわち界面は、炭素およびシリコンを含んだ複合材料のダメージ層が形成できる。
ダメージ層形成に使用する元素は、キャリアになりにくい元素であって、ダメージ形成する効力が高い元素であってもよい。例えば、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)などの希ガスや水素(H)の少なくとも何れか1つであってもよい。
ダメージ層形成に使用する元素は、キャリアになりやすい元素であって、ダメージ形成する効力が高い元素であってもよい。例えば、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つであってもよい。
ステップS1で説明したダメージ層形成工程では、様々な形成方法が使用可能である。例えば、照射させたい特定元素ガスをイオン化して基板へ照射する、プラズマ照射を用いてもよい。また、中性元素注入を用いてもよい。
また、特定元素は、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つであってもよい。これらの元素は、SiC中でn型またはp型ドーパントとなって電子または正孔のキャリアを発生させる効力が高い元素である。
また、照射工程(ステップS3)において、キャリアを発生させる特定元素のイオンを照射してもよい。本発明では、照射工程において、窒素やリンなどのイオンをさらに照射してもよい。
なお、照射工程では、窒素を照射することが好ましい。これにより、支持基板11および単結晶基板13の接合対象面を活性化する処理を、窒素やリンなどを支持基板11および単結晶基板13に導入する処理としても機能させることができる。したがって、特定元素の導入工程(ステップS2)を省略することができるため、工程数の削減を図ることが可能となる。また、接合対象面を活性化するために用いる装置は、FABガンに限られず、イオンガン等の各種の装置を用いることが可能である。
ダメージ層形成工程および特定元素導入工程では、マスク材を介してイオン注入しても良い。マスク材には、シリコン酸化膜、シリコン窒化膜、レジストの少なくとも何れか1つであってもよい。
ステップS1で説明したダメージ層形成工程およびステップS2で説明した特定元素導入工程では、単結晶基板13のみにダメージ層形成および特定元素を導入する場合を説明したが、この態様に限られない。単結晶基板13および支持基板11の両方にダメージ層形成および特定元素を導入してもよいし、支持基板11のみにダメージ層形成および特定元素を導入してもよい。例えば、支持基板11が、低抵抗化処理が行われている多結晶SiCである場合には、n型キャリアとなる特定元素の支持基板11の接合対象面への打ち込みを省略することができる。低抵抗化処理が行われている多結晶SiCの一例としては、特定元素が予め導入された多結晶SiCを用いることが挙げられる。
ダメージ層形成工程と、特定元素導入工程とは、その前後の順番を入れ替えても良い。例えば、単結晶基板13に特定元素としてリンを導入し、次に、単結晶基板13にアルゴンをイオン注入して、ダメージ層12を単結晶基板13の接合対象面に形成することも可能である。
すなわち、本発明では、ダメージ層形成工程後に特定元素導入工程を行ってもよく、または特定元素導入工程後にダメージ層形成工程を行ってもよい。
また、特定元素導入工程は、剥離工程(ステップS5)の後に行ってもよい。例えば、イオン注入により特定元素としてリンイオンを、単結晶層表面13から内部へ注入すればよい。その際には、接合界面近傍でリンが最大となるように、加速エネルギーや入射角度などの各種のパラメータを設定すればよい。例えば、加速エネルギーを変化させて複数回打ち込みを行う多段打ち込みを用いることで、リン濃度が接合界面近傍で最大となるように制御してもよい。
支持基板11や単結晶基板13にキャリアを発生させる特定元素は、特定元素導入工程によって導入する形態に限られない。特定元素が予め導入された支持基板11および単結晶基板13を用いることで、特定元素導入工程を省略してもよい。本実施形態では、窒素やリンなどが高濃度にドープされたn型の支持基板11および単結晶基板13を用いればよい。また、基板に予めドープされる特定元素の濃度は、特定元素導入工程で導入する、接合界面における特定元素濃度以上とすればよい。本実施形態では、窒素またはリンが1×1019/cm以上ドープされた、n型の支持基板11や単結晶基板13を用いればよい。
なお、本発明では、特定元素導入工程を省略せずに行ってもよく、例えば、ダメージ層形成工程前に、特定元素が導入されていない第1半導体基板の第1接合対象面、または特定元素が導入されていない第2半導体基板の第2接合対象面に対して特定元素を導入する特定元素導入工程を備えてもよい。
特定元素導入工程(ステップS2)で使用される方法は、イオン注入、中性元素注入、プラズマドーピングで可能であるが、それ以外に熱拡散法を用いることができる。熱拡散法は、支持基板11や単結晶基板13の周りにリンなどの特定元素を高濃度に存在させた上で加熱するという原理を有する。従って、支持基板11や単結晶基板13の表面において、リン等の特定元素濃度を最大にすることができる。また、イオン打ち込み法を用いる場合に比して、特定元素の濃度プロファイルの幅を狭くすることができる。これにより、トンネル効果により通り抜けることができる電位障壁の幅(数ナノメートル程度)に対応した幅を有する、特定元素の濃度プロファイルを形成することが可能となる。なお、特定元素を導入する半導体材料がSiCである場合に、SiCは不純物の熱拡散係数が非常に小さいため、1100℃程度以上の高温で熱拡散を行う熱処理工程を行うことが好ましい。これにより、トンネル効果を発現させうる数ナノメートル程度の拡散を行うことができる。
また、本発明では、剥離工程(ステップS5)と熱処理工程(ステップS6)を統合することも可能である。具体的には、剥離工程において、特定元素がダメージ層に移動する温度より高い温度で加熱を行えばよい。これにより、工程数の削減を図ることが可能となる。
また、本発明では、熱処理工程(ステップS6)の後に、必要な厚さの単結晶層を単結晶基板13上にエピタキシャル成長させてもよい。このエピタキシャル層が、各種の素子の形成領域となる。各種素子の形成のために必要なエピタキシャル層の厚さは、SiCの場合は概ね5μm以上である。
また、単結晶基板13にSiCを使用する場合は、4H-SiCの単結晶に限られない。3C-SiCや6H-SiCなど、様々なポリタイプの単結晶SiCを単結晶基板13として用いることができる。また、支持基板11にSiCの多結晶を使用する場合は、3C-SiCの多結晶に限られない。様々なポリタイプの多結晶SiCを用いることが可能である。
以下に、本発明の実施例を示してさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
本実施例では、単結晶基板13としてSiC単結晶基板を用い、支持基板11としてSiC多結晶基板を用い、これらを接合して半導体基板10を製造した。そして、製造した半導体基板10を使用し、図8に示すリン濃度および図10に示す界面抵抗の測定を行った。
[実施例1]
〈半導体基板10の製造〉
単結晶基板13として、昇華法によって作製された、直径寸法が6インチの4H-SiC単結晶基板を用いた。また、支持基板11として、化学的気相蒸着法によりSiC多結晶を成膜して得た、直径寸法が6インチの3C-SiC多結晶基板を用いた。まず、ダメージ層形成工程の前に、単結晶基板13と支持基板11の接合対象面11a、13aに対して、鏡面研磨加工および洗浄を行った。
(水素イオン注入工程 S0)
単結晶基板13の接合対象面13aに対して、水素イオンを接合対象面13aから深さ0.6μm程度の位置に注入し、水素注入層15を形成した。この水素注入層15は、水素イオン注入時に非晶質化が進み、その後の剥離工程S5で加わった熱により微小気泡が形成されて剥離する。
(ダメージ層形成工程 S1)
本実施例では、ダメージ層形成工程S1として、単結晶基板13の表面13aに、イオン注入機を用いてアルゴンを照射した。その注入条件は、例えば、ドーズ量1014~1016atoms/cm、加速電圧0.1~70kVである。
(特定元素導入工程 S2)
イオン注入機を用いて、単結晶基板13の表面13aからリンイオンを注入し、ドーピング層13bを形成した。その時の表面13aのリン濃度は8×1019/cmであった。
(照射工程 S3)
まず、接合対象面11a、13aに対し、鏡面研磨加工および洗浄を行った。次に、接合対象面11aおよび接合対象面13aにアルゴンビームを照射した。
具体的には図5に示すように、単結晶基板13と支持基板11を、チャンバー101内にセットし、単結晶基板13と支持基板11との相対位置の位置合わせを行った。次に、チャンバー101内を真空度が1×10-4~1×10-6Paとなるように真空状態とした。
次に、支持基板11の接合対象面11aおよび単結晶基板13の接合対象面13aにFABガン102を用いて、アルゴンの中性元素ビームを照射した。アルゴンの中性元素ビームは、接合対象面11aの全面および接合対象面13aの全面に均一に照射した。
(接合工程 S4)
照射工程後、活性化させた支持基板11の接合対象面11aと単結晶基板13の接合対象面13aとを、チャンバー101内で、真空状態を維持したままで接触させ、さらに加圧して、支持基板11と単結晶基板13との接合基板を得た。
(剥離工程 S5)
ファーネス炉を用いて、窒素ガスを充満させた不活性雰囲気下において接合基板を加熱し、単結晶基板13を、水素注入層15で分離して、0.6μmの厚さの薄い単結晶基板13を接合した接合基板を形成した。
(熱処理工程 S6)
剥離工程後、ファーネス炉内においてアルゴンガスを充満させた不活性雰囲気下において1700℃で接合基板を加熱し、半導体基板10を得た。
〈半導体基板10の評価〉
(リン濃度の測定)
二次イオン質量分析(SIMS)により、製造した熱処理工程後の半導体基板10のリン濃度を測定した。また、比較として、熱処理工程前であって剥離工程後の接合基板についても、同様にリン濃度を測定した。結果を図8に示す。
図8のX軸は0を半導体基板10の支持基板11と単結晶基板13との接合界面とし、上下方向に付された点線より右側が支持基板11であり、接合界面である0からの距離を深さとして示している。また、同点線より左側が単結晶基板13であり、同様に接合界面である0からの距離を深さとして示している。また、Y軸は特定元素の一例であるリンの濃度を示している。すなわち、接合半導体基板において、接合界面からどの深さにおいてどれだけのリンが存在しているかを図8では示している。
図8における実線で示すグラフが、半導体基板10におけるリン濃度を示しており、点線で示すグラフが、剥離工程後の接合基板のリン濃度を示している。実線で示すグラフから、半導体基板10において、接合界面から15nmの領域においてリン濃度が最も濃く、接合界面におけるリン濃度が8×1019/cmであり、接合界面から15nmの領域と、接合界面から50nm離れた領域においてリン濃度が濃いことがわかる。
また、点線で示すグラフでは接合界面から約30nmの領域においてリン濃度が最も濃くなっていることから、熱処理工程によってリンが接合界面へ移動したことがわかる。さらに、図8の丸で囲んだ領域は、ダメージ層が形成されていない領域であり、点線のグラフと実線のグラフではリンの濃度がほとんど変わらないことから、ダメージ層を形成することでダメージ層にあるリンが接合界面へ移動しやすくなることがわかる。
(界面抵抗の測定)
図10に、今回試作した特性ON抵抗測定TEG断面図を示す。この断面図の表面電極として、Ti膜の上にAl膜を堆積した後パターニングで電極を形成した。転写層は単結晶基板13であり、多結晶支持基板は支持基板11であり、裏面電極はTi膜である。
作成したTEGの特性ON抵抗を、半導体パラメータ・アナライザ(アジレント社製)を用いて測定した。また、比較として特定元素導入工程を実施せずにリンイオンを注入しなかった他は、実施例と同様に製造した半導体基板を用いて、同様に製造したTEGの特性ON抵抗も、同様に測定した。その結果を図10に示す。
図10の上の図が、特性ON抵抗のリンイオン注入依存性、左下の図がリンイオン注入あり(実施例)の電流-電圧特性、右下の図がリンイオン注入なし(比較例)の電流-電圧特性の結果である。リンイオン注入なしの比較例では、電流-電圧特性が直性ではなく、非対称であり、その電圧もリンイオン注入ありの実施例に比べて2桁高くなっている。これが「リンイオン注入なし」で認められる接合界面における抵抗を示している。一方、「リンイオン注入あり」では直線的なオーミック特性となっている。「リンイオン注入あり」で見られる抵抗は、貼り合せ基板自体の抵抗であり、界面抵抗は無視できるぐらい小さい値である。つまり、界面抵抗が基板抵抗よりもずっと小さくなるため、基板抵抗しか測定できない結果となった。すなわち、「リンイオン注入なし」で認められる接合界面における抵抗が「リンイオン注入あり」では検出されておらず、接合界面における界面抵抗の発生を防止することができたことがわかる。
図8、10の結果より、接合界面から15nmの領域においてリン濃度が最も濃く、接合界面におけるリン濃度が8×1019/cmであり、接合界面から15nmの領域と、接合界面から50nm離れた領域においてリン濃度が濃い半導体基板10は、接合界面における界面抵抗が発生しないことがわかる。
(まとめ)
以上より、本発明であれば、接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法を提供できるため、産業上有用である。
10:半導体基板、11:支持基板、11a:接合対象面、12:ダメージ層、13:単結晶基板、13a:接合対象面、13b:ドーピング層、15:水素注入層、101:チャンバー、102:FABガン

Claims (17)

  1. 第1半導体基板と、第2半導体基板と、を備える半導体基板の製造方法であって、
    前記第1半導体基板の第1接合対象面または前記第2半導体基板の第2接合対象面にダメージ層を形成するダメージ層形成工程と、
    前記第1接合対象面または前記第2接合対象面に対して特定元素を導入する特定元素導入工程と、
    前記ダメージ層形成工程後、かつ前記特定元素導入工程後、前記第1接合対象面と前記第2接合対象面とを接合し、接合界面を有する接合半導体基板を形成する接合工程と、
    前記接合半導体基板を熱処理する熱処理工程と、を備え、
    前記熱処理工程は、前記第1半導体基板または前記第2半導体基板に導入された前記特定元素を、前記第1半導体基板の前記ダメージ層または前記第2半導体基板の前記ダメージ層に移動させる工程であり、
    前記第1半導体基板および前記第2半導体基板がN型半導体の場合には、前記特定元素として5価元素を使用し、
    前記第1半導体基板および前記第2半導体基板がP型半導体の場合には、前記特定元素として3価元素を使用する、
    半導体基板の製造方法。
  2. 前記第1半導体基板および前記第2半導体基板は、シリコンカーバイト(SiC)、シリコン(Si)、炭素(C)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)、ダイヤモンドのうちの何れかである、請求項1に記載の半導体基板の製造方法。
  3. 前記ダメージ層形成工程後に前記特定元素導入工程を行う、または前記特定元素導入工程後に前記ダメージ層形成工程を行う、請求項1または2に記載の半導体基板の製造方法。
  4. 前記ダメージ層には、シリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れかが存在する、請求項1に記載の半導体基板の製造方法。
  5. 前記ダメージ層形成工程は、前記第1接合対象面または前記第2接合対象面に対してイオン注入、中性元素注入、プラズマ照射の少なくとも何れか1つの処理を行うことで前記ダメージ層を形成する工程である、請求項1に記載の半導体基板の製造方法。
  6. 前記特定元素導入工程は、前記第1接合対象面または前記第2接合対象面に対してイオン注入、中性元素注入、プラズマドーピング、熱拡散の少なくとも何れか1つの処理を行うことで前記特定元素を導入する工程である、請求項1に記載の半導体基板の製造方法。
  7. 前記特定元素は、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つである、請求項1に記載の半導体基板の製造方法。
  8. 前記熱処理工程における熱処理温度は、1100℃~2200℃である、請求項1に記載の半導体基板の製造方法。
  9. 前記ダメージ層形成工程後、かつ前記特定元素導入工程後であって、前記接合工程前に、前記第1接合対象面または前記第2接合対象面にアルゴンビームを照射する照射工程を備える、請求項1に記載の半導体基板の製造方法。
  10. 前記第1半導体基板がSiC多結晶基板かつ前記第2半導体基板がSiC単結晶基板、前記第1半導体基板がSi基板かつ前記第2半導体基板がSi基板、前記第1半導体基板がガリウムナイトライド(GaN)基板かつ前記第2半導体基板がガリウムナイトライド(GaN)基板、前記第1半導体基板がガリウムオキサイド(Ga)基板かつ前記第2半導体基板がガリウムオキサイド(Ga)基板、または前記第1半導体基板がダイヤモンド基板かつ前記第2半導体基板がダイヤモンド基板であり、
    前記ダメージ層形成工程前、かつ前記特定元素導入工程前に、前記第2接合対象面に対して水素イオンを注入する水素イオン注入工程を備える、請求項1に記載の半導体基板の製造方法。
  11. 前記接合工程後、かつ前記熱処理工程前に、微小気泡層を剥離面として前記第2半導体基板を剥離する剥離工程を備える、請求項10に記載の半導体基板の製造方法。
  12. 第1半導体基板と、前記第1半導体基板と接合界面を介して接合している第2半導体基板と、を備える半導体基板であって、
    前記接合界面または前記接合界面から15nm近傍までの領域において特定元素の濃度が最も濃
    前記特定元素は、前記接合界面または前記接合界面から15nm近傍までの領域と、前記接合界面から40nm~60nm離れた領域において濃度が濃い、半導体基板。
  13. 前記接合界面における前記特定元素の濃度が1×1019atoms/cm~2.0×1020atoms/cmである、請求項12に記載の半導体基板。
  14. 前記第1半導体基板および前記第2半導体基板は、シリコンカーバイト(SiC)、シリコン(Si)、炭素(C)、ガリウムナイトライド(GaN)、アルミナイトライド(AlN)、ガリウムオキサイド(Ga)のうちの何れかである、請求項12に記載の半導体基板。
  15. 前記接合界面または前記接合界面から15nm近傍までの領域においてダメージ層を備え、
    前記ダメージ層には、シリコン(Si)、炭素(C)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れかが存在する、請求項12に記載の半導体基板。
  16. 前記特定元素は、窒素(N)、リン(P)、ボロン(B)、アルミニウム(Al)の少なくとも何れか1つである、請求項12に記載の半導体基板。
  17. 前記第1半導体基板がSiC多結晶基板であり、
    前記第2半導体基板がSiC単結晶基板であり、
    前記接合界面におけるリンの濃度が1×1019atoms/cm~2.0×1020atoms/cmである、請求項12に記載の半導体基板。
JP2022135772A 2022-08-29 2022-08-29 半導体基板および半導体基板の製造方法 Active JP7359399B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022135772A JP7359399B1 (ja) 2022-08-29 2022-08-29 半導体基板および半導体基板の製造方法
PCT/JP2023/029247 WO2024048239A1 (ja) 2022-08-29 2023-08-10 半導体基板および半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022135772A JP7359399B1 (ja) 2022-08-29 2022-08-29 半導体基板および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP7359399B1 true JP7359399B1 (ja) 2023-10-11
JP2024032220A JP2024032220A (ja) 2024-03-12

Family

ID=88242178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022135772A Active JP7359399B1 (ja) 2022-08-29 2022-08-29 半導体基板および半導体基板の製造方法

Country Status (2)

Country Link
JP (1) JP7359399B1 (ja)
WO (1) WO2024048239A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
JP2018014372A (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
JP2018014372A (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板

Also Published As

Publication number Publication date
JP2024032220A (ja) 2024-03-12
WO2024048239A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
EP3168862B1 (en) Semiconductor substrate and semiconductor substrate production method
US7718519B2 (en) Method for manufacturing silicon carbide semiconductor element
CN109478495B (zh) 半导体基板
US7462540B2 (en) Silicon carbide semiconductor device and process for producing the same
US8367510B2 (en) Process for producing silicon carbide semiconductor device
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
CN115692181A (zh) 在碳化硅(SiC)衬底上制造欧姆接触的方法
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP7359399B1 (ja) 半導体基板および半導体基板の製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
TW202416346A (zh) 半導體基板及半導體基板之製造方法
WO2024128021A1 (ja) 半導体基板および半導体基板の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP2003347235A (ja) 半導体装置の製造方法
JPH05238880A (ja) エピタキシャル成長方法
JP2020004989A (ja) シリコン接合ウェーハ
JP2024086297A (ja) 半導体基板および半導体基板の製造方法
JPH11307467A (ja) 炭化けい素半導体素子の製造方法
Howlader et al. Bonding of p-Si/n-InP wafers through surface activated bonding method at room temperature
JP2023068782A (ja) 半導体基板とその製造方法
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
JP2023138469A (ja) 4h-sic物質と直接コンタクトする3c-sic層を形成するために4h-sic物質のウエハを処理するプロセス
JP2003092270A (ja) 化合物半導体の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7359399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150