TW202416346A - 半導體基板及半導體基板之製造方法 - Google Patents

半導體基板及半導體基板之製造方法 Download PDF

Info

Publication number
TW202416346A
TW202416346A TW112129701A TW112129701A TW202416346A TW 202416346 A TW202416346 A TW 202416346A TW 112129701 A TW112129701 A TW 112129701A TW 112129701 A TW112129701 A TW 112129701A TW 202416346 A TW202416346 A TW 202416346A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
substrate
bonding
aforementioned
specific element
Prior art date
Application number
TW112129701A
Other languages
English (en)
Inventor
內田英次
Original Assignee
日商希克斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商希克斯股份有限公司 filed Critical 日商希克斯股份有限公司
Publication of TW202416346A publication Critical patent/TW202416346A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明之課題係提供能夠防止接合界面的界面電阻的產生的半導體基板及半導體基板的製造方法。 作為解決手段，半導體基板之製造方法係具備在第1半導體基板之第1接合對象面或第2半導體基板的第2接合對象面中的至少任一者形成損傷層的損傷層形成工程，和對第1接合對象面或第2接合對象面中至少任一者，導入特定元素的特定元素導入工程，和將第1接合對象面和第2接合對象面接合，形成具有接合界面的接合半導體基板的接合工程，和對接合半導體基板進行熱處理的熱處理工程；熱處理工程係使導入到第1半導體基板或第2半導體基板中至少一者的特定元素，移動到損傷層的工程的半導體基板之製造方法。

Description

半導體基板及半導體基板之製造方法
本發明係關於半導體基板及半導體基板之製造方法，尤其有關於在經由貼合而將2枚以上的基板隔著接合界面接合的接合半導體基板中，能夠防止接合界面的界面電阻的產生的半導體基板及半導體基板之製造方法。
作為製造接合半導體基板的例子，已知有將SiC單結晶和SiC多結晶貼合的科技。又，作為相關技術，例如已知有專利文獻1中揭示的技術。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特許第6387375號公報
[發明欲解決之課題]
惟，將SiC單結晶和SiC多結晶直接貼合時，則有接合界面的電阻(界面電阻)變高的情形。結果，在製作以橫跨接合界面的方式形成電流路徑的裝置時，會影響裝置特性之故，並不喜好。
在此，為了解决上述課題，本發明係提供能夠防止接合界面的界面電阻的產生的半導體基板及半導體基板的製造方法為目的。 [為解決課題之手段]
為了解决上述課題，本發明之半導體基板之製造方法係具備第1半導體基板、和第2半導體基板的半導體基板之製造方法中，具備在前述第1半導體基板之第1接合對象面或前述第2半導體基板的第2接合對象面中的至少任一者形成損傷層的損傷層形成工程，和對前述第1接合對象面或前述第2接合對象面中至少任一者，導入特定元素的特定元素導入工程，和在前述損傷層形成工程後，且前述特定元素導入工程後，將前述第1接合對象面和前述第2接合對象面接合，形成具有接合界面的接合半導體基板的接合工程，和對前述接合半導體基板進行熱處理的熱處理工程；前述熱處理工程係使導入到前述第1半導體基板或前述第2半導體基板中至少一者的前述特定元素，移動到前述第1半導體基板的前述損傷層或前述第2半導體基板的前述損傷層的工程，在前述第1半導體基板及前述第2半導體基板為N型半導體的情況下，作為前述特定元素使用5價元素，在前述第1半導體基板及前述第2半導體基板為P型半導體的情況下，作為前述特定元素使用3價元素的半導體基板之製造方法。
前述第1半導體基板及前述第2半導體基板係可為碳化矽(SiC)、矽(Si)、碳(C)、氮化鎵(GaN)、氮化鋁(AlN)、鎵氧化物(Ga 2O 3)及金剛石中的任一者。
可在前述損傷層形成工程後進行前述特定元素導入工程，或亦可在前述特定元素導入工程後進行前述損傷層形成工程。
在前述損傷層中，可存在矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)之至少一者。
前述損傷層形成工程係也可為經由對前述第1接合對象面或前述第2接合對象面中的至少一者進行離子植入、中性元素植入、電漿照射中的至少1個處理，來形成前述損傷層的工程。
前述特定元素導入工程係亦可為經由對前述第1接合對象面或前述第2接合對象面中的至少一者進行離子植入、中性元素植入、電漿摻雜、熱擴散中的至少1個處理，來導入前述特定元素的工程。
前述特定元素係可為氮(N)、磷(P)、硼(B)、及鋁(Al)之至少1者。
前述熱處理工程之熱處理溫度係可為1100℃~2200℃。
本發明的半導體基板之製造方法係亦也可具備：在前述損傷層形成工程後，且在前述特定元素導入工程後，在上述接合工程前，對前述第1接合對象面或前述第2接合對象面中的至少任一者，照射氬束的照射工程。
本發明之半導體基板之製造方法係具備前述第1半導體基板為SiC多結晶基板且前述第2半導體基板為SiC單結晶基板、前述第1半導體基板為Si基板且前述第2半導體基板為Si基板、前述第1半導體基板為氮化鋁(GaN)基板且前述第2半導體基板為氮化鋁(GaN)基板、前述第1半導體基板為鎵氧化物(Ga 2O 3)基板且前述第2半導體基板為鎵氧化物(Ga 2O 3)基板、或前述第1半導體基板為鑽石基板且前述第2半導體基板為鑽石基板，在前述損傷層形成工程前，且前述特定元素導入工程前，對前述第2接合對象面，植入氫離子的氫離子植入工程亦可。
本發明的半導體基板之製造方法係亦可具備在前述接合工程後，且前述熱處理工程前，將微小氣泡層作為剝離面，而剝離前述第2半導體基板的剝離工程。
又，為了解决上述課題，本發明的半導體基板係具備第1半導體基板、和隔著前述第1半導體基板與接合界面接合的第2半導體基板的半導體基板中，前述半導體基板中的特定元素的濃度係在前述接合界面或從前述接合界面到15nm附近的至少任一領域中為最濃的半導體基板。
前述接合界面的前述特定元素的濃度可為1.0×10 19atoms/cm 3~2.0×10 20atoms/cm 3。
前述半導體基板中的前述特定元素係可在與前述接合界面或從前述接合界面到15nm附近的領域中的至少任一者、和離前述接合界面40nm~60nm的領域中，濃度較濃。
前述第1半導體基板及前述第2半導體基板係可為碳化矽(SiC)、矽(Si)、碳(C)、氮化鎵(GaN)、氮化鋁(AlN)、鎵氧化物(Ga 2O 3)及金剛石中的任一者。
本發明之半導體基板係可在前述接合界面或從前述接合界面到15nm附近的領域中的至少任一者，具備損傷層，在前述損傷層中，可存在矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)之至少一者。
前述特定元素係可為氮(N)、磷(P)、硼(B)、及鋁(Al)之至少1者。
本發明之半導體基板係可為前述第1半導體基板為SiC多結晶基板，前述第2半導體基板為SiC單結晶基板，前述接合界面之磷之濃度為1.0×10 19atoms/cm 3~2.0×10 20atoms/cm 3的半導體基板。 [發明效果]
本發明係提供能夠防止接合界面的界面電阻的產生的半導體基板及半導體基板的製造方法。
本說明書中，揭示半導體基板及半導體基板之製造方法。此半導體基板係將半導體層的表面和另一個半導體層的表面接合，生成具有接合界面的半導體基板，經由之後的熱處理，使半導體層的特定元素向損傷層移動為特徵。
將半導體基板彼此直接接合，則由於頻帶偏移或界面電荷而產生電位障壁之故，界面電阻變高。為此，經由在接合附近導入n型摻雜物的特定元素，電子對電位障壁進行隧道化，能夠抑制該界面電阻。
以下，參照圖面，對於本發明之實施形態之一例加以說明。
[半導體基板] 半導體基板係具備第1半導體基板、和第2半導體基板。第1半導體基板和第2半導體基板係經由接合界面接合。
＜半導體基板之構成＞ 圖2係顯示本發明之半導體基板之一例之斜視圖。本發明的半導體基板10係接合半導體基板，例如形成為具備定向平面的略圓盤狀。半導體基板10係具備作為第1半導體基板的一例的支持基板11、和作為第2半導體基板的一例的單結晶基板13，單結晶基板13係貼合在支持基板11上。
單結晶基板13係可為例如化合物半導體(例：碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(AlN)、鎵氧化物(Ga 2O 3)或單元素半導體(例：矽(Si)、碳(C))及金剛石中的任一者。此等元素係可使用在半導體裝置製作的半導體材料。
於支持基板11中，可使用各種之材料。支持基板11係對適用於單結晶基板13的各種熱程序具有耐性為佳。又，支持基板11係與單結晶基板13的熱膨脹率之差小的材料為佳。例如，支持基板11係可使用碳化矽(SiC)、矽(Si)、碳(C)、氮化鎵(GaN）、氮化鋁(AlN)、氧化鎵(Ga 2O 3)、藍寶石(Al 2O 3)、石英(SiO 2)及金剛石等。
在支持基板11使用多結晶SiC的情況下，亦可混合有各種各樣的晶型或面方位的SiC結晶。各種各樣的晶型或面方位混合存在的多結晶SiC係由於能夠在不進行嚴格的溫度控制的情況下製造之故，能夠降低製造支持基板11的成本。
支持基板11的厚度TT1係只要確定為能夠得到能夠承受後工程的加工的機械性強度即可。厚度TT1係例如，支持基板11之直徑為150(mm)的情況下，可為350(μm)程度。
圖8係顯示剝離工程後和熱處理工程後的接合界面以及接合界面附近的磷濃度分佈的圖表。此等工程的詳細情況雖如後述，圖8的X軸係將0表示為半導體基板10的支持基板11與單結晶基板13的接合界面，在上下方向上附加的虛線的右側表示為支持基板11，將從作為接合界面的0的距離表示為從接合界面11的支持基板的深度。作為支持基板11係使用多結晶SiC，作為單結晶基板13係使用4H-SiC。另外，較前述虛線左側為單結晶基板13，與支持基板11的情形同樣，將從作為接合界面的0的距離表示為從接合界面的單結晶基板13的深度。又，Y軸係表示作為特定元素的一例的磷的濃度。即，在圖8中，在接合半導體基板中，表示從接合界面在哪個深度存在有多少磷。
圖8中的實線所示的圖表係表示本發明的一例半導體基板中的磷濃度。根據該圖表，在距接合界面15nm領域中磷濃度最濃，接合界面中的磷濃度為8×10 19/cm 3，可知在距接合界面15nm的領域、和距接合界面50nm的領域中磷濃度濃。
圖11~13係說明驗證接合界面之有無界面電阻產生的結果圖。詳細情況則後述，圖11~13表示使用為了表示圖8的直線圖表的結果而使用的半導體基板10測定特性ON電阻的結果，「有P離子植入」的結果則相當於此。「無P離子植入」係使用不實施後述的特定元素導入工程的現有品的半導體基板，測定ON電阻的結果。比較兩結果可知，在「有P離子植入」中未檢測到在「無P離子植入」中觀察到的接合界面處的電阻，能夠防止接合界面處的界面電阻的產生。
根據圖8、11~13結果，在距接合界面15nm的領域中磷濃度最濃，接合界面中的磷濃度為8×10 19/cm 3且距接合界面15nm的領域、和距接合界面50nm的領域中磷濃度高的半導體基板10不會在接合界面處產生界面電阻。
另外，圖8、11~13係只是在特定的半導體基板10中使用磷作為特定元素時的結果，本發明的半導體基板係並不限定於該結果。
即，本發明的半導體基板係在接合界面或從接合界面到15nm附近的領域中的至少任一者特定元素的濃度最濃的半導體基板。如此，經由在接近接合界面的領域中，使特定元素的濃度最濃，由此能夠防止接合界面處的界面電阻的產生。在遠離接合界面15nm附近的領域中特定元素的濃度最濃的情況下，由於特定元素對接合界面的影響小，有無法防止接合界面處的界面電阻的產生之疑慮。
又，本發明的半導體基板係接合界面的前述特定元素的濃度為1.0×10 19atoms/cm 3~2.0×10 20atoms/cm 3為佳。相關濃度為不足1.0×10 19atoms/cm 3的情況下，由於特定元素的濃度薄，有無法防止接合界面處的界面電阻的產生之疑慮。另外，相關濃度為2.0×10 20atoms/cm 3之情況下，則能夠充分防止接合界面處的界面電阻的產生。
又，在本發明的半導體基板中，特定元素係有在從接合界面或接合界面到15nm附近的領域中的至少任一者、和從接合界面離開40nm~60nm的領域中濃度較濃之情形。
更具體而言，根據圖8、11~13所示結果，本發明的半導體基板的第1半導體基板為SiC多結晶基板，第2半導體基板為SiC單結晶基板，接合界面上的磷的濃度為1.0×10 19atoms/cm 3~2.0×10 20atoms/cm 3，為未檢測到接合界面處的電阻的半導體基板。
然而，作為特定元素，不限於磷，可列舉作為摻雜物使用的3價元素或5價元素。例如，可列舉氮(N)、磷(P)、硼(B)、及鋁(Al)之至少1者。
又，本發明之半導體基板係有在前述接合界面或從前述接合界面到15nm附近的領域中的至少任一者，具備損傷層，在前述損傷層中，有存在矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)之至少一者之情形。然而，半導體基板中的損傷層的有無係可經由透過型電子顯微鏡(TEM，Transmission Electron Microscope)進行分析，經由用TEM確認結晶性(非晶質化的程度或結晶缺陷的產生的有無)，可以進行損傷層的分析。
[半導體基板之製造方法] 接著，作為具備本發明的第1半導體基板、和第2半導體基板的半導體基板之製造方法的一例，對作為第1半導體基板的支持基板11為多結晶SiC、作為第2半導體基板的單結晶基板13為單晶4H-SiC的半導體基板10的製造方法進行說明。在此，使用圖1所示的流程圖等，對利用氫原子的燒蝕的單結晶基板13的剝離技術，實施半導體基板10的製造的情況進行說明。
首先，準備支持基板11及單結晶基板13。支持基板11和單結晶基板13係可得到接合對象面已為平坦化的基板。平坦化係可經由研削或切削進行，亦可經由CMP法進行。
〈氫離子植入工程(步驟S0)〉 在圖1的步驟S0中，進行從單結晶基板13的接合對象面13a植入氫離子的氫離子植入工程。當向單結晶基板13植入氫離子時，氫離子係到達與入射能量對應的深度，高濃度地分佈。由此，如圖3的側面模式圖所示，從接合對象面13a以特定深度形成虛線所示的氫植入層15。例如，在距離接合對象面13a深度0.6μm程度的位置，形成氫植入層15。
然而，氫離子植入工程係非本發明中必須的工程，也可經由購買氫離子植入後的基板等獲得，然後實施本發明。例如，在第1半導體基板為SiC多結晶基板、第2半導體基板為SiC單結晶基板、或者第1半導體基板為Si基板且第2半導體基板為Si基板的情況下，可採用的工程。另外，氫離子植入工程係可在後述的損傷層形成工程前且特定元素導入工程前進行，亦可在損傷層形成工程後且特定元素導入工程後進行。
〈損傷層形成工程(步驟S1)〉 本工程係在前述第1半導體基板之第1接合對象面或前述第2半導體基板的第2接合對象面中的至少任一者，形成損傷層的工程，即，在接合對象面11a或接合對象面13a上形成損傷層的工程，亦可在接合對象面11a和接合對象面13a兩者上形成損傷層。
在圖1中，在步驟S1中，在單結晶基板13的接合對象面13a上形成損傷層。損傷層係只要係結晶構造變化的層即可。在此，「結晶構造變化的層」的形態係包括各種形態。例如，經由產生大量的結晶缺陷，可列舉結晶構造變化的層。
在此，「結晶構造變化的層」的形態中，包含將結晶構造本身改變為與引入特定元素之前不同的構造的形態。又，包含使單結晶基板13非晶質化的形態。又，還包含形成SiC以外的化合物的形態。又，包含析出某種元素的形態。然而，此等形態僅為一例。不排除此等以外的形態。
損傷層的形成係採用使用離子植入機的離子植入為佳。經由離子植入機，將離子植入接合對象面13a的表面的內側，能夠有效地形成損傷層。又，在離子植入機中，能夠經由加速電壓或摻離量等容易地控制植入的深度等。植入之離子元素係例如可列舉矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)。
作為本發明的實施形態的一例，舉出使用氬(Ar)作為損傷層的形成中使用的離子的元素的情況，具體而言，在離子植入機上設置單結晶基板13，在單結晶基板13的表面13a上使用離子植入，植入氬(Ar)。作為離子植入的條件，例如為摻雜量10 14~10 16atoms/cm 2、加速電壓0.1~70kV。在離子植入中，亦可控制離子濃度在單結晶基板13的表面達到最大。離子植入後，如圖4的模式圖所示，在單結晶基板13的表層，形成損傷層12。然而，如果以離子植入，植入Ar時，則結晶性崩潰而變成非晶質，該變化可經由TEM(透過式電子顯微鏡)確認。
經由形成如此的損傷層，如後所述，在熱處理工程中特定元素容易在基板內移動。
〈特定元素導入工程(步驟S2)〉 本工程係對第1接合對象面或第2接合對象面中的至少任一者，導入特定元素的工程。即，在接合對象面11a或接合對象面13a導入特定元素的工程，亦可在接合對象面11a及接合對象面13a雙方導入特定元素。
在圖1中，在步驟S2中進行特定元素的導入工程。特定元素係在基板為SiC的情況下，能夠與Si或C結合的元素為佳。本實施例中，將作為特定元素，使用磷(P)之情形，說明如下。使用離子植入，在從單結晶基板13之表面13a，至含損傷層12之領域，導入磷(P)。由此，如圖4的模式圖所示，在單結晶基板13的表層，形成摻雜層13b。
然而，在第1半導體基板及第2半導體基板為N型半導體的情況下，作為特定元素使用5價元素，在第1半導體基板及第2半導體基板為P型半導體的情況下，作為特定元素使用3價元素。
〈照射工程(步驟S3)〉 本工程係在損傷層形成工程後、且在特定元素導入工程後、接合工程前對第1接合對象面或第2接合對象面中的至少任一者，照射氬束的工程。即，對接合對象面11a或接合對象面13a照射氬束的工程，亦可對接合對象面11a及接合對象面13a雙方照射氬束。
在圖1的步驟S3中，進行照射工程。如圖5所示，將單結晶基板13和支持基板11，設置在處理室101內。接著，進行單結晶基板13和支持基板11的相對位置的對位。對位係以在後述的接合工程中，兩基板能夠以正確的位置關係接觸的方式進行。接著，使處理室101內成為真空狀態。處理室101內之真空度係例如1×10 -4~1×10 -6Pa程度為佳。
接著，使用快效原子束槍(FAB槍)102對支持基板11的接合對象面11a及單結晶基板13的接合對象面13a，照射氬(Ar)的中性元素束。氬(Ar)的中性元素束係均勻地照射接合對象面11a的整面及接合對象面13a的整面。由此，能夠除去接合對象面11a及接合對象面13a的氧化膜或吸附層而使結合掌露出。將除去氧化膜或吸附層而露出結合掌的狀態稱為活性狀態。又，由於照射工程係真空中的處理之故，接合對象面11a及接合對象面13a係不被氧化等而能夠保持活性狀態。
又，照射工程係非必須的工程，如果能夠經由後述的接合工程接合2個基板而無問題地形成接合半導體基板，則可省略的工程。照射工程雖經由使原子或分子與表面碰撞，經由濺鍍現象除去表面氧化物或吸附層的工程，代替該工程，可考慮利用反應性氣體與表面的污染物進行化學反應，經由蝕刻除去的工程，或，只要是容易昇華的吸附物，經由單純地添加熱或光，藉由昇華除去吸附物。代替照射工程，經由此等工程，可以除去接合對象面的氧化膜或吸附層，使結合掌露出。
〈接合工程(步驟S4)〉 本工程係在損傷層形成工程後、並且在特定元素導入工程後，將第1接合對象面和第2接合對象面接合，形成具有接合界面的接合半導體基板的工程。
在圖1的步驟S4中，進行接合工程。在接合工程中，使支持基板11的接合對象面11a和單結晶基板13的接合對象面13a，在處理室101內在真空中接觸。活性狀態的接合對象面11a和存在於接合對象面13a的結合掌彼此結合，能夠接合支持基板11和單結晶基板13。由此，如圖6的模式圖所示，形成支持基板11與單結晶基板13接合的構造。
〈剝離工程(步驟S5)〉 本工程係經由在接合工程後且熱處理工程前的剝離工程時施加熱，在氫植入層15上形成微小氣泡層，將該微小氣泡層作為剝離面而剝離第2半導體基板的工程。即，將在單結晶基板13上形成有微小氣泡層的氫植入層15作為剝離面而剝離單結晶基板13。
在圖1的步驟S5中，進行剝離工程。具體而言，將相互接合的支持基板11及單結晶基板13，加熱至800℃程度以上。剝離的環境係可為氬氣(Ar)或氮(N)等非活性氣體、真空中的至少任1個環境。剝離係亦可使用快速熱退火(RTA)或加熱爐來執行。由此，能夠利用氫植入層15使單結晶基板13分離。因此，如圖7模式圖所示，在支持基板11上隔著摻雜層13b，例如可形成接合0.6μm厚的薄單結晶基板13構造。
〈熱處理工程(步驟S6)〉 本工程係對接合半導體基板進行熱處理的工程，係使導入到第1半導體基板或第2半導體基板的特定元素，移動到第1半導體基板的損傷層或第2半導體基板的損傷層的工程。
在圖1的步驟S6中，進行熱處理工程。在熱處理工程中，對支持基板11、摻雜層13b及單結晶基板13進行熱處理。熱處理溫度係較佳為導入的磷被活性化的溫度，亦可加熱到1100℃~2200℃(較佳為1700℃程度)。熱處理的環境係可為氬氣(Ar)或氮(N)等非活性氣體、真空中的至少任1個環境。熱處理工程係亦可在進行剝離工程的爐內進行。由此，存在於摻雜層13b中的磷向支持基板11與單結晶基板13的接合界面附近的損傷層12移動。
＜磷向損傷層的移動＞ 在步驟S6的熱處理工程中，使用圖8說明摻雜層13b中存在的磷向接合界面附近的損傷層12移動。測定基板係經由本說明書所記載的接合方法接合的4H-SiC的單結晶基板13及多結晶SiC的支持基板11。將步驟S5的剝離工程後步驟S6的熱處理工程前的磷濃度分佈，和步驟S6的熱處理工程後的磷濃度分佈，經由SIMS分析測定。圖8中，縱軸係磷濃度(atoms/cm 3)。橫軸係單結晶基板13和支持基板11之界面附近之深度(nm)、深度0nm為支持基板11和單結晶基板13之接合界面。
比較步驟S5剝離工程後和步驟S6的熱處理工程後的磷濃度的尖峰值位置，明顯地，經由步驟S6的1700℃的熱處理，磷移動到接合界面附近，其結果，熱處理工程前為1個濃度尖峰值，在接合界面附近的損傷層12和摻雜層13b處形成2個濃度尖峰。
圖8中之圓係顯示非、損傷層12之單結晶基板13內之磷濃度分布。根據該濃度分佈，由於未確認到熱處理工程前後磷濃度分佈的變化之故，即使在1700℃的熱處理中，也不會發生磷向遠離單結晶基板13內的接合界面的方向的擴散，可看出非由於基板被加熱而引起的單純的熱擴散現象，使磷移動到接合界面附近。即，認為經由熱處理工程，磷移動到接合界面附近的損傷層12而被吸雜。
在不進行損傷層的形成，特定元素的導入及熱處理工程的情況下，在單結晶基板13與支持基板11的接合界面，形成能量障壁。惟是，經由進行損傷層的形成、特定元素的導入以及熱處理工程，N型摻雜物的磷向接合界面附近移動，從而能夠減小能量障壁的寬度。由此，能夠得到隧道效果之故，能夠降低接合界面的界面電阻。
將從另一方面說明經由本說明書揭示的技術獲得的效果。作為在支持基板11與單結晶基板13的接合界面產生非歐姆的電性特性的原因，可列舉支持基板11與單結晶基板13之半導體基板彼此的禁止帶電位寬度的差。如圖9所示，在量子力學上，認為存在電位障壁。在圖9的例子中，顯示支持基板11係以n型的3C面方位為主體的SiC多結晶，禁止帶電位寬度為2.2V的情形。又，顯示單結晶基板13為4H面方位的SiC單結晶，禁帶電位寬度為3.2V的情形。認為由於4H和3C的禁止帶電位寬度的差，存在於接合界面的氬照射產生的位準，接合界面的不匹配等，在接合界面及其附近領域產生如此的電位障壁。而且，根據本發明，可以使作為n型高濃度載體的磷移動到接合界面附近。由此，能夠够誘發隧道現象而產生非歐姆特性的改善。
由圖8、9的結果可知，損傷層的形成及特定元素的導入係不僅對單結晶基板13進行，也對支持基板11進行之故，由此能夠進一步減小單結晶基板13與支持基板11的接合界面處的能量障壁的寬度。
即，本發明中的損傷層形成工程係在第1接合對象面及第2接合對象面上形成損傷層的工程為佳。又，本發明中的特定元素導入工程係對第1接合對象面及第2接合對象面導入特定元素的工程為佳。
＜效果＞ 本發明中，將半導體層的表面和另一個半導體層的表面接合，生成具有接合界面的半導體基板，經由之後的熱處理，使半導體層的特定元素向損傷層移動。由此，經由電子穿隧接合界面的電位障壁，可以減小界面電阻。
作為導入接合對象面13a的元素，使用如磷的處理困難的元素時，則存在製造成本增加的情形。乃因為需要從製造裝置產生的氣體的無毒化處理，或提高製造裝置的定期清潔頻繁度。在此，在本發明中，作為過度導入的元素，可以使用氮代替磷。氮與磷等相較容易處理，因此能夠抑制製造成本。
＜變形例＞ 以上，對本發明的一實施形態進行了詳細說明，但此等只是例示，並不限定本發明的範圍。例如，如下所說明，本發明包含括對以上例示的具體例進行了各種變形、變更的發明。
使用於形成損傷層的元素係可為矽(Si)。此時，接合界面的元素的組成比，係矽的比例較碳多。此時，可說界面係由富矽之SiC構成。例如，矽的組成比係在50~60atomic%的範圍內。界面係成為矽以非常高濃度存在的狀態之故，不能維持SiC的結晶構造，結晶構造係從SiC變化。即，界面係由含有碳及矽的複合材料構成。在界面，係可形成結晶缺陷非常多的損傷層。
在損傷層形成中使用的元素係亦也可為碳(C)。此時，界面的元素的組成比，係碳的比例較矽多。此時，可說界面係由富碳之SiC構成。例如，碳的組成比係在50~60atomic%的範圍內。在此情況下，如前述，結晶構造亦從SiC變化。即，界面係可形成含有碳和矽的複合材料的損傷層。
在損傷層形成中使用的元素係難以成為載體的元素，亦可為損傷形成的效力高的元素。例如，可為氦(He)、氖(Ne)、氬(Ar)和氙(Xe)等稀有氣體或氫(H)中的至少1個。
在損傷層形成中使用的元素係易於成為載體的元素，亦可為損傷形成的效力高的元素。例如可為氮(N)、磷(P)、硼(B)、及鋁(Al)之至少1者。
在步驟S1中說明的損傷層形成工程中，可以使用各種各樣的形成方法。例如，亦可使用將欲照射的特定元素氣體離子化而向基板照射的電漿照射。又，也可使用中性元素植入。
又，特定元素係可為氮(N)、磷(P)、硼(B)、及鋁(Al)之至少1者。此等元素係在SiC中成為n型或p型摻雜物而產生電子或電洞載子的效力高的元素。
又，在照射工程(步驟S3)中，亦可照射產生載子的特定元素的離子。在本發明中，亦可在照射工程中進一步照射氮、磷等離子。
然而，在照射工程中，選照射氮為佳。由此，亦可使支持基板11和單結晶基板13的接合對象面活性化的處理，作為將氮、磷等導入支持基板11和單結晶基板13的處理發揮功能。因此，能夠省略特定元素的導入工程(步驟S2)之故，能夠達成工程數的削减。又，用於使接合對象面活性化的裝置係不限於FAB槍，亦可使用離子槍等各種裝置。
在損傷層形成工程和特定元素導入工程中，亦可隔著遮罩材料進行離子植入。遮罩材係可為矽氧化膜、矽氮化膜、抗蝕劑中的至少1個。
在步驟S1中說明的損傷層形成工程和步驟S2中說明的特定元素導入工程中，雖說明了僅在單結晶基板13中導入損傷層形成和特定元素的情況，但不限於該形態。可在單結晶基板13和支持基板11兩者中導入損傷層形成和特定元素，亦可僅在支持基板11中導入損傷層形成和特定元素。例如，在支持基板11係進行低電阻化處理的多結晶SiC的情況下，可省略成為n型載子的特定元素向支持基板11的接合對象面的植入。作為進行低電阻化處理的多結晶SiC的一個例子，可列舉使用預先導入特定元素的多結晶SiC。
損傷層形成工程和特定元素導入工程係亦可更換其前後的順序。例如，亦可向單晶基板13導入磷作為特定元素，接著，向單結晶基板13離子植入氬，在單結晶基板13的接合對象面形成損傷層12。
即，本發明中，可在損傷層形成工程後進行特定元素導入工程，或亦可在特定元素導入工程後進行損傷層形成工程。
又，特定元素導入工程係亦也可在剝離工程(步驟S5)之後進行。例如，經由離子植入從單結晶層表面13向內部植入作為特定元素的磷離子即可。此時，以磷在接合界面附近成為最大的方式，設定加速能量或入射角度等各種參數即可。例如，經由使用使加速能量變化而進行複數次植入的多段植入，亦可控制成磷濃度在接合界面附近為最大。
在支持基板11或單結晶基板13上產生載子的特定元素係不限於經由特定元素導入工程導入的形態。經由使用預先導入特定元素的支持基板11和單結晶基板13，亦可省略特定元素導入工程。在本實施形態中，可使用氮、磷等高濃度摻雜的n型支持基板11和單結晶基板13。又，預先摻雜在基板上的特定元素的濃度係可為在特定元素導入工程中導入的接合界面上的特定元素濃度以上。在本實施形態中，氮或磷為可使用摻雜1×10 19/cm 3以上的n型支持基板11或單結晶基板13。
然而，在本發明中，亦可不省略特定元素導入工程而進行，例如，亦可在損傷層形成工程前，具備對未導入特定元素的第1半導體基板的第1接合對象面或未導入特定元素的第2半導體基板的第2接合對象面導入特定元素的特定元素導入工程。
在特定元素導入工程(步驟S2)中使用的方法係可為離子植入、中性元素植入、電漿摻雜，除此之外還可使用熱擴散法。熱擴散法係具有在支持基板11或單結晶基板13周圍高濃度地存在磷等特定元素之後，進行加熱的原理。因此，在支持基板11或單結晶基板13的表面，可以使磷等特定元素濃度最大。又，與使用離子植入法的情況相比，能夠縮小特定元素的濃度分佈的寬度。由此，能夠形成具有與能夠經由隧道效果而通過的電位障壁的寬度(數奈米程度)所對應的寬度的特定元素的濃度分佈。然而，在導入特定元素的半導體材料為SiC的情況下，由於SiC的不純物的熱擴散係數非常小之故，進行在1100℃程度以上的高溫下，進行熱擴散的熱處理工程為佳。由此，能夠進行能夠發現隧道效果的數奈米程度的擴散。
又，在本發明中，亦可將剝離工程(步驟S5)和熱處理工程(步驟S6)統合。具體而言，在剝離工程中，只要在較特定元素向損傷層移動的溫度高的溫度下進行加熱即可。由此，能够達成工程數的削减。
又，在本發明中，在熱處理工程(步驟S6)之後，亦可在單結晶基板13上磊晶成長所需厚度的單結晶層。此磊晶層係成為各種元件的形成領域。為形成各種元件所需的磊晶層的厚度係在SiC的情況下，大致為5μm以上。
又，在單結晶基板13中使用SiC的情況下，不限於4H-SiC的單結晶。可將3C-SiC或6H-SiC等各種晶型的單結晶SiC作為單結晶基板13使用。又，在支持基板11中使用SiC的多結晶的情況下，不限於3C-SiC的多結晶。可使用各種晶型的多結晶SiC。 [實施例]
以下，顯示本發明的實施例，並進一步具體說明，但本發明係不限於以下的實施例。
在本實施例中，使用SiC單結晶基板作為單結晶基板13，使用SiC多結晶基板作為支持基板11，將此等接合而製造半導體基板10。然後，使用製造的半導體基板10，進行圖8所示的磷濃度及圖11所示的界面電阻的測定。
[實施例1] [半導體基板10之製造] 作為單結晶基板13，使用經由昇華法製作的直徑尺寸為6英吋的4H-SiC單結晶基板。又，作為支持基板11，使用經由化學氣相沉積法成膜SiC多結晶而得到的直徑尺寸為6英吋的3C-SiC多結晶基板。首先，在損傷層形成工程之前，對單結晶基板13和支持基板11的接合對象面11a、13a，進行鏡面研磨加工及洗淨。
(氫離子植入工程　S0) 相對於單結晶基板13之接合對象面13a，使氫離子從接合對象面13a深度0.6μm程度的位置植入，形成氫植入層15。該氫植入層15係在氫離子植入時進行非晶質化，經由在之後的剝離工程S5中施加的熱，形成微小氣泡而剝離。
(損傷層形成工程　S1) 在本實施例中，作為損傷層形成工程S1，使用離子植入機對單結晶基板13的表面13a照射氬。該植入條件，係例如為摻雜量10 14~10 16atoms/cm 2、加速電壓0.1~70kV。
(特定元素導入工程　S2) 使用離子植入機，從單結晶基板13的表面13a植入磷離子，形成摻雜層13b。此時表面13a的磷濃度係8×10 19/cm 3。
(照射工程　S3) 首先，對接合對象面11a、13a，進行鏡面研磨加工及洗淨。接著，對接合對象面11a及接合對象面13a照射氬束。
具體而言，如圖5所示，將單結晶基板13和支持基板11設定在處理室101內，進行單結晶基板13和支持基板11的相對位置的對位。接著，使處理室101內真空度成為1×10 -4~1×10 -6Pa，而成為真空狀態。
接著，使用FAB槍102對支持基板11的接合對象面11a及單結晶基板13的接合對象面13a，照射氬的中性元素束。氬的中性元素束係均勻地照射在接合對象面11a的整面及接合對象面13a的整面。
(接合工程　S4) 照射工程後，使活性化支持基板11的接合對象面11a和單結晶基板13的接合對象面13a，在處理室101內，維持真空狀態的狀態下接觸，進一步加壓，得到支持基板11和單結晶基板13的接合基板。
(剝離工程　S5) 使用加熱爐，在充滿氮氣非活性環境下加熱接合基板，用氫植入層15分離單結晶基板13，形成接合0.6μm厚度的薄單結晶基板13的接合基板。
(熱處理工程　S6) 剝離工程後，在加熱爐內充滿氬氣的非活性環境下，在1700℃下加熱接合基板，得到半導體基板10。
[半導體基板10之評估] (磷濃度之測定) 經由二次離子質量(SIMS)測定製造的熱處理工程後的半導體基板10的磷濃度。又，作為比較，對於熱處理工程前且剝離工程後的接合基板，同樣測定磷濃度。結果如圖8所示。
圖8的X軸係將0表示為半導體基板10的支持基板11與單結晶基板13的接合界面，將在上下方向上施加的虛線的右側表示為支持基板11，將距作為接合界面的0的距離表示為深度。又，較同虛線左側為單結晶基板13，同樣地，將距作為接合界面的0的距離表示為深度。又，Y軸係表示作為特定元素的一例的磷的濃度。即，在圖8中表示在接合半導體基板中，從接合界面到某個深度存在多少的磷。
圖8中的實線所示的圖表係表示半導體基板10中的磷濃度，虛線所示的圖表係表示剝離工程後的接合基板的磷濃度。根據實線所示圖表，在半導體基板10中，在距接合界面15nm領域中磷濃度最濃，接合界面中的磷濃度為8×10 19/cm 3，可知在距接合界面15nm的領域、和距接合界面50nm的領域中磷濃度濃。
又，在虛線所示的圖表中，在距接合界面約30nm的領域中磷濃度最濃之故，可知經由熱處理工程磷向接合界面移動。更且，以圖8的圓形包圍的領域係未形成損傷層的領域，虛線的圖表和實線的圖表中，磷的濃度幾乎沒有變化之故，可知經由形成損傷層，位於損傷層的磷容易向接合界面移動。
(界面電阻之測定) 圖10中，顯示本次試製的特性ON電阻測定TEG的剖面圖。作為該剖面圖的表面電極，在Ti膜20上堆積Al膜30後，經由圖案化形成電極。位於作為表面電極的Ti膜20下的轉印層係單結晶基板13，位於單結晶基板13下面的多結晶支持基板係支持基板11，位於支持基板下面的背面電極係Ti膜21。
使用半導體參數分析儀(Agilent公司製)測定所製作的TEG的特性ON電阻。又，作為比較，除了不實施特定元素導入工程而不植入磷離子以外，使用與實施例同樣製造的半導體基板，同樣地測定同樣製造的TEG的特性ON電阻。將其結果示於圖11。
圖11係特性ON電阻的磷離子植入關連性、圖12係有磷離子植入(實施例)的電流-電壓特性，圖13係沒有磷離子植入(比較例)的電流-電壓特性的結果。在沒有磷離子植入的比較例中，電流-電壓特性係不是直線性的，而是非對稱的，其電壓也較有磷離子植入的實施例高出數十倍。顯示在「沒有磷離子植入」中識別的接合界面的電阻。另一方面，在「有磷離子植入」中成為直線性的歐姆特性。在「有磷離子植入」中所視的電阻係貼合基板本身的電阻，界面電阻係可以忽略的小值。即，經由植入磷離子，特性ON電阻係降低到相對於基板電阻可以忽略的水準。即，由於界面電阻較基板電阻小得多之故，成為只能測定到基板電阻的結果。即，在「無磷離子植入」中未檢測到在「有磷離子植入」中辨識到的接合界面的電阻，能夠防止接合界面處的界面電阻的產生。
根據圖8、11~13結果，可知在距接合界面15nm的領域中磷濃度最濃，接合界面中的磷濃度為8×10 19/cm 3且距接合界面15nm的領域、和距接合界面50nm的領域中磷濃度高的半導體基板10不會在接合界面處產生界面電阻。
(總結) 經由以上，本發明係提供能夠防止接合界面的界面電阻的產生的半導體基板及半導體基板的製造方法之故，在產業上是有用的。
10:半導體基板 11:支持基板 11a:接合對象面 12:損傷層 13:單結晶基板 13a:接合對象面 13b:摻雜層 15:氫植入層 20:Ti膜 21:Ti膜 30:Al膜 101:處理室 102:FAB槍
[圖1]顯示本發明之半導體基板之製造方法之一例之流程圖。 [圖2]顯示本發明之半導體基板之一例之斜視圖。 [圖3]顯示本發明之第2半導體基板之側面模式圖。 [圖4]顯示本發明之第2半導體基板之側面模式圖。 [圖5]顯示本發明之照射工程之一例的說明圖。 [圖6]顯示本發明之半導體基板之一例之側面模式圖。 [圖7]顯示本發明之半導體基板之一例之側面模式圖。 [圖8]顯示剝離工程後和熱處理工程後的接合界面以及接合界面附近的磷濃度分佈的圖表。 [圖9]顯示導電機構模型圖。 [圖10]特性ON電阻測定TEG之剖面圖。 [圖11]說明驗證接合界面之有無界面電阻產生的結果的圖中，驗證特性ON電阻的磷離子植入關連性的圖。 [圖12]說明驗證接合界面之有無產生界面電阻的結果的圖中，顯示有磷離子植入(實施例)的電流-電壓特性的結果圖。 [圖13]說明驗證接合界面之有無產生界面電阻的結果的圖中，顯示無磷離子植入(比較例)的電流-電壓特性的結果圖。

Claims (18)

  1. 一種半導體基板之製造方法，係具備第1半導體基板、和第2半導體基板的半導體基板之製造方法，其特徵係具備 在前述第1半導體基板之第1接合對象面或前述第2半導體基板的第2接合對象面中的至少任一者形成損傷層的損傷層形成工程， 和對前述第1接合對象面或前述第2接合對象面中至少任一者，導入特定元素的特定元素導入工程， 和在前述損傷層形成工程後，且前述特定元素導入工程後，將前述第1接合對象面和前述第2接合對象面接合，形成具有接合界面的接合半導體基板的接合工程， 和對前述接合半導體基板進行熱處理的熱處理工程； 前述熱處理工程係使導入到前述第1半導體基板或前述第2半導體基板中至少一者的前述特定元素，移動到前述第1半導體基板的前述損傷層或前述第2半導體基板的前述損傷層的工程， 在前述第1半導體基板及前述第2半導體基板為N型半導體的情況下，作為前述特定元素使用5價元素， 在前述第1半導體基板及前述第2半導體基板為P型半導體的情況下，作為前述特定元素使用3價元素。
  2. 如請求項1記載之半導體基板之製造方法，其中，前述第1半導體基板及前述第2半導體基板係可為碳化矽(SiC)、矽(Si)、碳(C)、氮化鎵(GaN)、氮化鋁(AlN)、氧化鎵(Ga 2O 3)及金剛石中的任一者。
  3. 如請求項1或2記載之半導體基板之製造方法，其中，在前述損傷層形成工程後進行前述特定元素導入工程，或亦在前述特定元素導入工程後進行前述損傷層形成工程。
  4. 如請求項1記載之半導體基板之製造方法，其中，在前述損傷層中，存在矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)之至少任一者。
  5. 如請求項1記載之半導體基板之製造方法，其中，前述損傷層形成工程係經由對前述第1接合對象面或前述第2接合對象面中的至少任一者進行離子植入、中性元素植入、電漿照射中的至少1個處理，來形成前述損傷層的工程。
  6. 如請求項1記載之半導體基板之製造方法，其中，前述特定元素導入工程係經由對前述第1接合對象面或前述第2接合對象面中的至少任一者進行離子植入、中性元素植入、電漿摻雜、熱擴散中的至少任1個處理，來導入前述特定元素的工程。
  7. 如請求項1記載之半導體基板之製造方法，其中，前述特定元素係氮(N)、磷(P)、硼(B)、及鋁(Al)之至少任1者。
  8. 如請求項1記載之半導體基板之製造方法，其中，前述熱處理工程之熱處理溫度係1100℃~2200℃。
  9. 如請求項1記載之半導體基板之製造方法，其中，具備：在前述損傷層形成工程後，且在前述特定元素導入工程後，在上述接合工程前，對前述第1接合對象面或前述第2接合對象面中的至少任一者，照射氬束的照射工程。
  10. 如請求項1記載之半導體基板之製造方法，其中，前述第1半導體基板為SiC多結晶基板且前述第2半導體基板為SiC單結晶基板、前述第1半導體基板為Si基板且前述第2半導體基板為Si基板、前述第1半導體基板為氮化鎵(GaN)基板且前述第2半導體基板為氮化鎵(GaN)基板、前述第1半導體基板為氧化鎵(Ga 2O 3)基板且前述第2半導體基板為氧化鎵(Ga 2O 3)基板、或前述第1半導體基板為金剛石基板且前述第2半導體基板為金剛石基板， 具備：在前述損傷層形成工程前，且在前述特定元素導入工程前，對前述第2接合對象面，植入氫離子之氫離子植入工程。
  11. 如請求項10記載之半導體基板之製造方法，其中，具備在前述接合工程後，且前述熱處理工程前，將微小氣泡層作為剝離面，而剝離前述第2半導體基板的剝離工程。
  12. 一種半導體基板，具備前述第1半導體基板和隔著接合界面與前述第1半導體基板接合的第2半導體基板的半導體基板，其特徵係 前述半導體基板中之特定元素之濃度係在前述接合界面或從前述接合界面到15nm附近的至少任一領域中為最濃者。
  13. 如請求項12記載之半導體基板，其中，前述接合界面的前述特定元素的濃度係1×10 19atoms/cm 3~2.0×10 20atoms/cm 3。
  14. 如請求項12或13記載之半導體基板，其中，前述半導體基板中的前述特定元素係在與前述接合界面或從前述接合界面到15nm附近的領域中的至少任一者、和離前述接合界面40nm~60nm的領域中，濃度為濃者。
  15. 如請求項12記載之半導體基板，其中，前述第1半導體基板及前述第2半導體基板係為碳化矽(SiC)、矽(Si)、碳(C)、氮化鎵(GaN)、氮化鋁(AlN)、氧化鎵(Ga 2O 3)及金剛石中的任一者。
  16. 如請求項12記載之半導體基板，其中，在前述接合界面或從前述接合界面到15nm附近的領域的至少任一者，具備損傷層， 在前述損傷層中，存在矽(Si)、碳(C)、氦(He)、氖(Ne)、氬(Ar)、氙(Xe)、氫(H)、氮(N)、磷(P)、硼(B)、及鋁(Al)之至少任一者。
  17. 如請求項12記載之半導體基板，其中，前述特定元素係氮(N)、磷(P)、硼(B)、及鋁(Al)之至少任一者。
  18. 如請求項12記載之半導體基板，其中，前述第1半導體基板係SiC多結晶基板， 前述第2半導體基板係SiC單結晶基板， 前述接合界面的磷的濃度係1×10 19atoms/cm 3~2.0×10 20atoms/cm 3。
TW112129701A 2022-08-29 2023-08-08 半導體基板及半導體基板之製造方法 TW202416346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022135772A JP7359399B1 (ja) 2022-08-29 2022-08-29 半導体基板および半導体基板の製造方法
JP2022-135772 2022-08-29

Publications (1)

Publication Number Publication Date
TW202416346A true TW202416346A (zh) 2024-04-16

Family

ID=88242178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112129701A TW202416346A (zh) 2022-08-29 2023-08-08 半導體基板及半導體基板之製造方法

Country Status (3)

Country Link
JP (1) JP7359399B1 (zh)
TW (1) TW202416346A (zh)
WO (1) WO2024048239A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板

Also Published As

Publication number Publication date
JP2024032220A (ja) 2024-03-12
JP7359399B1 (ja) 2023-10-11
WO2024048239A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
US7718519B2 (en) Method for manufacturing silicon carbide semiconductor element
EP3168862B1 (en) Semiconductor substrate and semiconductor substrate production method
CN109478495B (zh) 半导体基板
JP5190451B2 (ja) 炭化ケイ素基板を有する半導体デバイスのアニール方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
CN101536162B (zh) 制造碳化硅半导体装置的方法
JP2011035257A (ja) 炭化珪素半導体装置の製造方法
WO2005020307A1 (en) Internal gettering in simox soi silicon substrates
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
CN115692181A (zh) 在碳化硅（SiC）衬底上制造欧姆接触的方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
TW202416346A (zh) 半導體基板及半導體基板之製造方法
KR102129190B1 (ko) 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
WO2024128021A1 (ja) 半導体基板および半導体基板の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP2009049219A (ja) 炭化珪素半導体素子の製造方法
JPH05117088A (ja) ダイヤモンドのｎ型及びｐ型の形成方法
JP2003347235A (ja) 半導体装置の製造方法
WO2024202590A1 (ja) 半導体基板の製造方法、半導体基板、及び半導体装置
JP2003092270A (ja) 化合物半導体の処理方法
CA1332142C (en) Implantation and electrical activation of dopants into monocrystalline silicon carbide
JP2023138469A (ja) ４ｈ－ｓｉｃ物質と直接コンタクトする３ｃ－ｓｉｃ層を形成するために４ｈ－ｓｉｃ物質のウエハを処理するプロセス