CN110462112B - 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法 - Google Patents

碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN110462112B
CN110462112B CN201880019618.9A CN201880019618A CN110462112B CN 110462112 B CN110462112 B CN 110462112B CN 201880019618 A CN201880019618 A CN 201880019618A CN 110462112 B CN110462112 B CN 110462112B
Authority
CN
China
Prior art keywords
substrate
silicon carbide
carbide substrate
dopant metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880019618.9A
Other languages
English (en)
Other versions
CN110462112A (zh
Inventor
古庄智明
田中贵规
黑岩丈晴
宇治原徹
原田俊太
村山健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Mitsubishi Electric Corp
Original Assignee
Nagoya University NUC
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Mitsubishi Electric Corp filed Critical Nagoya University NUC
Publication of CN110462112A publication Critical patent/CN110462112A/zh
Application granted granted Critical
Publication of CN110462112B publication Critical patent/CN110462112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明的目的在于提供不污染加工装置的低缺陷密度的碳化硅基板、和使用有该碳化硅基板的碳化硅半导体装置。本发明涉及的碳化硅基板(10)是具备基板内侧部(11)、和包围基板内侧部(11)的基板外侧部(12)的碳化硅基板(10)，基板内侧部(11)的非掺杂剂金属杂质浓度为1×1016cm‑3以上，基板外侧部(12)中至少表面侧的区域是非掺杂剂金属杂质浓度不到1×1016cm‑3的基板表面区域(13)。

Description

碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的 制造方法
技术领域
本发明涉及碳化硅基板及碳化硅半导体装置。
背景技术
就碳化硅(SiC)而言，在热方面及化学方面具有优异的特性，已知禁带宽度比硅(Si)大，因此作为在电气上具有优异的特性的半导体材料。特别是就4H-SiC而言，由于电子迁移率及饱和电子速度大，因此作为用于功率器件的半导体材料已开始实用化。
现在，作为制造SiC单晶的方法，广泛使用改良Lely法(升华法)。现在，就SiC基板的尺寸而言，在市售的产品中为直径150mm以下，在开发阶段为直径200mm。但是，在SiC基板中，依然存在结晶缺陷密度大到从数千至一万cm-2的课题，为了作为半导体器件用途，需要进一步降低结晶缺陷密度。
作为制造低缺陷密度SiC单晶的方法，研究如Si锭的单晶生长从液体来进行结晶生长的方法。具体地，在Si熔液中溶解碳(C)、在种晶SiC上将SiC结晶化，由此使SiC生长。就该方法而言，由于从液体来进行结晶生长，因此与升华法相比，可进行低过饱和度下的结晶生长，因此作为低缺陷密度SiC单晶的制造方法而已知。但是，对于该方法而言，由于C在Si熔液中的溶解度低，因此，如果不是超高温且100个大气压左右的超高压下，不能获得产业上充分的C溶解度即SiC单晶的生长速度，是不实用的。
最近查明：通过使用以铬(Cr)或铁(Fe)等金属作为溶质的Si溶剂，在Si中的C溶解度大幅地提高。其结果，即使生长时的气氛压力为大气压附近，也得到实用的生长速度，如专利文献1，报道有大量以实用的生长速度制作将穿透位错密度减小到10cm-2以下的以往的采用升华法的基板的10～100分之一左右的低缺陷密度SiC单晶的方法。现在，说到SiC的溶液生长法，一般是指该方法。
现有技术文献
专利文献
专利文献1：日本特开2015-54815号公报
发明内容
发明要解决的课题
对于溶液生长法而言，为了提高在Si中的C溶解度而在Si溶剂中所添加的Cr等金属溶质，作为不是掺杂剂的金属杂质(以下称为“非掺杂剂金属杂质”)而被收进到生长的SiC单晶中。如果在包含非掺杂剂金属杂质的SiC单晶基板制作半导体器件，由于工艺中的基板的蚀刻、升华、或与夹具的接触等，非掺杂剂金属杂质被释放到加工装置的内部。其结果，加工装置的内部被非掺杂剂金属杂质污染，诱发器件特性的劣化。
本发明为了解决上述的课题而完成，目的在于提供：不污染加工装置的低缺陷密度的碳化硅基板、和使用有该碳化硅基板的碳化硅半导体装置。
用于解决课题的手段
就本发明涉及的碳化硅基板而言，是具备基板内侧部、和包围基板内侧部的基板外侧部的碳化硅基板，基板内侧部的非掺杂剂金属杂质浓度为1×1016cm-3以上，基板外侧部中至少表面侧的区域是非掺杂剂金属杂质浓度不到1×1016cm-3的基板表面区域。
发明的效果
就根据本发明的碳化硅基板而言，是具备基板内侧部、和包围基板内侧部的基板外侧部的碳化硅基板，基板内侧部的非掺杂剂金属杂质浓度为1×1016cm-3以上，基板外侧部中至少表面侧的区域是非掺杂剂金属杂质浓度不到1×1016cm-3的基板表面区域。通过这样降低基板表面区域的非掺杂剂金属杂质浓度，抑制器件加工装置的污染，且能够降低碳化硅基板的穿透螺旋位错密度。就本发明的目的、特征、方案及优点而言，通过以下的详细的说明和附图将变得更为清楚。
附图说明
图1为本发明的实施方式1涉及的碳化硅基板的截面图。
图2为表示本发明的实施方式1涉及的碳化硅基板的非掺杂剂金属杂质浓度的图。
图3为表示本发明的实施方式1涉及的碳化硅基板的非掺杂剂金属杂质浓度的图。
图4为表示本发明的实施方式1涉及的碳化硅基板的非掺杂剂金属杂质浓度的图。
图5为表示在本发明的实施方式1涉及的碳化硅基板形成有漂移层的状态的截面图。
图6为表示本发明的实施方式1涉及的碳化硅基板的制造方法的图。
图7为使用本发明的实施方式1涉及的碳化硅基板而制造的碳化硅半导体装置的截面图。
具体实施方式
＜A.实施方式1＞
＜A-1.碳化硅基板＞
图1为本发明的实施方式1涉及的碳化硅基板10的截面图。碳化硅基板10具备基板内侧部11、和覆盖基板内侧部11的全体的基板外侧部12。
基板内侧部11为通过溶液生长法而制作的单晶基板，所述溶液生长法使用添加有作为非掺杂剂金属的Cr的Si溶液。基板外侧部12为覆盖基板内侧部11的全体的单晶基板。就碳化硅基板10的上表面而言，为例如在[11-20]方向上倾斜的Si面(0001)。
就基板内侧部11和基板外侧部12而言，都由4H型的碳化硅构成，但非掺杂剂金属杂质的浓度不同。就碳化硅基板10中的非掺杂剂金属杂质的浓度而言，在从碳化硅基板10的中心向表面的方向上变化。在本说明书中，所谓碳化硅基板10的表面，是指碳化硅基板10的上表面、下表面及侧面的各个表面，也简称为“基板表面”。例如，所谓从碳化硅基板10的中心向上表面的方向，为例如图1的A-A′方向。就碳化硅基板10的中心处的非掺杂剂金属杂质的浓度而言，比碳化硅基板10的表面处的非掺杂剂金属杂质的浓度大。
就碳化硅基板10而言，在其表面侧具有非掺杂剂金属杂质的浓度不到1×1016cm-3的基板表面区域13。在此，将基板表面区域13的与基板表面相对的侧的端部定义为基板表面区域13的开始点S(以下简称为“开始点S”)。即，所谓开始点S，对于碳化硅基板10从其中心向表面追踪(辿る)时，为非掺杂剂金属杂质的浓度从1×1016cm-3以上转变为不到1×1016cm-3的点。开始点S存在于基板外侧部12或基板外侧部12与基板内侧部11的边界。即，基板外侧部12中至少表面侧的区域为基板表面区域13。
图2表示沿着图1的A-A′方向的截面处的非掺杂剂金属杂质浓度。图2中，非掺杂剂金属杂质的浓度曲线在基板内侧部11与基板外侧部12的边界具有拐点。就非掺杂剂金属杂质的浓度曲线的拐点而言，如图2中所示可以为1个，也可如图3中所示为多个。如图3中所示，对于碳化硅基板10从其中心向表面追踪时，在使非掺杂剂金属杂质的浓度成为1×1016cm-3以上或者成为不到1×1016cm-3反复的情况下，在非掺杂剂金属杂质的浓度成为不到1×1016cm-3的基板外侧部12的多个区域中，将最基板表面侧设为基板表面区域13。
图4表示开始点S存在于基板外侧部12与基板内侧部11的边界时的非掺杂剂金属杂质的浓度曲线。在图4中，非掺杂剂金属杂质的浓度以开始点S为分界急剧地变化，开始点S成为浓度曲线的特异点。就非掺杂剂金属杂质的浓度曲线的特异点而言，可以如图4中所示为一个，也可为多个。
就基板内侧部11、基板外侧部12及基板表面区域13的各自中的非掺杂剂金属杂质的浓度而言，可如图4中所示固定，也可如图2或图3中所示不固定。
如上所述，就基板表面区域13中的非掺杂剂金属杂质的浓度而言，设为不到1×1016cm-3，更优选设为不到5×1015cm-3。降低基板表面区域13中的非掺杂剂金属杂质的浓度的原因之一为：通过抑制器件加工装置的污染，抑制非掺杂剂金属杂质引起的器件特性的劣化。例如，为了得到绝缘可靠性高的氧化膜，需要极力地使金属等杂质没有混入到氧化膜。另外，如果在器件的电极形成时设想之外的元素混入，则有时电极由于合金化等而劣化。因此，需要抑制器件加工装置的污染。
降低基板表面区域13中的非掺杂剂金属杂质的浓度的另一原因为：降低碳化硅基板10的穿透螺旋位错密度。在非掺杂剂金属杂质为Cr的情况下，Cr置换SiC结晶中的Si原子，但Cr与Si相比原子半径大。因此，如果Cr过剩地混入到SiC结晶中，则晶格常数发生变化而诱发在结晶内部的形变，穿透螺旋位错密度低的结晶生长变得困难。穿透螺旋位错成为诱发反方向电压施加时的漏电流的原因。另外，如果非掺杂剂金属杂质局部地以高密度存在，则诱发的形变集中、不仅穿透螺旋位错密度增加，而且可成为结晶中的裂纹、开裂的原因。因此，非掺杂剂金属杂质密度具有分布为宜。
就穿透螺旋位错密度而言，对于试样全体，通过占2.0％以上的面积的区域中的平均值(以下称为“平均穿透螺旋位错密度”)来进行评价。首先，测定1mm见方等局部区域中的穿透螺旋位错密度、由得到的测定值通过计算来求出平均穿透螺旋位错密度。在局部区域中的穿透螺旋位错密度的测定中，能够使用X射线形貌法或熔融KOH蚀刻法等各种方法。
就基板表面区域13中的平均穿透螺旋位错密度而言，设为至少100cm-2以下，优选20cm-2以下，更优选10cm-2以下，最优选5cm-2以下。平均穿透螺旋位错密度越低，起因于穿透螺旋位错的器件特性的劣化越受到抑制，能够制作劣化少的大面积器件。
就在平均穿透螺旋位错密度的评价中最初进行测定的碳化硅基板10的局部的穿透螺旋位错密度而言，随着非掺杂剂金属杂质的分布，在基板表面区域13、基板外侧部12及基板内侧部11的各自中可不固定而具有分布。另外，平均穿透螺旋位错密度在基板内侧部11、基板外侧部12和基板表面区域13中可不同。予以说明，穿透螺旋位错随着非掺杂剂金属杂质密度增加而高密度化，有时也由于结晶生长时的温度分布、种晶的表面状态等而高密度化。
就基板表面区域13的开始点S而言，存在于基板外侧部12、或者基板外侧部12与基板内侧部11的边界。其中，就开始点S与基板表面的距离而言，在整个碳化硅基板10未必一定。即，碳化硅基板10的上表面、下表面及侧面与开始点S的距离可彼此不同，就碳化硅基板10的一个面中的与开始点S的距离而言，可根据其面内位置而不同。即，就非掺杂剂金属杂质浓度而言，在基板内侧部11的厚度方向或与厚度方向垂直的方向上可具有分布，同样地，在基板外侧部12或基板表面区域13的厚度方向或者与厚度方向垂直的方向上可具有分布。但是，从使碳化硅基板10成为半导体器件制造用的基板的观点考虑，对于开始点S与基板表面的距离，决定由以下的器件加工所引起的最小值和最大值。
接着，对开始点S与基板表面的距离应满足的条件进行说明。
图5为表示在碳化硅基板10的上表面14形成有漂移层21的状态的截面图。在半导体器件的制造工艺中，将碳化硅基板10的第1主面即上表面14进行氢(H2)蚀刻后，一般是通过化学气相生长(Chemical Vapor Deposition：CVD)法在碳化硅基板10的上表面14使漂移层21外延生长。通过外延生长前的蚀刻，将碳化硅基板10的上表面14净化，且在碳化硅基板10的上表面14形成原子台阶，因此能够提高外延膜的品质。蚀刻主要在上表面14进行，但通过氢的迂回等，下表面15和侧面16也同时被蚀刻。其中，就开始点S与基板表面的距离而言，设为通过使漂移层21外延生长前的蚀刻所除去的碳化硅基板10的厚度的2倍以上。将其设为条件(1)。在不满足条件(1)的情况下，有可能基板表面区域13由于外延生长前的蚀刻而消失，基板内侧部11露出，这样得不到本发明的效果。
从器件的品质的观点考虑，不存在碳化硅基板10的表面与开始点S的距离的最大值应满足的条件。但是，从形成基板外侧部12的时间和成本的观点考虑，优选使基板外侧部12的厚度为必要最小限度。因此，就开始点S与基板表面的距离而言，设为通过使漂移层21外延生长前的蚀刻所除去的碳化硅基板10的厚度的300倍以下。将其设为条件(2)。
在半导体器件的制造工艺中，在漂移层21上形成热氧化膜等氧化膜。SiC的氧化速度因面方位而不同，因此如果在与氧化膜的关系中基板表面区域13的厚度小，则形成器件的氧化膜时，在碳化硅基板10的任意的面中基板表面区域13全部被氧化。这种情况下，如果用氟化氢(HF)等来蚀刻氧化膜，则基板内侧部11露出，不再获得本发明的效果。因此，就开始点S与基板表面的距离而言，在碳化硅基板10的上表面14为Si面(0001)的情况下，设为制造的器件的热氧化膜厚度的20倍以上，在碳化硅基板10的上表面14为C面(000-1)面的情况下，设为制造的器件的热氧化膜厚度的5倍以上。将其设为条件(3)。
在图5中，将碳化硅基板10的与第1主面即上表面14相对的侧的第2主面设为下表面15。在器件加工中对碳化硅基板10的下表面15进行机械加工的情况下，如果开始点S与下表面15的距离不到20μm，则在下表面15的机械加工时有可能使基板表面区域13消失。另一方面，如果考虑一般的半导体基板的机械加工装置的加工精度，即使使开始点S与下表面15的距离比300μm厚也徒劳，仅仅增大起因于制造时间或制造成本的损失。因此，开始点S与下表面15的距离设为20μm以上且300μm以下。将其作为条件(4)。
综上所述，就基板表面区域13的开始点S与碳化硅基板10的表面的距离应满足的条件而言，基本上为条件(1)～(3)，在器件加工中对下表面15机械加工的情况下，加上条件(4)。应予说明，在碳化硅基板10的上表面14、下表面15及侧面16中，距离基板表面区域13的开始点S的距离可不相同。
予以说明，碳化硅基板10的表面与基板表面区域13的开始点S的距离的最小值在条件(1)、(3)、(4)之间不同的情况下，采用各条件中所规定的最小值中最大的值。另外，在碳化硅基板10的表面与基板表面区域13的开始点S的距离的最大值在条件(2)、(4)之间不同的情况下，采用各条件中所规定的最大值中最大的值。
基板内侧部11、基板外侧部12及基板表面区域13的器件制作区域为单晶。基板内侧部11、基板外侧部12及基板表面区域13的器件制作区域外未必是单晶。
基板内侧部11及基板外侧部12中的掺杂剂浓度或晶格常数可不同。但是，就基板内侧部11及基板外侧部12中的掺杂剂浓度而言，进行调整以使得基板内侧部11及基板外侧部12中的体积电阻率成为25mΩcm以下、优选20mΩcm以下、更优选16mΩcm以下。由此，在纵向电子器件制作时电阻的抑制成为可能，低损失器件的制作成为可能。在掺杂剂中，如果为N型，则能够使用氮，如果为P型，则能够使用Al。
＜A-2.碳化硅基板的制造方法＞
使用图1，对碳化硅基板10的第1制造方法进行说明。
首先，通过溶液生长法来制作基板内侧部11。具体地，在添加有作为非掺杂剂金属的Cr的Si溶液中投入4H-SiC的种晶，将种晶的温度保持在1820℃。从种晶的Si面进行结晶生长，用6小时得到厚0.7mm的4H-SiC单晶。其中，通过X射线形貌法来评价由溶液生长法所产生的生长部分的平均穿透螺旋位错密度，为3cm-2。另外，通过电感耦合等离子体质量分析计法(Inductively Coupled Plasma Mass Spectrometry：ICP-MS)来检测结晶表面的Cr浓度，为3.3×1015cm-2。进而，通过二次离子质量分析法(Secondary Ion MassSpectrometry：SIMS)测定从结晶表面到深3μm的区域的Cr的体积浓度，为1.1×1016cm-3。
从4H-SiC单晶，通过磨削等机械加工来将种晶除去，只留下采用溶液生长法所生长的部分。这样得到的自立单晶基板为基板内侧部11。
接着，通过CVD法，在基板内侧部11上使基板外侧部12外延生长。具体地，通过第1次的外延生长，在基板内侧部11的C面及侧面使基板外侧部12外延生长，通过第2次的外延生长，在基板内侧部11的Si面及侧面使基板外侧部12外延生长。这样，得到碳化硅基板10。就基板外侧部12的厚度而言，在碳化硅基板10的C面、Si面都为20μm，在碳化硅基板10的侧面为约30μm。应予说明，对于C面和Si面，在进行外延生长前实施CMP加工。
通过ICP-MS所评价的基板外侧部12的表面的Cr浓度为7.5×1012cm-2。另外，通过SIMS所分析的基板外侧部12的从表面到深3μm的区域中的Cr浓度为7.4×1013cm-3，为足够低的浓度。进而，整个基板外侧部12中的Cr浓度为不到1×1016cm-3，能够确认整个基板外侧部12成为基板表面区域13。另外，就通过X射线形貌法所评价的基板表面区域13的平均穿透螺旋位错密度而言，与基板内侧部11相同，为3cm-2。
在本实施方式中，通过2次利用CVD法的外延生长而形成基板外侧部12，但生长次数可根据生长条件或器件结构来适当地选择。例如，根据漂移层21兼作上表面14侧的基板外侧部12的结构，可减少至器件制作的外延生长次数。
接着，对碳化硅基板10的第2制造方法进行说明。
首先，采用与第1制造方法相同的方法来制作基板内侧部11。通过X射线形貌法来评价由溶液生长法所产生的生长部分的平均穿透螺旋位错密度，为20cm-2，比采用第1制造方法所制造的基板内侧部11多。认为该差异是由基板内侧部11的结晶生长时的温度分布、种晶的表面状态或缺陷密度的波动而引起的。另外，通过ICP-MS法来检测基板内侧部11的表面的Cr浓度，为3.5×1015cm-2。另外，通过SIMS来评价基板内侧部11的从表面到深3μm的区域的Cr的体积浓度，为1.2×1016cm-3。
接着，通过溶液生长法来制作基板外侧部12。具体地，如图6中所示，在石墨坩埚31中充满的纯Si溶剂32中投入多张基板内侧部11。在纯Si溶剂32中，没有添加Cr或Fe等非掺杂剂金属。然后，将作为种晶而使用的基板内侧部11加热到1820℃，通过进行2小时结晶生长，从而在基板内侧部11的整个周围形成厚20μm左右的基板外侧部12。
通过ICP-MS法来评价基板外侧部12的表面的Cr浓度，为8.0×1012cm-2。另外，通过SIMS来评价基板外侧部12的从表面到深3μm的区域的Cr的体积浓度，为7.6×1013cm-3，能够确认是足够低的浓度。进而，在整个基板外侧部12中Cr浓度为不到1×1016cm-3，能够确认整个基板外侧部12成为基板表面区域13。另外，通过X射线形貌法所评价的基板表面区域13的平均穿透螺旋位错密度为1cm-2。
在上述的说明中，将基板内侧部11加热到1820℃，但温度或坩埚的细节结构这样的与生长有关的条件可适当地改变。
以上，对通过CVD法或溶液生长法来制作基板外侧部12的方法进行了说明，但基板外侧部12的制作方法并不限定于这些。例如，也可通过近空间升华法等其他方法来制作基板外侧部12。
＜A-3.碳化硅半导体装置＞
图7为使用通过第1制造方法制作的碳化硅基板10所制造的碳化硅半导体装置即PN二极管的1单元的截面图。对于图7的PN二极管，实施器件特性的评价。
就基板内侧部11而言，通过溶液生长法来制作，是具有向[11-20]倾斜4度的Si面(0001)的4H-SiC单晶，Cr浓度为1.3×1016cm-3，穿透螺旋位错密度为2.5cm-2，厚度为300μm。
通过2次的CVD法使基板外侧部12在基板内侧部11的周围进行外延生长。具体地，对基板内侧部11的C面实施CMP加工后，在C面实施利用CVD法的外延生长，使厚45μm、作为掺杂剂的氮的浓度为5.0×1018cm-3的外延膜生长。然后，对基板内侧部11的Si面进行CMP加工，对Si面实施利用CVD法的外延生长，使厚15μm、作为掺杂剂的氮的浓度为3.8×1018cm-3的外延膜生长。
就通过SIMS所分析的基板外侧部12的从表面到深3μm的区域中的Cr浓度而言，为8.0×1013cm-3，就通过X射线形貌法所评价的基板外侧部12的Si面的平均穿透螺旋位错密度而言，与基板内侧部11相同，为2.5cm-2。就碳化硅基板10的厚度而言，约为360μm，端面处的基板外侧部12的厚度约为20μm。
接着，通过H2蚀刻将通过上述工序所制作的碳化硅基板10的Si面除去约50nm，然后，在Si面形成厚11μm、氮浓度1.0×1016cm-3的n型的漂移层21。就漂移层21的作为掺杂剂的氮的浓度、或膜厚而言，可根据制作的器件的设计耐压来适当地选择。
然后，将p型杂质离子注入到漂移层21的上表面、形成阳极层22及终端区域23。就进行注入的离子而言，例如设为Al，注入的深度设为0.1～3μm左右。被离子注入的Al的杂质浓度为1×1018～1×1021cm-3，使其比漂移层21的n型杂质浓度高。予以说明，可通过在漂移层21上使p型SiC层外延生长而形成阳极层22。
接着，在非活性气体气氛中进行1300～2000℃、10秒～1小时的热处理，使通过离子注入所形成的阳极层22及终端区域23活化。
然后，通过热氧化及CVD法来形成氧化硅的保护膜24。其中，就保护膜24而言，通过热氧化来形成厚10nm，通过CVD法来形成厚90nm，合计的厚度为100nm。接着，进行光刻，通过反应性离子蚀刻(RIE：Reactive Ion Etching)或使用氟化氢(HF)的蚀刻，在阳极层22的上部设置开口部。此时，在形成有保护膜24的面的相对的侧即碳化硅基板10的C面，形成厚约50nm的热氧化膜、在碳化硅基板10的侧面形成厚约45nm的热氧化膜。就这些热氧化膜而言，由于与基板外侧部12相比足够地薄，因此即使将热氧化膜除去，基板外侧部12也不会被完全地除去而使基板内侧部11露出。
接着，在与形成有阳极层22的面的相对的侧的碳化硅基板10的面即C面，通过溅射法等来形成与碳化硅基板10欧姆接合的阴极电极25。
然后，在阳极层22的表面侧的规定的部位，形成与阳极层22欧姆接合的由Ni等构成的阳极电极26。作为将阳极电极26图案化为所期望的形状的方法，例如，可使用如下的剥离法：通过溅射法等形成被图案化的抗蚀剂掩模上的金属膜、然后将抗蚀剂掩模和在正上方存在的金属膜除去。
这样得到图7中所示的实施方式1涉及的PN二极管。在本例中，在活化退火或热氧化膜形成工艺等中经过1000℃以上的高温工艺，但确认：所有的加工装置都未被Cr污染。另外，就本例中制作的PN二极管而言，与在通过升华法所制作的市售基板上制作的PN二极管相比，确认：反方向电压施加时的漏电流小。
应予说明，本发明在其发明的范围内可对实施方式适当地进行变形或省略。对本发明详细地进行了说明，但上述的说明在所有的方案中都为例示，并非将本发明限定于此。应理解在没有脱离本发明的范围的情况下可设想尚未例示的无数的变形例。
附图标记的说明
10 碳化硅基板、11 基板内侧部、12 基板外侧部、13 基板表面区域、14 上表面、15 下表面、21 漂移层、22 阳极层、23终端区域、24 保护膜、25 阴极电极、26 阳极电极、31石墨坩埚、32 纯Si溶剂。

Claims (14)

1.一种碳化硅基板，是具备基板内侧部、和包围所述基板内侧部的基板外侧部的碳化硅基板，
所述基板内侧部的非掺杂剂金属杂质浓度为1×1016cm-3以上，
所述基板外侧部中至少表面侧的区域是非掺杂剂金属杂质浓度不到1×1016cm-3的基板表面区域。
2.根据权利要求1所述的碳化硅基板，其中，所述基板表面区域中的平均穿透螺旋位错密度为100cm-2以下。
3.根据权利要求1或2所述的碳化硅基板，其中，在所述基板内侧部的厚度方向、或者与所述厚度方向垂直的方向上，非掺杂剂金属杂质浓度具有分布。
4.根据权利要求1或2所述的碳化硅基板，其中，在所述基板表面区域的厚度方向、或者与所述厚度方向垂直的方向上，非掺杂剂金属杂质浓度具有分布。
5.根据权利要求1或2所述的碳化硅基板，其中，设定所述基板内侧部的杂质浓度以使得所述基板内侧部的体积电阻率成为25mΩcm以下。
6.根据权利要求1或2所述的碳化硅基板，其中，设定所述基板外侧部的杂质浓度以使所述基板外侧部的体积电阻率成为25mΩcm以下。
7.根据权利要求1或2所述的碳化硅基板，其中，在所述基板表面区域中，局部的穿透螺旋位错密度具有分布。
8.一种碳化硅基板的制造方法，为权利要求1-7中任一项所述的碳化硅基板的制造方法，具备：
(a)通过使用添加有非掺杂剂金属的Si溶液的溶液生长法来形成非掺杂剂金属杂质浓度为1×1016cm-3以上的由碳化硅构成的基板内侧部的工序；和
(b)将所述基板内侧部包围地形成非掺杂剂金属杂质浓度不到1×1016cm-3的由碳化硅构成的基板外侧部的工序。
9.根据权利要求8所述的碳化硅基板的制造方法，其中，所述工序(b)是形成平均穿透螺旋位错密度为100cm-2以下的所述基板外侧部的工序。
10.根据权利要求8或9所述的碳化硅基板的制造方法，其中，所述工序(b)是通过CVD法来形成所述基板外侧部的工序。
11.根据权利要求8或9所述的碳化硅基板的制造方法，其中，所述工序(b)是通过使用没有添加非掺杂剂金属的纯Si溶剂的溶液生长法来形成所述基板外侧部的工序。
12.一种碳化硅半导体装置的制造方法，为具备以下工序的碳化硅半导体装置的制造方法：
(c)对权利要求1-7中任一项所述的碳化硅基板的第1主面进行蚀刻的工序；和
(d)在所述工序(c)之后，在所述碳化硅基板的第1主面通过CVD法使漂移层外延生长的工序，
所述碳化硅基板的所述基板表面区域的厚度为在所述工序(c)被除去的所述碳化硅基板的厚度的2倍以上。
13.根据权利要求12所述的碳化硅半导体装置的制造方法，具备：
(e)在所述工序(d)之后，在所述漂移层上形成氧化膜的工序，
就所述碳化硅基板的所述基板表面区域的厚度而言，在所述碳化硅基板的第1主面为Si面的情况下为所述氧化膜的厚度的20倍以上，在所述碳化硅基板的第1主面为C面的情况下为所述氧化膜的厚度的5倍以上。
14.根据权利要求13所述的碳化硅半导体装置的制造方法，具备：
(f)对所述碳化硅基板的与所述第1主面相对的侧的第2主面进行机械加工的工序，
所述碳化硅基板的所述第2主面处的所述基板表面区域的厚度为20μm以上且300μm以下。
CN201880019618.9A 2017-03-28 2018-02-20 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法 Active CN110462112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-062447 2017-03-28
JP2017062447 2017-03-28
PCT/JP2018/005948 WO2018180013A1 (ja) 2017-03-28 2018-02-20 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110462112A CN110462112A (zh) 2019-11-15
CN110462112B true CN110462112B (zh) 2022-03-22

Family

ID=63677447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880019618.9A Active CN110462112B (zh) 2017-03-28 2018-02-20 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11094835B2 (zh)
JP (1) JP6685469B2 (zh)
CN (1) CN110462112B (zh)
DE (1) DE112018001768T5 (zh)
WO (1) WO2018180013A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
EP4195239A4 (en) * 2020-08-28 2023-09-27 Huawei Technologies Co., Ltd. SUBSTRATE AND POWER AMPLIFICATION DEVICE

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645897A (en) * 1979-09-19 1981-04-25 Sharp Corp Manufacture of silicon carbide crystal
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4446464B2 (ja) * 2003-06-09 2010-04-07 三井造船株式会社 炭化珪素単結晶のエピタキシャル成長方法
JP2005047753A (ja) * 2003-07-29 2005-02-24 Tadahiro Omi 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
KR100965968B1 (ko) * 2005-10-19 2010-06-24 미쓰비시덴키 가부시키가이샤 Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
JP4469396B2 (ja) * 2008-01-15 2010-05-26 新日本製鐵株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
CN101659412B (zh) * 2009-09-18 2011-05-25 江苏乐园新材料集团有限公司 单晶碳化硅专用材料的制备方法
JP2011258768A (ja) * 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
JP5568054B2 (ja) * 2011-05-16 2014-08-06 トヨタ自動車株式会社 半導体素子の製造方法
WO2013011751A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP5669712B2 (ja) * 2011-11-11 2015-02-12 三菱電機株式会社 半導体装置の製造方法
KR101652919B1 (ko) 2012-07-23 2016-08-31 시노 니트라이드 세미컨덕터 컴퍼니 엘티디 금속 확산 방지 보호층을 구비한 복합기판
JP5988299B2 (ja) * 2012-10-29 2016-09-07 株式会社明電舎 半導体装置製造方法
JP6060863B2 (ja) 2013-09-13 2017-01-18 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP5854013B2 (ja) * 2013-09-13 2016-02-09 トヨタ自動車株式会社 ＳｉＣ単結晶の製造方法
EP2881499B1 (en) * 2013-12-06 2020-03-11 Shin-Etsu Chemical Co., Ltd. Method for growing silicon carbide crystal
JPWO2015137439A1 (ja) * 2014-03-13 2017-04-06 新日鐵住金株式会社 ＳｉＣ単結晶の製造方法

Also Published As

Publication number Publication date
DE112018001768T5 (de) 2019-12-19
WO2018180013A1 (ja) 2018-10-04
US11094835B2 (en) 2021-08-17
JP6685469B2 (ja) 2020-04-22
US20200013907A1 (en) 2020-01-09
CN110462112A (zh) 2019-11-15
JPWO2018180013A1 (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
TWI410537B (zh) Silicon carbide single crystal wafer and its manufacturing method
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
CN100463216C (zh) 肖特基结合型半导体装置的制造方法
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
EP1933386B1 (en) Process for producing silicon carbide semiconductor device
CN108026663B (zh) p型4H－SiC单晶和p型4H－SiC单晶的制造方法
KR20120023710A (ko) 반도체 장치
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6624868B2 (ja) ｐ型低抵抗率炭化珪素単結晶基板
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
CN110462112B (zh) 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP5487888B2 (ja) ｎ型ＳｉＣ単結晶の製造方法
JP2005008472A (ja) 高品質４ｈ型炭化珪素単結晶、および単結晶ウェハ
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2007235162A (ja) ショットキー接合型半導体装置
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
WO2024084910A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
TW202126866A (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽半導體裝置以及碳化矽半導體裝置的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant