CN101147235A - 电子器件的金刚石基衬底 - Google Patents

电子器件的金刚石基衬底 Download PDF

Info

Publication number
CN101147235A
CN101147235A CNA2006800093550A CN200680009355A CN101147235A CN 101147235 A CN101147235 A CN 101147235A CN A2006800093550 A CNA2006800093550 A CN A2006800093550A CN 200680009355 A CN200680009355 A CN 200680009355A CN 101147235 A CN101147235 A CN 101147235A
Authority
CN
China
Prior art keywords
silicon
wafer
silicon wafer
cvd diamond
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800093550A
Other languages
English (en)
Inventor
安德鲁·J·怀特海德
克里斯托弗·J·H·沃特
吉奥弗瑞·A·斯卡丝布鲁克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Element Six Ltd
Original Assignee
Element Six Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Element Six Ltd filed Critical Element Six Ltd
Publication of CN101147235A publication Critical patent/CN101147235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于制造半导体层或器件的衬底的制造方法，包括下述步骤：提供包括适合用作用于CVD金刚石合成的衬底的至少一个第一表面的硅晶片；在所述硅晶片的第一表面上生长具有预定厚度并具有生长面的CVD金刚石层；将硅晶片的厚度减少至预定水平；以及在所述硅晶片上提供第二表面，所述第二表面适用于进一步合成至少一个半导体层或者在所述第二表面自身上合成电子器件，所述至少一个半导体适用于电子器件，并且本发明涉及适合于GaN器件生长的包含紧密附着在硅表面上的CVD金刚石层的衬底。

Description

电子器件的金刚石基衬底
技术领域
本发明涉及提供在其上可以制造半导体器件的衬底的方法，该衬底显示改善的导热率。特别地，本发明涉及在其上可以制造氮化镓(GaN)半导体器件的改善的衬底。
背景技术
电子器件的性能与在它们的制造中所使用的材料的热性质强烈相关。特别地，对于高功率器件，越有效地去除它们所产生的过剩热，则它们的工作温度就越低，它们的效率就越大，并且它们的寿命就越长。随着器件变得越来越小以及功率密度升高，对器件操作的热方面的管理就变得日益重要。
本发明特别适用的一类半导体器件是使用氮化镓作为半导体组份的那些器件。氮化镓(GaN)是具有使其很好地适用于高功率高亮度发光二极管(LED)以及高功率高频率(1-100GHz)器件例如p型高电子迁移率晶体管(HEMT)的电子性质的宽带隙半导体材料。当前可获得的GaN器件使用在包括六方蓝宝石、六方形碳化硅和{111}硅的多种单晶衬底上外延生长的六方氮化镓单晶层。但是，对于这些的每一个都有缺点。典型的配置是例如300μm厚的衬底材料的晶片，在其上生长具有大约1μm量级的厚度的AlGaN缓冲层，其中改变铝的浓度以控制晶格参数并减少界面应变，然后，最终在缓冲层上生长典型地可以具有10-50nm厚度的器件质量层GaN。
在其上生长GaN器件的衬底需要担当热扩散器(但通常称作散热器)，也就是最初扩散然后去除来自GaN器件中的“热点”(一般地在结处产生)的热量。蓝宝石和硅是容易获得且相对便宜的，所以蓝宝石倾向于用作LED的衬底(其中光通过衬底，即衬底需要在可见光谱中是透明的)，而硅用作高功率射频(RF)器件的衬底(硅具有比蓝宝石高的导热率，所以在产生更多热量的应用中是更好的)。但是，硅和蓝宝石都限制在它们之上生长的GaN器件的功率输出，因为硅或蓝宝石都不具有非常高的导热率(分别是<150W/m.K和<45W/m.K)。GaN自身的导热率没有那么高，典型地大约130W/m.K。单晶六方碳化硅(典型地4H或6H多型)是透明的且具有高的导热率(>500W/m.K)，所以如果它在大直径和低成本方面是容易获得的，那么它将对于所有GaN器件都是优选的衬底。但是，情况不是这样。
众所周知的，可以在多晶和单晶硅衬底上生长CVD金刚石，并且CVD金刚石可以具有超过1000W/m.K的导热率，其中最好的材料具有超过1800W/m.K的导热率。较少有人知道CVD金刚石和硅在热膨胀系数方面相当好地匹配，这允许在硅表面上生长厚的金刚石层。
发明内容
根据本发明，提供了一种用于制造半导体层或器件的衬底的制造方法，包括下述步骤：
-提供包括适合于用作CVD金刚石合成的衬底的至少一个第一表面的硅晶片，
-在所述硅晶片的所述第一表面上生长具有预定厚度并具有生长面的CVD金刚石层，
-将所述硅晶片的厚度减少至预定水平，以及
-在所述硅晶片上提供第二表面，所述第二表面适用于进一步合成至少一个半导体层或者在所述第二表面自身上合成电子器件，所述至少一个半导体适用于电子器件。
优选地，所述硅是单晶硅。优选地，所述硅晶片被处理，使得至少相对的大表面是基本平行的。平行的意思是指每个表面的角度相对于所述晶片的相对表面不大于5度，更优选地不大于3度，最优选地不大于1度。
术语“晶片”应当含括这样的硅板，其中，一个维度(优选地高度)比其他两个维度小至少2倍，更优选地小至少5倍，最优选地小至少10倍。
在本发明的优选实施方案中，CVD金刚石层的生长面被处理，以变成基本平整的且平行于所述硅晶片的所述第一表面。
优选地，所述硅晶片的所述第二表面与所述晶片的第一表面相对。
优选地，所述金刚石层的所述生长面抵靠着基本平的参考板设置。
优选地且特别地，在计划随后的半导体层生长并且所述随后的半导体层(一层或多层)是GaN的情况中，单晶硅晶片是{111}单晶硅晶片。这不排除硅单晶晶片的其他取向例如{100}、{110}或任何其他取向的使用。
优选地，根据本发明的第一方面的方法还包括可任选地使用AlGaN缓冲层在所述硅晶片的所述第二表面上生长GaN的步骤。
根据本发明的第一方面的优选实施方案，提供了一种制造GaN材料的方法，包括下述步骤：
-提供单晶硅晶片，其已被处理，使得大的{111}表面是平行的且至少第一表面处于适合用作CVD金刚石合成的衬底的条件，
-在所述单晶硅晶片的所述第一表面上生长具有预定厚度并具有生长面的CVD金刚石层，
-将所述硅晶片的厚度减少至预定水平，
-在所述硅晶片上提供适合于进一步合成适用于电子器件中的半导体层的第二表面，以及
-可任选地使用AlGaN缓冲层，在所述硅晶片的所述第二表面上生长GaN。
优选地，{111}单晶硅晶片上的CVD金刚石层的厚度大于100μm，优选地大于300μm，较优选地大于400μm，更优选地大于500μm，并且最优选地大于550μm。
使得表面适合于CVD金刚石的沉积的对所述硅晶片的所述第一表面的处理可以通过本领域中已知的技术来实施，所述技术包括：金刚石锯成薄晶片；机械研磨以保证晶片是平整的且具有平行表面；以及化学抛光以保证表面没有因机械处理而引入的缺陷。
优选地，所述CVD金刚石层的所述生长面被处理，以变成基本平整的且与所述硅晶片的所述第一表面平行。
使所述CVD金刚石层的所述生长面是基本平整且与所述第一(上)硅表面(参考表面)平行的处理可以使用本领域中众所周知的金刚石处理技术来实施。
已处理的金刚石面可以抵靠着基本平的参考板设置。
所述硅晶片的厚度的减少可以通过使用本领域中众所周知的宝石技术来实施。优选地，所述硅晶片被减薄，直到其小于50μm厚，优选地小于20μm厚，更优选地小于10μm厚，并且最优选地小于5μm厚。
本发明提供将减薄硅晶片的暴露(第二)表面成为适合于硅基电子器件的随后制造以及其它半导体层例如GaN的沉积的步骤。所需步骤在这两种情况中是相同的且是本领域中熟知的。
在发明的优选实施方案中，将GaN层沉积到减薄硅晶片的(第二)制备表面上，其中可任选地，GaN层的沉积在AIGaN缓冲层之后或者与AlGaN缓冲层结合在一起。
在优选实施方案情况下的结果是适合于GaN器件制造的衬底，该GaN器件包括紧密地附着在薄(优选地<20μm)单晶{111}硅晶片的表面上的体型多晶CVD金刚石层(优选地>300μm厚)。(术语“紧密地附着”应当包括“键合”。)
该衬底具有远远高于碳化硅的热性能。而且，它更便宜且在大直径方面容易获得。
根据本发明的第二方面，提供了适合于GaN器件生长的衬底，该衬底包含紧密附着在硅晶片的表面上的CVD金刚石层。该晶片优选地是单晶硅晶片，最优选地是单晶{111}硅晶片。
对于根据本发明的方法的优化存在几个参数。
首先，通过与硅接触的金刚石的成核层获得良好的导热率是有利的。成核层优选地是完全致密的。这可以通过高成核密度来最好地获得。高成核密度可以通过例如本领域中已知的那些引晶方法来获得，典型地使用合适的金刚石磨粒以及机械地或通过其他装置(例如使用超声波处理)使用该磨粒来磨光硅的表面。控制生长的初始金刚石的条件也是重要的。成核密度可以用例如通过刻蚀并然后对暴露表面的显微镜检查的硅的总去除量、或者横截面的制备等来表征。
其次，保持最终产品平整以便器件处理是有利的。这可能需要用以控制金刚石层中的应力或者用以补偿否则可能发生的任何应力导致弯曲的技术。用于控制平整度的技术也是本领域中已知的，例如控制整个晶片的生长和温度均匀性，在用于合成的装配过程中对衬底预加应力以便抵抗剥离时的任何内向生长应力，或者钳制其在稍微弯曲的衬底上的平整生长，等等。
第三，单晶硅晶片的晶格常数可以通过掺杂或者通过同位素控制来修改，以进一步使硅与器件层例如在硅晶片的表面上生长的GaN匹配。
最后，CVD金刚石层可以比300μm薄，并且可以薄至100μm或更薄。在这种情形中，优选地，CVD金刚石层与用来提供支撑或机械强度的另一个第二材料层结合存在。该第二材料可以包括参考板。应当认识到，在该布置下不十分需要该第二材料具有高的导热率，但第二材料与GaN的器件处理兼容是优选的。当这样支撑金刚石时，可以在减少硅晶片的厚度的阶段中附上该支撑，或者可以在该阶段之后添加它。
在金刚石层夹置在硅晶片和支撑材料之间的该配置中，金刚石层充当热扩散器，从而减小在硅晶片的相对表面上制造的电子器件的峰值温度。典型地，金刚石层的厚度至少大至特征器件尺寸以及电子器件与硅-金刚石界面的间隔中的较大者，并且一般地基本上比这个更大。
附图说明
现在将参考图1描述发明，图1示意性地示出根据本发明的制造方法。
具体实施方式
在图1中，硅晶片1具有为CVD金刚石合成而准备的上表面(步骤A)。在硅晶片1上生长CVD金刚石层2。通过可任选的平面化步骤B，使CVD金刚石层2平面化。然后，在减薄步骤C中减薄硅晶片1。然后，将硅晶片1的相对表面处理成(步骤D)适合于器件制造或GaN外延层3沉积(步骤E)。
另一可选的方式是，可以在平面化CVD金刚石2之前减薄硅晶片1(步骤F)。其后，将硅晶片1的相对表面处理成(步骤G)适合于器件制造或GaN外延层3沉积(步骤H)。
实例
通过下面的非限制性例子进一步举例说明本发明。
从商业硅源获得2.0mm厚的且直径为2”的硅晶片。将晶片定向，使得主表面处于(111)平面的1°以内。晶片的一个表面被机械锯切，然后被磨平，该表面的外观是灰光的。另一个表面被锯切，磨平，然后机械抛光以去除所有机械损伤，该表面的外观是像镜子似的。
衬底的像镜子似的表面用作在其上生长CVD金刚石层的表面。通过将晶片浸入容纳2-4μm金刚石粉末的丙-2-醇悬浮液的烧杯中，然后在超声波中搅拌30分钟，从而在表面引晶。在超声波搅拌之后，使用丙-2-醇冲洗掉多余的引晶粉末，并且使用压缩氩气干燥引晶后的晶片。
将引晶后的衬底放置在CVD金刚石合成系统中。所使用的系统是在2.45GHz下工作的微波等离子体辅助系统。用于合成的条件是16kPa，其中正向功率是～3kW，总气流(包含20sccm的甲烷、25sccm的氩气和平衡氢气)是645sccm。生长被继续，直到CVD层达到大约450μm的厚度，此时关闭合成系统。
然后，使用标准的金刚石处理技术磨平在其硅衬底上的所得到的CVD金刚石层的生长表面，直到整个表面是平整的且与硅背表面参考平面平行。此时，使用光针式轮廓仪所测量的表面的Ra是大约250nm，金刚石层的厚度是380μm，并且硅衬底上的金刚石层的前表面和后表面在±10μm内是平行的。
在平面化之后，将硅-金刚石晶片翻转，并且将硅衬底磨平，直到在CVD金刚石层的后表面留下具有大约20μm厚度的硅晶片。此时，使用Syton化学机械抛光硅表面，以获得无损伤表面。
现在对象包括在其成核表面上紧密附着20μm厚<111>硅晶片的380μm厚的CVD金刚石层。硅晶片具有这样的一个表面，该表面本身适合于电子器件的制造，但是也可以用作用于通过本领域中已知的任何方法沉积薄GaN外延层的衬底。

Claims (29)

1.一种用于制造半导体层或器件的衬底的制造方法，包括下述步骤：
-提供包括适合于用作CVD金刚石合成的衬底的至少一个第一表面的硅晶片，
-在所述硅晶片的第一表面上生长具有预定厚度并具有生长面的CVD金刚石层，
-将硅晶片的厚度减少至预定水平，以及
-在所述硅晶片上提供第二表面，所述第二表面适用于进一步合成至少一个半导体层或者在所述第二表面自身上合成电子器件，所述至少一个半导体适用于电子器件。
2.如权利要求1所述的方法，其中所述硅是单晶硅。
3.如权利要求1和2中的任一个所述的方法，其中所述硅晶片被处理，使得至少相对的大表面是基本平行的。
4.如前述权利要求中的任一个所述的方法，其中所述CVD金刚石层的所述生长面被处理，以变得基本平整且平行于的硅晶片的所述第一表面。
5.如前述权利要求中的任一个所述的方法，其中所述硅晶片的所述第二表面与所述晶片的所述第一表面相对。
6.如前述权利要求中的任一个所述的方法，其中所述单晶硅晶片是{111}单晶硅晶片。
7.如前述权利要求中的任一个所述的方法，还包括将所述金刚石层的所述生长面抵靠着基本平的参考板设置的步骤。
8.如前述权利要求中的任一个所述的方法，还包括在所述硅晶片的所述第二表面上生长GaN的步骤。
9.如前述权利要求8所述的方法，其中使用AlGaN缓冲层。
10.一种制造GaN材料的方法，包括下述步骤：
-提供单晶硅晶片，其已被处理，使得大的{111}表面是平行的且至少第一表面处于适合用作用于CVD金刚石合成的衬底的条件，
-在所述单晶硅晶片的第一表面上生长具有预定厚度并具有生长面的CVD金刚石层，
-将所述硅晶片的厚度减少至预定水平，
-在所述硅晶片上提供第二表面，该第二表面适合合成适用于电子器件中的半导体层，以及
-在所述硅晶片的所述第二表面上生长GaN。
11.如权利要求10所述的方法，还包括处理所述CVD金刚石层的所述生长面以变得基本平整且平行于所述硅晶片的所述第一表面的步骤。
12.如权利要求11所述的方法，还包括将已处理的金刚石面抵靠着基本平整的参考板设置的步骤。
13.如前述权利要求中的任一个所述的方法，其中在所述单晶硅晶片上的CVD金刚石层大于100μm。
14.如前述权利要求13所述的方法，其中在所述单晶硅晶片上的CVD金刚石层大于300μm。
15.如前述权利要求13所述的方法，其中在所述单晶硅晶片上的CVD金刚石层大于400μm。
16.如前述权利要求13所述的方法，其中在所述单晶硅晶片上的CVD金刚石层大于500μm。
17.如前述权利要求13所述的方法，其中在所述单晶硅晶片上的CVD金刚石层大于550μm。
18.如前述权利要求中的任一个所述的方法，其中所述硅晶片的减薄通过使用宝石技术来实施。
19.如前述权利要求中的任一个所述的方法，其中所述硅晶片被减薄，直到小于50μm厚为止。
20.如权利要求19所述的方法，其中所述硅晶片被减薄，直到小于20μm厚为止。
21.如权利要求19所述的方法，其中所述硅晶片被减薄，直到小于10μm厚为止。
22.如权利要求19所述的方法，其中所述硅晶片被减薄，直到小于5μm厚为止。
23.如前述权利要求中的任一个所述的方法，还包括将所述硅表面抛光成高水平且足够低的缺陷密度以使其适合于GaN的生长的步骤。
24.如前述权利要求中的任一个所述的方法，其中所述GaN层在AlGaN缓冲层之后或与AlGaN缓冲层结合。
25.一种适合于GaN器件生长的包含紧密附着在硅表面上的CVD金刚石层的衬底。
26.如权利要求25所述的衬底，其中所述硅表面是单晶硅表面。
27.如权利要求25所述的衬底，其中所述硅表面是单晶{111}硅表面。
28.一种根据本发明的制造方法，其基本上如在前文描述或示例的一样。
29.一种根据本发明的衬底，其基本上如在前文描述或示例的一样。
CNA2006800093550A 2005-03-21 2006-03-20 电子器件的金刚石基衬底 Pending CN101147235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0505752.6 2005-03-21
GBGB0505752.6A GB0505752D0 (en) 2005-03-21 2005-03-21 Diamond based substrate for gan devices

Publications (1)

Publication Number Publication Date
CN101147235A true CN101147235A (zh) 2008-03-19

Family

ID=34531585

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800093550A Pending CN101147235A (zh) 2005-03-21 2006-03-20 电子器件的金刚石基衬底

Country Status (7)

Country Link
US (1) US7842134B2 (zh)
EP (2) EP1861865A1 (zh)
JP (1) JP2008533312A (zh)
KR (1) KR20070114218A (zh)
CN (1) CN101147235A (zh)
GB (1) GB0505752D0 (zh)
WO (1) WO2006100559A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689483B (zh) * 2007-04-27 2012-07-04 阿祖罗半导体股份公司 第ⅳ族衬底表面上的氮化物半导体元件层结构
CN110828292A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于复合衬底的半导体器件及其制备方法
CN107978659B (zh) * 2016-10-21 2021-05-28 三星电子株式会社 制造氮化镓衬底的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US8932403B1 (en) * 2009-02-18 2015-01-13 Sandia Corporation Method of fabricating low-dislocation-density epitaxially-grown films with textured surfaces
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
GB201010705D0 (en) 2010-06-25 2010-08-11 Element Six Ltd Substrates for semiconductor devices
US9783885B2 (en) 2010-08-11 2017-10-10 Unit Cell Diamond Llc Methods for producing diamond mass and apparatus therefor
US10258959B2 (en) 2010-08-11 2019-04-16 Unit Cell Diamond Llc Methods of producing heterodiamond and apparatus therefor
EP2437020B1 (de) * 2010-10-01 2015-08-12 Ivoclar Vivadent AG Mikrowellenofen
US8698161B2 (en) 2010-12-17 2014-04-15 Raytheon Company Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
WO2013062584A1 (en) 2011-10-28 2013-05-02 Hewlett-Packard Development Company, L.P. Devices including a diamond layer
GB201121659D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
GB201121666D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Synthetic diamond coated compound semiconductor substrates
GB201121655D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
GB201301560D0 (en) 2013-01-29 2013-03-13 Element Six Ltd Synthetic Diamond Heat Spreaders
EP2936550B1 (en) * 2012-12-18 2021-05-19 RFHIC Corporation Substrates for semiconductor devices
CN103352208B (zh) * 2013-07-17 2015-08-12 沈阳工程学院 ECR-PEMOCVD在镀金刚石薄膜的Si上低温沉积InN薄膜的制备方法
JP6112485B2 (ja) 2013-09-19 2017-04-12 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
GB201502698D0 (en) * 2015-02-18 2015-04-01 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
US9583607B2 (en) 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
US9780181B1 (en) 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
DE102019115589A1 (de) 2018-07-17 2020-01-23 Ii-Vi Delaware, Inc. Elektrodenbegrenzter resonator
US11738539B2 (en) * 2018-07-17 2023-08-29 II-VI Delaware, Inc Bonded substrate including polycrystalline diamond film
US11750169B2 (en) 2018-07-17 2023-09-05 Ii-Vi Delaware, Inc. Electrode-defined unsuspended acoustic resonator
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
CN111933758B (zh) * 2020-07-13 2023-07-18 福建晶安光电有限公司 衬底加工方法、外延用衬底及半导体发光元件及制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131963A (en) * 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689483B (zh) * 2007-04-27 2012-07-04 阿祖罗半导体股份公司 第ⅳ族衬底表面上的氮化物半导体元件层结构
CN107978659B (zh) * 2016-10-21 2021-05-28 三星电子株式会社 制造氮化镓衬底的方法
CN110828292A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于复合衬底的半导体器件及其制备方法

Also Published As

Publication number Publication date
GB0505752D0 (en) 2005-04-27
EP2428982A1 (en) 2012-03-14
US7842134B2 (en) 2010-11-30
WO2006100559A1 (en) 2006-09-28
JP2008533312A (ja) 2008-08-21
EP1861865A1 (en) 2007-12-05
US20080206569A1 (en) 2008-08-28
KR20070114218A (ko) 2007-11-29

Similar Documents

Publication Publication Date Title
CN101147235A (zh) 电子器件的金刚石基衬底
TWI402385B (zh) 鑽石底半導體裝置以及其相關方法
CN101521155B (zh) 制备具有单晶薄膜的基板的方法
TWI310795B (en) A method of fabricating an epitaxially grown layer
US7446045B2 (en) Method of manufacturing nitride substrate for semiconductors
KR101742326B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
JP2008538658A5 (zh)
JP2006290676A (ja) Ｉｉｉ−ｖ族窒化物半導体基板およびその製造方法
TW200933736A (en) Method for the producing a semiconductor structure
JP3890416B2 (ja) 窒化物半導体基板及びその製造方法
CN108807153A (zh) 基于表面活化键合工艺的金刚石基氮化镓晶体管及制备法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
GB2510248A (en) High thermal conductivity heat dissipating synthetic diamond wafers for gallium nitride based semiconductor devices
JP2013116826A (ja) ムライトを主成分とする焼結体
CN109312491B (zh) 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
JP2003218031A (ja) 半導体ウェーハの製造方法
JP2008053372A (ja) 半導体デバイスの製造方法
JP2007123858A (ja) ３−５族窒化物半導体の製造方法
CN110517950B (zh) 一种在金刚石衬底上制备闪锌矿GaN薄膜的方法
JP2010109081A (ja) Ｌｅｄ発光素子用金属基複合材料基板及びそれを用いたｌｅｄ発光素子
JP4998407B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2001253794A (ja) 半導体バルク単結晶の製造方法
WO2022079939A1 (ja) Ｉｉｉ族元素窒化物半導体基板
KR100890085B1 (ko) 질화물 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication