JP2006290676A - Ｉｉｉ−ｖ族窒化物半導体基板およびその製造方法 - Google Patents

Ｉｉｉ−ｖ族窒化物半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2006290676A
JP2006290676A JP2005113416A JP2005113416A JP2006290676A JP 2006290676 A JP2006290676 A JP 2006290676A JP 2005113416 A JP2005113416 A JP 2005113416A JP 2005113416 A JP2005113416 A JP 2005113416A JP 2006290676 A JP2006290676 A JP 2006290676A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
group iii
semiconductor crystal
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005113416A
Other languages
English (en)
Other versions
JP4849296B2 (ja
Inventor
Yuichi Oshima
祐一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005113416A priority Critical patent/JP4849296B2/ja
Priority to US11/176,687 priority patent/US20060226414A1/en
Publication of JP2006290676A publication Critical patent/JP2006290676A/ja
Priority to US12/662,461 priority patent/US8143702B2/en
Application granted granted Critical
Publication of JP4849296B2 publication Critical patent/JP4849296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 基板特性の面内不均一をなくし、これまでにない高品質かつ高均一なIII−Ｖ族窒化物半導体基板およびその製造方法を提供することにある。
【解決手段】 第一の半導体結晶基板を準備し、この第一の半導体結晶基板を接着によりサセプタ上に固定し、この第一の半導体結晶基板上にIII−Ｖ族窒化物系半導体結晶を成長する。
【選択図】 図１

Description

本発明は、III−Ｖ族窒化物半導体基板およびその製造方法に関するものである。
窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＡｌＧａＮ）等のＧａＮ系化合物半導体は、青色発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）用材料として、脚光を浴びている。さらに、ＧａＮ系化合物半導体は、耐熱性や耐環境性が良いという特徴を活かして、電子デバイス用素子への応用開発も始まっている。
現在広く実用化されているＧａＮ成長用の基板はサファイアであり、単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般に用いられている。
しかしながら、サファイア基板はＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮやＧａＮのバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にＧａＮを成長させる方法が提案されている（特許第３０２６０８７号、特許第２７５１９６３号、特公平８−８２１７号公報）。
この低温成長窒化物層をバッファ層として用いることで、ＧａＮの単結晶エピタキシャル成長は可能になった。しかし、この方法でも、やはり基板と結晶の格子のずれは如何ともし難く、ＧａＮは無数の欠陥を有している。この欠陥は、ＧａＮ系ＬＤを製作する上で障害となることが予想される。
上記のような理由から、ＧａＮ自立基板の出現が切に望まれている。ＧａＮは、ＳｉやＧａＡｓのように融液から大型のインゴットを引き上げることが困難なため、例えば（１）超高温高圧法、（２）フラックス法、（３）ＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハイドライド気相成長法）などの種々の方法が試みられている。
窒化物半導体自立基板を作製する代表的な方法は、サファイア等の異種基板上にＨＶＰＥ法を用いて厚いＧａＮ層を形成し、成長後に異種基板を除去することで自立ＧａＮ基板とする方法である（ＶＡＳ法：特許文献４参照）。これは、空隙を有する層を歪み緩和層として機能させ、下地基板とIII族窒化物半導体層との格子定数差や熱膨張係数差に起因する歪みを緩和するものであり、これにより、欠陥密度が低く、結晶品質の良好な反りのないIII族窒化物半導体基板を得ることができ、基板の除去を容易に行うことができるとされている。この技術によって低転位のＧａＮ基板が実現しつつあり、市場にも出回り始めている。
特許第３０２６０８号公報 特許第２７５１９６３号公報 特公平８−８２１７号公報 特開２００３−１７８９８４号公報
しかしながら、実用に足るような高品質で大型のＧａＮ単結晶はいまだ得られていない。
例えば、超高温高圧法では、数万気圧、数千度の条件を必要とするため、結晶の大型化が困難であり、現在のところ直径数ｍｍ厚さ数十ｍｍ程度のものしか得られていない。
フラックス法の場合の成長条件は、数百気圧、１０００℃程度の条件で済むものの、直径が数ｍｍで厚さが数十ｍｍ程度のものしか得られていない。窒素抜けや、フラックスであるＮａやＣａの結晶中への混入の問題もある。成長初期の核発生の制御が困難なため、多結晶の混入も起こりやすい。
ＨＶＰＥ法では、直径５．０８ｃｍ（２インチ）程度の結晶が開発されつつあるが、デバイス作製の経済的な観点からは、直径７．６２ｃｍ（３インチ）以上のより大型の単結晶ウェハが望まれている。しかしながら、そのような大型化を行うと特性の面内不均一が顕著になり、せっかくの大面積が無意味になってしまうという問題があった。例えば、転位密度の不均一は個々のデバイスの信頼性のばらつきをうむ。電気抵抗率（キャリア濃度）のばらつきは動作電圧をばらつかせる。結晶方位の不均一は、活性層のＩｎＧａＮ組成を不均一にするため、発光波長のばらつきを生む。厚さの不均一、特に基板裏面の平坦性はデバイスのエピタキシャル層成長時の温度分布の不均一につながり、特に活性層のＩｎＧａＮの組成に影響を与え、発光波長を不均一にしてしまう。
本発明の目的は、上述の問題を解決し、基板特性の面内不均一をなくし、これまでにない高品質かつ高均一なIII−Ｖ族窒化物半導体基板およびその製造方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項１の発明に係るIII−Ｖ族窒化物半導体基板は、III−Ｖ族窒化物系半導体結晶からなる自立したIII−Ｖ族窒化物半導体基板であって、前記基板の面積は４５ｃｍ2以上であり、前記基板の厚みは２００μｍ以上であり、前記基板の表面における平均転位密度の値Ａが２×１０7ｃｍ-2以下であり、前記基板の表面における転位密度の最大値がＡ×１５０％以下であることを特徴とする。
請求項２の発明は、請求項１記載のIII−Ｖ族窒化物半導体基板において、前記基板の表面における基板面内の結晶軸のばらつきが±０．３°以内であることを特徴とする。
請求項３の発明は、請求項１記載のIII−Ｖ族窒化物半導体基板において、前記基板の表面における任意の点でのキャリア濃度と基板面内の平均キャリア濃度との差が±２０％以内であることを特徴とする。
請求項４の発明は、請求項１記載のIII−Ｖ族窒化物半導体基板において、前記基板面内の任意の点での基板の厚みと平均基板厚みとの差が±１０μｍ以内であることを特徴とする。
請求項５の発明は、請求項１記載のIII−Ｖ族窒化物半導体基板において、前記III−Ｖ族窒化物系半導体結晶のＸ線回折のロッキングカーブの半値幅が２５０ｓｅｃ以下であることを特徴とする。
請求項６の発明は、請求項１記載のIII−Ｖ族窒化物半導体基板において、前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする。
請求項７の発明に係るIII−Ｖ族窒化物半導体基板の製造方法は、第一の半導体結晶基板を準備し、サセプタ上に前記第一の半導体結晶基板を接着し、前記第一の半導体結晶基板上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とする。
請求項８の発明は、請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法は、前記第一の半導体結晶基板が、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板であることを特徴とする。
請求項９の発明は、請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記第一の半導体結晶基板を、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板とし、前記異種基板上に、第一のIII−Ｖ族窒化物系半導体結晶を形成し、当該第一のIII−Ｖ族窒化物系半導体結晶をボイド化し、当該ボイド化した第一のIII−Ｖ族窒化物系半導体結晶の上に第二のIII−Ｖ族窒化物系半導体結晶を形成し、前記異種基板および前記第一のIII−Ｖ族窒化物系半導体結晶を除去して前記第二のIII−Ｖ族窒化物系半導体結晶を前記III−Ｖ族窒化物系半導体結晶とすることを特徴とする。
請求項１０の発明は、請求項８又は９記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記異種基板がサファイア基板であることを特徴とする。
請求項１１の発明は、請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記第一の半導体結晶基板が、前記III−Ｖ族窒化物系半導体結晶と組成が同じ種結晶基板であることを特徴とする。
請求項１２の発明は、請求項７に記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする。
請求項１３の発明に係るIII−Ｖ族窒化物半導体基板の製造方法は、第一の半導体結晶基板を準備し、サセプタ上に前記第一の半導体結晶基板を載せ、前記第一の半導体結晶基板の前記サセプタと対向する面とは反対側の面から、当該第一の半導体結晶基板の反対側の面の一部が露出するように前記第一の半導体結晶基板を前記サセプタに押さえつけて固定し、前記第一の半導体結晶基板の露出した前記反対側の面の上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とする。
請求項１４の発明に係るIII−Ｖ族窒化物半導体基板の製造方法は、第一の半導体結晶基板を準備し、サセプタ上に前記第一の半導体結晶基板を接着し、前記第一の半導体結晶基板の前記サセプタと対向する面とは反対側の面から、当該第一の半導体結晶基板の反対側の面の一部が露出するように前記第一の半導体結晶基板を前記サセプタに押さえつけて固定し、前記第一の半導体結晶基板の露出した前記反対側の面の上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とする。
請求項１５の発明は、請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記第一の半導体結晶基板は、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板であることを特徴とする。
請求項１６の発明は、請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記第一の半導体結晶基板を、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板とし、前記異種基板上に、第一のIII−Ｖ族窒化物系半導体結晶を形成し、当該第一のIII−Ｖ族窒化物系半導体結晶をボイド化し、当該ボイド化した第一のIII−Ｖ族窒化物系半導体結晶の上に第二のIII−Ｖ族窒化物系半導体結晶を形成し、前記異種基板および前記第一のIII−Ｖ族窒化物系半導体結晶を除去して前記第二のIII−Ｖ族窒化物系半導体結晶を前記III−Ｖ族窒化物系半導体結晶とすることを特徴とする。
請求項１７の発明は、請求項１５又は１６記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記異種基板がサファイア基板であることを特徴とする。
請求項１８の発明は、請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記第一の半導体結晶基板は、前記III−Ｖ族窒化物系半導体結晶と組成が同じ種結晶基板であることを特徴とする。
請求項１９の発明は、請求項１３〜１８のいずれかに記載のIII−Ｖ族窒化物半導体基板の製造方法において、前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする。
＜発明の要点＞
本発明の特長は、ハイドライド気相成長（ＨＶＰＥ）法による窒化物半導体の成長において、成長中の結晶温度を均一に保つことによって成長速度や不純物濃度を均一化する。さらに、それに付随して変化する転位密度などの諸特性も目覚しく向上させることにある。
本発明者は、鋭意検討の結果、先述のような基板特性の面内不均一の原因の根本は、成長温度の不均一にあることを見出した。
すなわち、第一に、成長温度の不均一は成長速度の不均一を生む。ＧａＮのヘテロエピタキシャル成長は一般に多数の成長初期核が発生し、成長の進行に伴ってそれらが互いに結合し、最終的に平坦な２次元成長に移行する、いわゆるＶｏｌｍｅｒ−Ｗｅｂｅｒ型の成長様式をとる。成長速度が異なると、成長初期における核発生密度やその後の平坦化の様子が変わるため、最終表面の転位密度もそれに伴って変化する。また、成長速度が異なれば、ドーパントの取り込み密度も変化するから、キャリア濃度や電気抵抗率の不均一を引き起こす。ＧａＮ結晶は、一般に成長後にその両面を研磨してからウェハとして用いるが、転位密度やキャリア濃度が異なると研磨速度が面内で不均一になり、最終的に厚さが不均一になりやすいという問題もある。
第二に、成長温度の不均一は結晶の反りを引き起こす。従って、結晶軸の面内ばらつきの大きい結晶が成長してしまいやすい。
以上のことから、大径基板の特性を均一にするには、成長温度を均一にすることが重要である。通常、ＧａＮの結晶成長は、種基板をグラファイトやＳｉＣ等の黒体でできたサセプタ上で行われる。ＧａＮやサファイアは透明体なため、基板加熱は主としてサセプタからの熱伝導によって行われる。従って、基板とサセプタとの接触を均一に保つことが重要である。
従って、平坦な基板を平坦なサセプタ上に設置することで熱接触を充分にとるようにするのは当然である。しかし、一般的なホモエピタキシャル成長や、薄膜のヘテロエピタキシャル成長と異なり、数百μｍにも達するような厚膜のヘテロエピタキシャル成長では、実は成長中に基板が大きく反ってしまい、熱接触が不均一になるという問題が存在することに発明者らは気がついた。すなわち、サファイア等の異種基板上のＧａＮの成長は、先述したＶｏｌｍｅｒ−Ｗｅｂｅｒ型の成長様式をとるが、成長初期核同士の合体の際に、表面エネルギーを最小にするために核同士が互いに引きつけ合い、必然的に引っ張り応力が生じてしまう。成長膜が下地基板に対して充分に薄い場合にはさほど問題にならないが、今回のように、成長層の厚さが下地基板の厚さに対して同等かそれ以上に達するような場合は、熱分布に深刻な影響を与えるほどの大きな反りを生じてしまう。
そのような状況を回避するための手法として、本発明者は次のようなものを考案した。
（１）下地基板とサセプタとを接着する。例えば、アルミナ系の高温用接着剤を用いれば、１０００℃以上の高温でも十分な強度を発揮する。
（２）下地基板を、サセプタに対して機械的に抑えつける。例えば、リング状の治具を用いて下地基板をサセプタにビス止めで固定し、窓の開いた部分に成長する。
（３）下地基板を厚くする。剛性が高まり、応力に対して変形しにくくなる。
（４）下地基板裏面に不透明体を形成する。例えば、下地基板裏面にカーボン薄膜層を形成すれば、サセプタと離れてもその部分の温度低下を防ぐことができる。
以上のような方策を適宜組合せることにより、次のような高い均一性をもった大型基板を実現することができる。すなわち、７．６２ｃｍ（３インチ）以上の直径（もしくは、それに相当する４５ｃｍ2以上の面積）と、ハンドリング時に割れないための充分な剛性を与える２００μｍ以上の平均厚さを有するIII−Ｖ族窒化物半導体基板において、
（Ａ）転位密度の平均値が２×１０7ｃｍ-2以下であり、その最大値が平均値の１５０％以下である。
（Ｂ）ｃ軸の面内ばらつき（主面とｃ軸との成す角度）が±０．３度以下である。
（Ｃ）電気抵抗率（キャリア濃度）の面内ばらつきが平均値に対して±２０％以内である。
（Ｄ）厚さの面内ばらつきが、平均値に対して±１０μｍ以下である。
本発明による基板を用いれば、大面積のデバイス用エピタキシャル層を均一に作製できるため、非常に経済的である。
本発明によれば、成長温度の不均一による基板特性の面内不均一をなくし、これまでにない高品質かつ高均一なIII−Ｖ族窒化物半導体基板を得ることができる。
以下、本発明を図示の実施の形態に基づいて説明する。
＜従来例：ただのテンプレートで３インチ基板作製＞
説明の便宜上、先に従来技術の一例を図３を用いて説明する。
図３において、はじめに、直径７．６２ｃｍ（３インチ）、厚さ３３０μｍのｃ面サファイア基板１上に、ＭＯＶＰＥ法で、厚さ３００ｎｍの下地ＧａＮ層２を形成した（図３（ａ）（ｂ））。
これをＨＶＰＥ炉にセットし、ＳｉドープのＧａＮ厚膜３を成長させた（図３（ｃ））。キャリアガスとしてＮ2：Ｈ2＝９：１の混合ガスを用いた。原料分圧はＧａＣｌ＝９×１０-3ａｔｍ、ＮＨ3＝５×１０-2ａｔｍとした。Ｎ型ドーピングのために、ＳｉＨ2Ｃｌ2ガスを５×１０-4ａｔｍの分圧で流した。成長温度は１０７０℃である。
得られたＧａＮ結晶（ＧａＮ厚膜３）の厚さは中心部が８００μｍ、最外周部で５００μｍと、大きな分布をもっていた。
サファイア基板１の裏面からＹＡＧレーザを入射し、界面のＧａＮ結晶を分解することでＧａＮ基板４を分離した（図３（ｄ））。分離したＧａＮ基板４は凹面に反っており、その曲率半径は約３ｍであった。このＧａＮ基板の両面を研磨することによって、中心部の厚さ４３０μｍをもつ３インチＧａＮ自立基板５を得たが（図３（ｅ））、最外周部では厚さが４００μｍと、大きく落ち込んでいた。
このＧａＮ基板（ＧａＮ自立基板５）の諸特性の均一性を評価したところ、大きな面内分布をもつことがわかった。まず、転位密度が中心部で１×１０7ｃｍ-2であるのに対し、最外周部では２×１０7ｃｍ-2であった。キャリア濃度は中心部が１×１０18ｃｍ-3であるのに対し、最外周部では３×１０18ｃｍ-3であった。これらの分布は、成長速度の面内分布が大きいことに起因すると考えられる。基板の外側ほど研磨レートが速く、外周の厚さが小さくなってしまったのは、転位密度とキャリア濃度の不均一性を反映したものと考えられる。また、ｃ軸が基板中心側に傾いており、±約０．７度と、大きく傾いていた。この傾きは、反った基板をそのまま研磨したために生じたものと考えられる。
このＧａＮ自立基板５を用いて、青色発光ダイオードのエピタキシャル成長を行った。ＭＯＶＰＥ法で青色発光ダイオード（ＬＥＤ）を作製した。活性層はＩｎＧａＮ／ＡｌＧａＮの多重量子井戸構造であり、これをＡｌＧａＮのクラッド層が挟む構造とした。得られたＬＥＤの発光波長は４０５±１５ｎｍとばらつきが大きく、エピタキシャルウェハの全面積のうち、９０％は規格外となってしまった。これは、用いたＧａＮ基板の結晶方位が不均一だったため、活性層のＩｎＧａＮの組成が面内でばらついたためと考えられる。素子寿命の加速試験によれば、１Ｗの高出力動作時の寿命が１万時間以下のものが１０％程度存在した。これは、局所的に転位密度の高い領域が原因であると考えられる。
＜実施例１：厚いサファイア使用で反り防止＞
図１に本発明の第一の実施例を示す。
はじめに、直径３インチ、厚さ６５０μｍのｃ面単結晶サファイア基板６の表面に、厚さ３００ｎｍの下地ＧａＮ層７を、ＭＯＶＰＥ（有機金属気相成長法）を用いて成長した（図１（ａ）（ｂ））。
これを従来例と同様のＨＶＰＥ炉にセットし、ＧａＮ厚膜８を成長させた。このとき、キャリアガスとしてＮ2：Ｈ2＝１：１の混合ガスを用いた。原料分圧はＧａＣｌ＝９×１０-3ａｔｍ、ＮＨ3＝１×１０-1ａｔｍとした。ドーピングのために、ＳｉＨ2Ｃｌ2ガスを５×１０-4ａｔｍの分圧で流した。成長温度は１０７０℃である。
成長後、サファイア基板の裏面からＹＡＧレーザを入射し、界面のＧａＮ結晶を分解することでＧａＮ厚膜８を分離し、ＧａＮ基板９を得た（図１（ｄ））。
得られたＧａＮ基板９の厚さは中心部が８００μｍ、最外周部で７００μｍと、分布が大きく改善していた。また、曲率半径も約１０ｍと、反りが大きく緩和されていた。これは、厚いサファイアを用いたためと考えられる。膜厚分布の改善は、成長中の反りが小さくなったため、サセプタとの接触が均一になり、成長温度が面内で均一になったためと考えられる。
このＧａＮ基板９の両面を研磨した（図１（ｅ））。膜厚分布と反りが改善されたため、成長膜厚が薄いのにもかかわらず、この基板の両面を研磨することによって、均一な厚さ（４３０μｍ）をもつ３インチＧａＮ自立基板１０を得ることができた。
このＧａＮ基板（ＧａＮ自立基板１０）の諸特性の均一性を評価したところ、大きな改善が見られた。まず、転位密度が中心部で１×１０7ｃｍ-2であるのに対し、最外周部でも１．４×１０7ｃｍ-2と均一であった。キャリア濃度は中心部が１×１０18ｃｍ-3であるのに対し、最外周部でも１．３×１０18ｃｍ-3であった。ｃ軸の傾きは±０．２１度であった。
＜実施例２：サファイア裏面にカーボン塗布してさらに均一性向上＞
実施例１において、サファイア基板裏面に厚さ約１μｍのカーボン層を形成してからＨＶＰＥ成長を行った。すると、成長中の温度分布がさらに改善され、アズグロウン時の膜厚分布は中心で８００μｍ、最外周部で７５０μｍであった。
ＧａＮ基板の特性にも改善が見られた。まず、転位密度は中心部でも最外周部でも１×１０7ｃｍ-2であった。キャリア濃度は中心部でも最外周部でも１×１０18ｃｍ-3であった。ｃ軸の傾きは±０．１８度であった。
＜実施例３：サファイア基板をサセプタに接着＋ＶＡＳ法＞
本発明の第三の実施例を図２を参照しながら説明する。
まず実施例１と同様にして、直径３インチ、厚さ３３０μｍのｃ面単結晶サファイア基板６を用意した（図２（ａ））。
次に、このサファイア基板６上に、厚さ３００ｎｍのＧａＮ薄膜（下地ＧａＮ層１７）を形成した。これに厚さ２０ｎｍのＴｉを真空蒸着した。その後、Ｈ2：ＮＨ3＝４：１の混合気流中、１０６０℃で３０分間の熱処理を施した。すると、Ｔｉは窒化されてＴｉＮ層になるのと同時に、数十ｎｍ程度の多数の微細孔を有するメッシュ状の構造（ＴｉＮナノマスク１１）に変化した。一方、ＧａＮ層１７はエッチングされ、サファイア基板まで到達するボイドが多数形成された（図２（ｂ））。
このボイド形成基板を、アルミナ系の高温用接着剤１２を用いてグラファイトサセプタに抑えつけて接着した状態でＨＶＰＥ炉にセットした（図２（ｃ））。
その後、厚さ８００μｍのＧａＮ厚膜１８を成長した（図２（ｄ））。成長に用いた原料はＮＨ3とＧａＣｌである。また、供給ガス中のＧａＣｌ分圧、ＮＨ3分圧は、それぞれ、８×１０-3ａｔｍ、８×１０-2ａｔｍである。成長は常圧で行い、成長温度は１０４０℃とした。ドーピングのために、ＳｉＨ2Ｃｌ2ガスを５×１０-4ａｔｍの分圧で流した。
成長終了後の冷却過程においてＧａＮ厚膜１８が自然に剥離し、直径３インチのＧａＮ自立基板１９が得られた（図２（ｅ））。このＧａＮ基板の厚さ分布は８００±１０μｍであり、非常に均一であった。
このＧａＮ基板の転位密度をカソードルミネセンス法によって測定したところ、平均値で１×１０6ｃｍ-2と非常に小さいことがわかった。また、そのばらつき（面内分布）も１±０．２×１０6ｃｍ-2と極めて均一であることが明らかになった。（０００２）反射のＸ線ロッキングカーブの半値幅は４０秒であり、低転位を裏付ける結果となった。さらに、結晶軸（ｃ軸）のばらつきが±０．１度、キャリア濃度のばらつきが（３．０±０．２）×１０18ｃｍ-3と、各主要特性も非常に均一な基板であることがわかった。
＜実施例４：サファイア基板をサセプタに押さえつけ＋ＶＡＳ法＞
実施例３と同様にして直径４．５インチのボイド形成基板（図２（ｂ））を作製し、これをリング状の治具を用いてサセプタに抑えつけ、反りを矯正した状態でＨＶＰＥ炉にセットし、成長条件を実施例１と同様にしてＧａＮを成長させ、かつ冷却過程での自然剥離を経て、直径４インチのＧａＮ基板を得た。得られたＧａＮ基板の特性は実施例１に示したものとほぼ同等な、高品質かつ均一性の高いものであった。
＜実施例５：分布の良いＧａＮ種結晶でバルク成長＞
実施例３で得られたＧａＮ基板を種結晶として長さ４０ｍｍのＧａＮインゴットを成長した。成長の過程で直径が若干増大したが、直径４インチにまで円筒研削することで、クラックを含まない透明な単結晶インゴットが得られた。Ｘ線回折によって（１−１００）面の位置を割り出し、長さ１５ｍｍのオリエンテーションフラットを作成した。スライス後に裏表を判別するために、９０度回転した位置に長さ１０ｍｍの第２オリエンテーションフラットも形成した。その後、ワイヤーソーを用いてスライスし、厚さ５００μｍのＧａＮ基板を４０枚切り出した。それぞれの基板に両鏡面研磨加工を施し、直径４インチの透明なＧａＮ単結晶基板とした。
このＧａＮ基板の転位密度をカソードルミネセンス法によって測定したところ、平均値で５×１０5ｃｍ-2と非常に小さいことがわかった。また、そのばらつき（面内分布）も５±０．２×１０5ｃｍ-2と極めて均一であることが明らかになった。（０００２）反射のＸ線ロッキングカーブの半値幅は３０秒であり、低転位を裏付ける結果となった。さらに、結晶軸（ｃ軸）のばらつきが±０．１度、キャリア濃度のばらつきが３．０±０．２×１０18ｃｍ-3と、各主要特性も非常に均一な基板であることがわかった。
＜比較例：分布の悪いＧａＮ基板でバルク成長＞
従来例と同様にして直径３インチのＧａＮ基板を準備し、その上に実施例５と同様にして長さ４０ｍｍのＧａＮインゴットを成長した。成長の過程で直径が若干増大したが、直径３インチにまで円筒研削することで、透明な単結晶インゴットが得られた。しかし、長さ２０ｍｍ以上の部分には微小なクラックが無数に走っていた。種基板の結晶方位分布が大きく、成長中に大きな圧縮応力が加わったためと考えられる。
次に、Ｘ線回折によって（１−１００）面の位置を割り出し、長さ１５ｍｍのオリエンテーションフラットを作成した。スライス後に裏表を判別するために、９０度回転した位置に長さ１０ｍｍの第２オリエンテーションフラットも形成した。その後、ワイヤーソーを用いてスライスし、厚さ５００μｍのＧａＮ基板を２０枚切り出した。それぞれの基板に両鏡面研磨加工を施し、直径３インチの透明なＧａＮ単結晶基板とした。
このＧａＮ基板の転位密度をカソードルミネセンス法によって測定したところ、平均値では１×１０6ｃｍ-2と概ね良好であったが、面内の位置によっては１×１０7ｃｍ-2程度と不十分な値となってしまった。結晶軸（ｃ軸）のばらつきは、±０．４度と、ばらつきが大きくなってしまった。
＜実施例６＞
実施例５で得られたＧａＮ基板を用い、ＭＯＶＰＥ法で青色発光ダイオード（ＬＥＤ）用エピタキシャルウェハを作製し、これから切り出したチップにより多数のＬＥＤを作製した。活性層はＩｎＧａＮ／ＡｌＧａＮの多重量子井戸構造であり、これをＡｌＧａＮのクラッド層が挟む構造とした。
得られた総てのＬＥＤの発光波長は４０５±３ｎｍと充分な均一性を有していた。それゆえ、エピタキシャルウェハの全面積のうち、９０％以上が規格内に入っていた。これは、用いたＧａＮ基板の結晶方位が均一だったため、活性層のＩｎＧａＮの組成が面内で均一にできたためと考えられる。
また、素子寿命の加速試験によれば、１Ｗの高出力動作時の寿命はいずれの素子においても１０万時間以上と推定された。
＜他の応用例、変形例＞
以上述べた実施例においては、本発明をＧａＮ基板の製造方法に適用した例について説明したが、窒化アルミニウムガリウムや窒化ガリウムインジウムなどの３元混晶の単結晶自立基板の製造や、Ｍｇ等をドープしたｐ型ＧａＮ基板の製造に適用することもできる。
また、本発明は、自立基板の製造のみならず、サファイアなどの異種基板上がついたままのものについても適用可能である。
本発明により得られるIII族窒化物半導体基板は、ＧａＮ系デバイス用の基板として広く用いることができる。特に、レーザダイオード用の基板として用いると、欠陥密度の低い良質なＧａＮ系結晶が得られるため、信頼性の高い高性能なレーザダイオードを作製することができるようになる。
本発明の第一の実施例に係るIII−Ｖ族窒化物半導体基板の製造方法を示した図である。 本発明の第三の実施例に係るIII−Ｖ族窒化物半導体基板の製造方法を示した図である。 従来技術に係るIII−Ｖ族窒化物半導体基板の製造方法を示した図である。
符号の説明
１ サファイア基板
２ 下地ＧａＮ層（ＭＯＶＰＥ）
３ ＧａＮ厚膜
４ ＧａＮ基板（剥離したＧａＮ厚膜）
５ 研磨したＧａＮ自立基板
６ サファイア基板
７ 下地ＧａＮ層（ＭＯＶＰＥ）
８ ＧａＮ厚膜
９ ＧａＮ基板（剥離したＧａＮ厚膜）
１０ 研磨したＧａＮ自立基板
１１ ＴｉＮナノマスク
１２ 高温用接着剤
１７ 下地ＧａＮ層（ＭＯＶＰＥ）
１８ ＧａＮ厚膜
１９ ＧａＮ基板（剥離したＧａＮ厚膜）

Claims (19)

  1. III−Ｖ族窒化物系半導体結晶からなる自立したIII−Ｖ族窒化物半導体基板であって、
    前記基板の面積は４５ｃｍ2以上であり、
    前記基板の厚みは２００μｍ以上であり、
    前記基板の表面における平均転位密度の値Ａが２×１０7ｃｍ-2以下であり、
    前記基板の表面における転位密度の最大値がＡ×１５０％以下であることを特徴とするIII−Ｖ族窒化物半導体基板。
  2. 前記基板の表面における基板面内の結晶軸のばらつきが±０．３°以内であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板。
  3. 前記基板の表面における任意の点でのキャリア濃度と基板面内の平均キャリア濃度との差が±２０％以内であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板。
  4. 前記基板面内の任意の点での基板の厚みと平均基板厚みとの差が±１０μｍ以内であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板。
  5. 前記III−Ｖ族窒化物系半導体結晶のＸ線回折のロッキングカーブの半値幅が２５０ｓｅｃ以下であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板。
  6. 前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板。
  7. 第一の半導体結晶基板を準備し、
    サセプタ上に前記第一の半導体結晶基板を接着し、
    前記第一の半導体結晶基板上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とするIII−Ｖ族窒化物半導体基板の製造方法。
  8. 前記第一の半導体結晶基板が、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板であることを特徴とする請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法。
  9. 前記第一の半導体結晶基板を、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板とし、
    前記異種基板上に、第一のIII−Ｖ族窒化物系半導体結晶を形成し、
    当該第一のIII−Ｖ族窒化物系半導体結晶をボイド化し、
    当該ボイド化した第一のIII−Ｖ族窒化物系半導体結晶の上に第二のIII−Ｖ族窒化物系半導体結晶を形成し、
    前記異種基板および前記第一のIII−Ｖ族窒化物系半導体結晶を除去して前記第二のIII−Ｖ族窒化物系半導体結晶を前記III−Ｖ族窒化物系半導体結晶とすることを特徴とする請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法。
  10. 前記異種基板がサファイア基板であることを特徴とする請求項８又は９記載のIII−Ｖ族窒化物半導体基板の製造方法。
  11. 前記第一の半導体結晶基板が、前記III−Ｖ族窒化物系半導体結晶と組成が同じ種結晶基板であることを特徴とする請求項７に記載のIII−Ｖ族窒化物半導体基板の製造方法。
  12. 前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする請求項７記載のIII−Ｖ族窒化物半導体基板の製造方法。
  13. 第一の半導体結晶基板を準備し、
    サセプタ上に前記第一の半導体結晶基板を載せ、
    前記第一の半導体結晶基板の前記サセプタと対向する面とは反対側の面から、当該第一の半導体結晶基板の反対側の面の一部が露出するように前記第一の半導体結晶基板を前記サセプタに押さえつけて固定し、
    前記第一の半導体結晶基板の露出した前記反対側の面の上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とするIII−Ｖ族窒化物半導体基板の製造方法。
  14. 第一の半導体結晶基板を準備し、
    サセプタ上に前記第一の半導体結晶基板を接着し、
    前記第一の半導体結晶基板の前記サセプタと対向する面とは反対側の面から、当該第一の半導体結晶基板の反対側の面の一部が露出するように前記第一の半導体結晶基板を前記サセプタに押さえつけて固定し、
    前記第一の半導体結晶基板の露出した前記反対側の面の上にIII−Ｖ族窒化物系半導体結晶を成長させることを特徴とするIII−Ｖ族窒化物半導体基板の製造方法。
  15. 前記第一の半導体結晶基板は、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板であることを特徴とする請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法。
  16. 前記第一の半導体結晶基板を、前記III−Ｖ族窒化物系半導体結晶とは組成が異なる異種基板とし、
    前記異種基板上に、第一のIII−Ｖ族窒化物系半導体結晶を形成し、
    当該第一のIII−Ｖ族窒化物系半導体結晶をボイド化し、
    当該ボイド化した第一のIII−Ｖ族窒化物系半導体結晶の上に第二のIII−Ｖ族窒化物系半導体結晶を形成し、
    前記異種基板および前記第一のIII−Ｖ族窒化物系半導体結晶を除去して前記第二のIII−Ｖ族窒化物系半導体結晶を前記III−Ｖ族窒化物系半導体結晶とすることを特徴とする請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法。
  17. 前記異種基板がサファイア基板であることを特徴とする請求項１５又は１６記載のIII−Ｖ族窒化物半導体基板の製造方法。
  18. 前記第一の半導体結晶基板が、前記III−Ｖ族窒化物系半導体結晶と組成が同じ種結晶基板であることを特徴とする請求項１３又は１４記載のIII−Ｖ族窒化物半導体基板の製造方法。
  19. 前記III−Ｖ族窒化物系半導体結晶の組成がＩｎxＡｌyＧａ1-x-yＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）であることを特徴とする請求項１３〜１８のいずれかに記載のIII−Ｖ族窒化物半導体基板の製造方法。
JP2005113416A 2005-04-11 2005-04-11 ＧａＮ基板 Active JP4849296B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005113416A JP4849296B2 (ja) 2005-04-11 2005-04-11 ＧａＮ基板
US11/176,687 US20060226414A1 (en) 2005-04-11 2005-07-08 Group III-V nitride-based semiconductor substrate and method of making same
US12/662,461 US8143702B2 (en) 2005-04-11 2010-04-19 Group III-V nitride based semiconductor substrate and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005113416A JP4849296B2 (ja) 2005-04-11 2005-04-11 ＧａＮ基板

Publications (2)

Publication Number Publication Date
JP2006290676A true JP2006290676A (ja) 2006-10-26
JP4849296B2 JP4849296B2 (ja) 2012-01-11

Family

ID=37082360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005113416A Active JP4849296B2 (ja) 2005-04-11 2005-04-11 ＧａＮ基板

Country Status (2)

Country Link
US (2) US20060226414A1 (ja)
JP (1) JP4849296B2 (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008297175A (ja) * 2007-06-01 2008-12-11 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
JP2008303086A (ja) * 2007-06-05 2008-12-18 Sumitomo Electric Ind Ltd 窒化物半導体結晶の成長方法および窒化物半導体結晶基板
JP2009023853A (ja) * 2007-07-17 2009-02-05 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
WO2009090831A1 (ja) 2008-01-15 2009-07-23 Sumitomo Electric Industries, Ltd. 窒化アルミニウム結晶の成長方法、窒化アルミニウム結晶の製造方法および窒化アルミニウム結晶
JP2010056129A (ja) * 2008-08-26 2010-03-11 Nippon Telegr & Teleph Corp <Ntt> 窒化物系化合物半導体の結晶成長に用いる基板および窒化物系化合物半導体の結晶成長方法
JP2010222232A (ja) * 2009-02-26 2010-10-07 Kyocera Corp 単結晶体、単結晶基板、ならびに単結晶体の製造方法および製造装置
JP2010248022A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板
JP2010254508A (ja) * 2009-04-23 2010-11-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにレーザーダイオード
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
CN102751412A (zh) * 2011-04-22 2012-10-24 夏普株式会社 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
JP2013010681A (ja) * 2011-05-31 2013-01-17 Hitachi Cable Ltd 窒化ガリウム基板、発光素子、電界効果トランジスタ及びエピタキシャル膜の製造方法
JP2013075815A (ja) * 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
WO2013125185A1 (ja) * 2012-02-20 2013-08-29 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
WO2014123171A1 (ja) * 2013-02-08 2014-08-14 並木精密宝石株式会社 ＧａＮ基板及びＧａＮ基板の製造方法
KR101444954B1 (ko) 2007-11-20 2014-09-26 스미토모덴키고교가부시키가이샤 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP6203460B1 (ja) * 2016-03-08 2017-09-27 株式会社サイオクス 窒化物結晶基板
JP2018024538A (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2018090444A (ja) * 2016-12-02 2018-06-14 株式会社サイオクス 窒化物結晶基板の製造方法および結晶成長用基板
JP2018154553A (ja) * 2018-06-28 2018-10-04 住友化学株式会社 ＧａＮ基板
US10260165B2 (en) 2016-01-05 2019-04-16 Osaka University Method for manufacturing nitride crystal substrate and substrate for crystal growth
JP2019094218A (ja) * 2017-11-17 2019-06-20 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
JPWO2018030311A1 (ja) * 2016-08-08 2019-06-20 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
US10364510B2 (en) 2015-11-25 2019-07-30 Sciocs Company Limited Substrate for crystal growth having a plurality of group III nitride seed crystals arranged in a disc shape
JP2020033253A (ja) * 2019-09-20 2020-03-05 株式会社サイオクス 窒化物半導体基板
JP2020033211A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020033210A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020033212A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP2020070229A (ja) * 2018-10-26 2020-05-07 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020075837A (ja) * 2018-11-08 2020-05-21 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020125215A (ja) * 2019-02-01 2020-08-20 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP2020189762A (ja) * 2019-05-20 2020-11-26 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2021008399A (ja) * 2020-10-07 2021-01-28 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
CN113072906A (zh) * 2021-03-31 2021-07-06 哈尔滨化兴软控科技有限公司 一种氮化铝籽晶粘贴剂及其制备方法及其使用方法
JP2022050535A (ja) * 2020-10-07 2022-03-30 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
WO2022215621A1 (ja) * 2021-04-07 2022-10-13 信越化学工業株式会社 積層体の製造方法、積層体の製造装置、積層体及び半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849296B2 (ja) 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
US20090045072A1 (en) * 2005-09-06 2009-02-19 Japan Science And Technology Agency Iii/v group nitride semiconductor, photocatalytic semiconductor device, photocatalytic oxidation-reduction reaction apparatus and execution process of photoelectrochemical reaction
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
EP2019155A3 (en) * 2007-05-02 2010-09-22 Sumitomo Electric Industries, Ltd. Gallium nitride substrate and gallium nitride film deposition method
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
US9171909B2 (en) * 2008-08-04 2015-10-27 Goldeneye, Inc. Flexible semiconductor devices based on flexible freestanding epitaxial elements
JP5552627B2 (ja) * 2009-01-15 2014-07-16 並木精密宝石株式会社 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5446622B2 (ja) * 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
JP5282978B2 (ja) * 2009-12-18 2013-09-04 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
EP2890537A1 (en) 2012-08-28 2015-07-08 Sixpoint Materials Inc. Group iii nitride wafer and its production method
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
KR102096421B1 (ko) 2012-09-25 2020-04-02 식스포인트 머터리얼즈 인코퍼레이티드 Iii 족 질화물 결정의 성장 방법
JP6140291B2 (ja) 2012-09-26 2017-05-31 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハおよび製作方法および試験方法
US10886033B2 (en) * 2017-09-28 2021-01-05 Regents Of The University Of Minnesota Conductive films
WO2019163083A1 (ja) 2018-02-23 2019-08-29 住友電気工業株式会社 窒化ガリウム結晶基板
JP7141849B2 (ja) * 2018-05-16 2022-09-26 株式会社サイオクス 窒化物結晶基板および窒化物結晶基板の製造方法
CN112151355B (zh) * 2019-06-28 2022-08-23 东莞市中镓半导体科技有限公司 氮化镓自支撑衬底的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139028A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 縦型気相成長装置
JP2003073189A (ja) * 2001-08-31 2003-03-12 Sumitomo Chem Co Ltd 半導体製造方法及び装置
JP2003128499A (ja) * 2001-10-18 2003-05-08 Hitachi Cable Ltd 窒化物結晶基板の製造方法及び窒化物結晶基板
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005200250A (ja) * 2004-01-14 2005-07-28 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
JP2006052102A (ja) * 2004-08-10 2006-02-23 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102598B2 (ja) 1989-01-20 1994-12-14 株式会社ジャパンエナジー 半導体デバイス材料の製造方法
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003168206A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd 磁気記録媒体及びその製造方法ならびにこれを用いた磁気記憶装置
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP4380294B2 (ja) * 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP4691911B2 (ja) 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP4849296B2 (ja) 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139028A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 縦型気相成長装置
JP2003073189A (ja) * 2001-08-31 2003-03-12 Sumitomo Chem Co Ltd 半導体製造方法及び装置
JP2003128499A (ja) * 2001-10-18 2003-05-08 Hitachi Cable Ltd 窒化物結晶基板の製造方法及び窒化物結晶基板
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2004039810A (ja) * 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005200250A (ja) * 2004-01-14 2005-07-28 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
JP2006052102A (ja) * 2004-08-10 2006-02-23 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
US7723142B2 (en) 2007-06-01 2010-05-25 Sumitomo Electric Industries, Ltd. Growth method of GaN crystal, and GaN crystal substrate
JP2008297175A (ja) * 2007-06-01 2008-12-11 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP4645622B2 (ja) * 2007-06-01 2011-03-09 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP2008303086A (ja) * 2007-06-05 2008-12-18 Sumitomo Electric Ind Ltd 窒化物半導体結晶の成長方法および窒化物半導体結晶基板
JP2009023853A (ja) * 2007-07-17 2009-02-05 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
KR101444954B1 (ko) 2007-11-20 2014-09-26 스미토모덴키고교가부시키가이샤 Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
US8323402B2 (en) 2008-01-15 2012-12-04 Sumitomo Electric Industries, Ltd. Method for growing aluminum nitride crystal, process for producing aluminum nitride crystal, and aluminum nitride crystal
WO2009090831A1 (ja) 2008-01-15 2009-07-23 Sumitomo Electric Industries, Ltd. 窒化アルミニウム結晶の成長方法、窒化アルミニウム結晶の製造方法および窒化アルミニウム結晶
JP2010056129A (ja) * 2008-08-26 2010-03-11 Nippon Telegr & Teleph Corp <Ntt> 窒化物系化合物半導体の結晶成長に用いる基板および窒化物系化合物半導体の結晶成長方法
JP2010222232A (ja) * 2009-02-26 2010-10-07 Kyocera Corp 単結晶体、単結晶基板、ならびに単結晶体の製造方法および製造装置
JP2010248022A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体自立基板
JP2010254508A (ja) * 2009-04-23 2010-11-11 Hitachi Cable Ltd 窒化物半導体自立基板及びその製造方法、並びにレーザーダイオード
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
CN102751412A (zh) * 2011-04-22 2012-10-24 夏普株式会社 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
JP2013010681A (ja) * 2011-05-31 2013-01-17 Hitachi Cable Ltd 窒化ガリウム基板、発光素子、電界効果トランジスタ及びエピタキシャル膜の製造方法
US10060047B2 (en) 2011-09-12 2018-08-28 Sumitomo Chemical Company, Limited Nitride semiconductor crystal producing method including growing nitride semiconductor crystal over seed crystal substrate
JP2013075815A (ja) * 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
WO2013125185A1 (ja) * 2012-02-20 2013-08-29 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2013171898A (ja) * 2012-02-20 2013-09-02 Sanken Electric Co Ltd エピタキシャル基板及び半導体装置
JPWO2014123171A1 (ja) * 2013-02-08 2017-02-02 並木精密宝石株式会社 ＧａＮ基板及びＧａＮ基板の製造方法
WO2014123171A1 (ja) * 2013-02-08 2014-08-14 並木精密宝石株式会社 ＧａＮ基板及びＧａＮ基板の製造方法
US10364510B2 (en) 2015-11-25 2019-07-30 Sciocs Company Limited Substrate for crystal growth having a plurality of group III nitride seed crystals arranged in a disc shape
US10260165B2 (en) 2016-01-05 2019-04-16 Osaka University Method for manufacturing nitride crystal substrate and substrate for crystal growth
JP6203460B1 (ja) * 2016-03-08 2017-09-27 株式会社サイオクス 窒化物結晶基板
US10584031B2 (en) 2016-03-08 2020-03-10 Sciocs Company Limited Nitride crystal substrate
JP2018024538A (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
US11810782B2 (en) 2016-08-08 2023-11-07 Mitsubishi Chemical Corporation Conductive C-plane GaN substrate
JPWO2018030311A1 (ja) * 2016-08-08 2019-06-20 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP7347555B2 (ja) 2016-08-08 2023-09-20 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP7156027B2 (ja) 2016-08-08 2022-10-19 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP2022058801A (ja) * 2016-08-08 2022-04-12 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP2018090444A (ja) * 2016-12-02 2018-06-14 株式会社サイオクス 窒化物結晶基板の製造方法および結晶成長用基板
JP2019094218A (ja) * 2017-11-17 2019-06-20 株式会社トクヤマ Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体
JP2018154553A (ja) * 2018-06-28 2018-10-04 住友化学株式会社 ＧａＮ基板
US11908688B2 (en) 2018-08-29 2024-02-20 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure
WO2020045234A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020045233A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
US11970784B2 (en) 2018-08-29 2024-04-30 Sumitomo Chemical Company, Limited Nitride semiconductor substrate, method for manufacturing nitride semiconductor substrate, and laminated structure
JP2020033211A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020045235A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP2020033210A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020033212A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP2020070229A (ja) * 2018-10-26 2020-05-07 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020075837A (ja) * 2018-11-08 2020-05-21 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020125215A (ja) * 2019-02-01 2020-08-20 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP2020189762A (ja) * 2019-05-20 2020-11-26 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP7339019B2 (ja) 2019-05-20 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法
JP7166998B2 (ja) 2019-09-20 2022-11-08 株式会社サイオクス 窒化物半導体基板
JP2020033253A (ja) * 2019-09-20 2020-03-05 株式会社サイオクス 窒化物半導体基板
JP7327532B2 (ja) 2020-10-07 2023-08-16 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2022050535A (ja) * 2020-10-07 2022-03-30 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP7006751B2 (ja) 2020-10-07 2022-01-24 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2021008399A (ja) * 2020-10-07 2021-01-28 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
CN113072906A (zh) * 2021-03-31 2021-07-06 哈尔滨化兴软控科技有限公司 一种氮化铝籽晶粘贴剂及其制备方法及其使用方法
WO2022215621A1 (ja) * 2021-04-07 2022-10-13 信越化学工業株式会社 積層体の製造方法、積層体の製造装置、積層体及び半導体装置

Also Published As

Publication number Publication date
US20100200955A1 (en) 2010-08-12
US20060226414A1 (en) 2006-10-12
US8143702B2 (en) 2012-03-27
JP4849296B2 (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4849296B2 (ja) ＧａＮ基板
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP5407385B2 (ja) 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7687824B2 (en) Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP5212283B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
JP2007246331A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP4633962B2 (ja) 窒化物半導体基板の製造方法
WO2022004046A1 (ja) エピタキシャル結晶成長用自立基板および機能素子
JP5682651B2 (ja) 半導体デバイス及びその製造方法
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP5043363B2 (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
JP6117821B2 (ja) 複合基板および機能素子
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP3946448B2 (ja) 窒化物半導体基板の製造方法
JP5206596B2 (ja) 窒化ガリウム系半導体デバイスのための基板
JP4186076B2 (ja) 窒化物半導体基板の製造方法
JP2010192698A (ja) イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP2012121772A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4849296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350