CN110828292A - 基于复合衬底的半导体器件及其制备方法 - Google Patents

基于复合衬底的半导体器件及其制备方法 Download PDF

Info

Publication number
CN110828292A
CN110828292A CN201810913224.XA CN201810913224A CN110828292A CN 110828292 A CN110828292 A CN 110828292A CN 201810913224 A CN201810913224 A CN 201810913224A CN 110828292 A CN110828292 A CN 110828292A
Authority
CN
China
Prior art keywords
layer
growing
substrate
diamond
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810913224.XA
Other languages
English (en)
Inventor
任泽阳
张雅超
张进成
张金风
许晟瑞
苏凯
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810913224.XA priority Critical patent/CN110828292A/zh
Publication of CN110828292A publication Critical patent/CN110828292A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种基于复合衬底的半导体器件及其制备方法，该制备方法包括：选取Si衬底层；在所述Si衬底层下表面生长金刚石层；在所述Si衬底层上表面生长AlN成核层；在所述AlN成核层上表面生长GaN缓冲层；在所述GaN缓冲层上表面生长AlGaN势垒层。本发明将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底结构，利用金刚石层的高热导率的优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。

Description

基于复合衬底的半导体器件及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种基于复合衬底的半导体器件及其制备方法。
背景技术
半导体器件是电力电子技术及其应用装置的基础，半导体器件几乎用于所有的电子制造业，包括计算机领域的笔记本、服务器、显示器以及手机、电话等电子设备。而由氮化物所制备的半导体器件因具有禁带宽度大、载流子迁移率高、击穿场强大等优点，在高频、高压、大功率半导体器件中有着巨大的应用潜力。
由于氮化物大尺寸半导体生长极为困难，现在所有成熟的器件大都是以Si等衬底为基础的。由于Si衬底具有成本低、尺寸大、质量高、导电性能好等优点，所以现有的较为成熟的半导体器件大都是以Si作为衬底材料，并且在Si衬底上生长氮化物所制备的半导体器件的性能较好，因此这种结构的半导体器件的应用越来越广泛。
但是，Si衬底热导率低，直接在Si衬底上生长氮化物材料，会导致半导体器件散热慢、晶格存在缺陷等问题，从而影响半导体器件的质量。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于复合衬底的半导体器件及其制备方法。
本发明实施例提供了一种基于复合衬底的半导体器件的制备方法，包括：
选取Si衬底层；
在所述Si衬底层下表面生长金刚石层；
在所述Si衬底层上表面生长AlN成核层；
在所述AlN成核层上表面生长GaN缓冲层；
在所述GaN缓冲层上表面生长AlGaN势垒层，已完成所述半导体器件的制备。
在本发明的一个实施例中，在所述Si衬底层下表面生长金刚石层，包括：
利用微波等离子体化学气相沉积法在所述Si衬底层下表面生长金刚石层，其中，所述金刚石层的厚度为30～200μm。
在本发明的一个实施例中，在所述Si衬底层上表面生长AlN成核层之前，还包括：
利用减薄抛光法减薄并抛光所述Si衬底层。
在本发明的一个实施例中，减薄抛光后的所述Si衬底层厚度为1～200μm。
在本发明的一个实施例中，在所述Si衬底层上表面生长AlN成核层，包括：
利用磁控溅射法在所述Si衬底层上表面生长所述AlN成核层，其中，所述AlN成核层的厚度为20～100nm。
在本发明的一个实施例中，在所述AlN成核层上表面生长GaN缓冲层，包括：
利用金属有机化学气相沉积法在所述AlN成核层上表面生长所述GaN缓冲层，其中，所述GaN缓冲层的厚度为0.1～5μm。
在本发明的一个实施例中，在所述GaN缓冲层上表面生长AlGaN势垒层，包括：
利用金属有机化学气相沉积法在所述GaN缓冲层上生长所述AlGaN势垒层，其中，所述AlGaN势垒层的厚度为5～100nm。
在本发明的一个实施例中一种基于复合衬底的半导体器件，其结构包括：
在本发明的一个实施例中，一种基于复合衬底的半导体器件，自下而上包括：金刚石层、Si衬底层、AlN成核层、GaN缓冲层、AlGaN势垒层，所述半导体器件由上述任意一项实施例的制备方法制备形成。
与现有技术相比，本发明的有益效果：
1、本发明将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底结构，利用金刚石层的高热导率的优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。
2、本发明在金刚石层与氮化物异质结之间引入薄层的Si衬底层作为过渡层，在薄层Si衬底层上生长氮化物材料，避免了直接在金刚石层上生长氮化物材料产生的应力过大问题，从而提高半导体器件的质量。
3、本发明由于在Si/金刚石复合衬底层上直接生长氮化物材料，避免了传统键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
附图说明
图1为本发明实施例提供的一种基于复合衬底的半导体器件的制备方法流程示意图；
图2a～2d为本发明实施例提供的一种基于复合衬底的半导体器件的制备工艺流程图；
图3为本发明实施例提供的一种基于复合衬底的半导体器件的结构示意图。
附图标记说明：
Si衬底层1；金刚石层2；AlN成核层3；GaN缓冲层4；AlGaN势垒层5。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于复合衬底的半导体器件的制备方法流程示意图。本发明实施例提供了一种基于复合衬底的半导体器件的制备方法，该制备方法包括如下步骤：
步骤1、选取Si衬底层。
步骤2、在Si衬底层下表面生长金刚石层。
请参见图2a，图2a为本发明实施例提供的一种基于复合衬底的半导体器件的制备工艺流程图。具体地，利用微波等离子体化学气相沉积法(Microwave Plasma ChemicalVapor Deposition，简称MPCVD)，在Si衬底层下表面生长厚度为30～200μm的金刚石层。其工艺条件为：微波等离子体化学气相沉积设备的反应室内采用的气体为甲烷与氢气混合气体，混合气体总流量为200～1000sccm，其中甲烷占混合气体比例为1％～8％；反应室压力控制在1～2.5×104Pa，金刚石层的生长温度为800～1000℃，金刚石层的生长时间为10～100h。
其中，优选地，金刚石层为多晶态。
步骤3、在Si衬底层上表面生长AlN成核层。
3.1、减薄Si衬底层；
具体地，利用减薄抛光法减薄并抛光Si衬底层，减薄抛光后的Si衬底层厚度为1～200μm。减薄抛光的Si衬底层和金刚石层作为半导体器件的复合衬底结构。
其中，对Si衬底层减薄是因为，Si衬底层热导率低，只在Si衬底层上生长的氮化镓材料在大功率应用时，散热差。在Si衬底层生长金刚石层，并且减薄Si衬底层，一方面是因为金刚石层热导率高，散热快，另一方面通过减小热导率差的Si衬底层的厚度，进一步改善散热。
步骤3.2、在减薄抛光的Si衬底层上表面生长AlN成核层。
请参见图2b，图2b为本发明实施例提供的一种基于复合衬底的半导体器件的制备工艺流程图。具体地，在磁控溅射反应室中，选取质量纯度为99.999％的Al作为溅射靶材，利用磁控溅射法在减薄抛光的Si衬底层上表面生长厚度为20～100nm的AlN成核层。其工艺条件为：向磁控溅射反应室中通入氮气和氩气，反应室压力为1Pa。
步骤4、在AlN成核层上表面生长GaN缓冲层。
请参见图2c，图2c为本发明实施例提供的一种基于复合衬底的半导体器件的制备工艺流程图。具体地，利用金属有机化学气相沉积法(Metal Organic Chemical VaporDeposition，简称MOCVD)，在AlN成核层上生长厚度为0.1～5μm的GaN缓冲层。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为800～2000sccm，氨气流量为3000～5000sccm；向反应室再通入镓源，流量为100～200sccm；控制反应室压力在5×103～8×103Pa，GaN缓冲层的生长温度为900～1000℃，GaN缓冲层的生长时间为10～200min。
步骤5、在GaN缓冲层上表面生长AlGaN势垒层。
请参见图2d，图2d为本发明实施例提供的一种基于复合衬底的半导体器件的制备工艺流程图。具体地，利用MOCVD法，在GaN缓冲层上表面生长厚度为5～100nm的AlGaN势垒层。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为800～2000sccm，氨气流量为3000～5000sccm；向反应室再通入镓源和铝源，流量分别为30～60sccm和800～1000sccm；控制反应室压力在5×103～8×103Pa，AlGaN势垒层的生长温度为1000～1100℃，AlGaN势垒层的生长时间为1～20min。
其中，AlN成核层、GaN缓冲层、AlGaN势垒层构成氮化物异质结。
本实施例的有益效果：
1、本实施例将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底层，利用金刚石层的高热导率优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。
2、本实施例在金刚石层与氮化物异质结之间引入薄层的Si衬底层作为过渡层，在薄层Si衬底层上生长氮化物材料，避免了直接在金刚石层上生长氮化物材料产生的应力过大问题，从而提高半导体器件的质量。
3、本实施例由于在Si/金刚石复合衬底层上直接生长氮化物材料，避免了传统键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
实施例二
请再次参见图2a～2d，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
S1、选取Si衬底层1。
优选地，选取厚度为1.5mm的Si衬底层1为初始材料。
S2、在Si衬底层1下表面生长金刚石层2。
请再次参见图2a，利用化学气相沉积法在Si衬底层1下表面生长金刚石层2；
具体地，利用MPCVD法，在Si衬底层1下表面生长厚度为30μm的金刚石层2。其工艺条件为：MPCVD反应室采用气体为甲烷与氢气混合气体，混合气体总流量为200sccm，其中甲烷占混合气体比例为1％；反应室压力控制在1×104Pa，金刚石层2的生长温度为800℃，金刚石层2的生长时间为10h。
S3、在Si衬底层1上表面生长AlN成核层3。
S3.1、减薄Si衬底层1；
具体地，利用减薄抛光法减薄并抛光Si衬底层1，减薄抛光后的Si衬底层1厚度为1μm。减薄抛光的Si衬底层1和金刚石层2作为Si/金刚石复合衬底结构。
S3.2、在减薄抛光的Si衬底层1上表面生长AlN成核层3。
请再次参见图2b，利用磁控溅射法在减薄抛光的Si衬底层1上表面生长AlN成核层3；
具体地，磁控溅射反应室中，选取质量纯度为99.999％的Al作为溅射靶材，在减薄抛光的Si衬底层1上表面生长厚度为20nm的AlN成核层3。其工艺条件为：反应中通入氮气和氩气，反应室压力控制为1Pa。
S4、在AlN成核层3上表面生长GaN缓冲层4。
请再次参见图2c，利用化学气相沉积法在AlN成核层3上生长GaN缓冲层4；
具体地，利用MOCVD法，在AlN成核层3上表面生长厚度为0.1μm的GaN缓冲层4。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为800sccm，氨气流量为3000sccm；向反应室再通入镓源，流量为100sccm；控制反应室压力在5×103Pa，GaN缓冲层4的生长温度升高至900℃，GaN缓冲层4的生长时间为10min。
S5、在GaN缓冲层4上表面生长AlGaN势垒层5。
请再次参见图2d，利用化学气相沉积法在GaN缓冲层4上表面生长AlGaN势垒层5；
具体地，利用MOCVD法，在GaN缓冲层4上表面生长厚度为5nm的AlGaN势垒层5。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为800sccm，氨气流量为3000sccm；向反应室再通入镓源和铝源，流量分别为30sccm和800sccm；反应室压力保持为5×103Pa，AlGaN势垒层5的生长温度升高至1000℃，AlGaN势垒层5的生长时间为1min。
其中，AlN成核层3、GaN缓冲层4、AlGaN势垒层5构成氮化物异质结。
本实施例的有益效果：
1、本实施例将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底层，利用金刚石层的高热导率优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。
2、本实施例在金刚石层与氮化物异质结之间引入薄层的Si衬底层作为过渡层，在薄层Si衬底层上生长氮化物材料，避免了直接在金刚石层上生长氮化物材料产生的应力过大问题，从而提高半导体器件的质量。
3、本实施例由于在Si/金刚石复合衬底层上直接生长氮化物材料，避免了传统键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
实施例三
请再次参见图2a～2d，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
S1、选取Si衬底层1。
优选地，选取厚度为1.5mm的Si衬底层1为初始材料。
S2、在Si衬底层1下表面生长金刚石层2。
再次参见图2a，利用化学气相沉积法在Si衬底层1下表面生长金刚石层2；
具体地，利用MPCVD法，在Si衬底层1下表面生长厚度为200μm的金刚石层2。其工艺条件为：MPCVD反应室采用气体为甲烷与氢气混合气体，混合气体总流量为1000sccm，其中甲烷占混合气体比例为8％；反应室压力控制在2.5×104Pa，金刚石层2的生长温度为1000℃，金刚石层2的生长时间为100h。
S3、在Si衬底层1上表面生长AlN成核层3。
S3.1、减薄Si衬底层1；
具体地，利用减薄抛光法减薄并抛光Si衬底层1，减薄抛光后的Si衬底层1厚度为200μm。减薄抛光的Si衬底层1和金刚石层2作为Si/金刚石复合衬底结构。
S3.2、在减薄抛光的Si衬底层1上表面生长AlN成核层3。
再次参见图2b，利用磁控溅射法在减薄抛光的Si衬底层1上表面生长AlN成核层3；
具体地，磁控溅射反应室中，选取质量纯度为99.999％的Al作为溅射靶材，在减薄抛光的Si衬底层1上表面生长厚度为100nm的AlN成核层3。其工艺条件为：反应中通入氮气和氩气，反应室压力控制为1Pa。
S4、在AlN成核层3上表面生长GaN缓冲层4。
请再次参见图2c，利用化学气相沉积法在AlN成核层3上生长GaN缓冲层4；
具体地，利用MOCVD法，在AlN成核层3上表面生长厚度为5μm的GaN缓冲层4。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为2000sccm，氨气流量为5000sccm，其中氮气作为氮源；向反应室再通入三甲基镓作为镓源，流量为200sccm；控制反应室压力在8×103Pa，GaN缓冲层4的生长温度升高至1000℃，GaN缓冲层4的生长时间为200min。
S5、在GaN缓冲层4上表面生长AlGaN势垒层5。
请再次参见图2d，利用化学气相沉积法在GaN缓冲层4上表面生长AlGaN势垒层5；
具体地，利用MOCVD法，在GaN缓冲层4上表面生长厚度为100nm的AlGaN势垒层5。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为2000sccm，氨气流量为5000sccm；向反应室再通入镓源和铝源，流量分别为60sccm和1000sccm；反应室压力保持为8×103Pa，AlGaN势垒层5的生长温度升高至1100℃，AlGaN势垒层5的生长时间为20min。
其中，AlN成核层3、GaN缓冲层4、AlGaN势垒层5构成氮化物异质结。
本实施例的有益效果：
1、本实施例将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底层，利用金刚石层的高热导率优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。
2、本实施例在金刚石层与氮化物异质结之间引入薄层的Si衬底层作为过渡层，在薄层Si衬底层上生长氮化物材料，避免了直接在金刚石层上生长氮化物材料产生的应力过大问题，从而提高半导体器件的质量。
3、本实施例由于在Si/金刚石复合衬底层上直接生长氮化物材料，避免了传统键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
实施例四
请再次参见图2a～2d，本发明在上述实施例的基础上对本发明实施例的具体制备方法进行介绍。本发明实施例的制备方法包括如下步骤：
S1、选取Si衬底层1。
优选地，选取厚度为1.5mm的Si衬底层1为初始材料；
S2、在Si衬底层1下表面生长金刚石层2。
请再次参见图2a，利用化学气相沉积法在Si衬底层1下表面生长金刚石层2；
具体地，利用MPCVD法，在Si衬底层1下表面生长厚度为100μm的金刚石层2。其工艺条件为：MPCVD反应室采用气体为甲烷与氢气混合气体，混合气体总流量为500sccm，其中甲烷占混合气体比例为5％；反应室压力控制在1.8×104Pa，金刚石层2的生长温度为900℃，金刚石层2的生长时间为50h。
S3、在Si衬底层1上表面生长AlN成核层3。
S3.1、减薄Si衬底层1；
具体地，利用减薄抛光法减薄并抛光Si衬底层1，减薄抛光后的Si衬底层1厚度为100μm。减薄抛光的Si衬底层1和金刚石层2作为Si/金刚石复合衬底结构。
S3.2、在减薄抛光的Si衬底层1上表面生长AlN成核层3。
请再次参见图2b，利用磁控溅射法在减薄抛光的Si衬底层1上表面生长AlN成核层3；
具体地，磁控溅射反应室中，选取质量纯度为99.999％的Al作为溅射靶材，在减薄抛光的Si衬底层1上表面生长厚度为50nm的AlN成核层3。其工艺条件为：反应中通入氮气和氩气，反应室压力控制为1Pa。
S4、在AlN成核层3上表面生长GaN缓冲层4。
请再次参见图2c，利用化学气相沉积法在AlN成核层3上表面生长GaN缓冲层4；
具体地，利用MOCVD法，在AlN成核层3上表面生长厚度为1μm的GaN缓冲层4。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为1000sccm，氨气流量为4000sccm，其中氮气作为氮源；向反应室再通入三甲基镓作为镓源，流量为150sccm；控制反应室压力在5×103Pa，GaN缓冲层4的生长温度升高至950℃，GaN缓冲层4的生长时间为65min。
S5、在GaN缓冲层4上表面生长AlGaN势垒层5。
请再次参见图2d，利用化学气相沉积法在GaN缓冲层4上表面生长AlGaN势垒层5；
具体地，利用MOCVD法，在GaN缓冲层4上表面生长厚度为50nm的AlGaN势垒层5。其工艺条件为：向MOCVD反应室通入氢气与氨气混合气体，氢气流量为1000sccm，氨气流量为4000sccm；向反应室再通入镓源和铝源，流量分别为40sccm和900sccm；反应室压力保持为5×103Pa，AlGaN势垒层5的生长温度升高至1000℃，AlGaN势垒层5的生长时间为5min。
其中，AlN成核层3、GaN缓冲层4、AlGaN势垒层5构成氮化物异质结。
本实施例的有益效果：
1、本实施例将具有高质量的Si衬底层与具有高热导率的金刚石层相结合，形成Si/金刚石复合衬底层，利用金刚石层的高热导率优点，解决了单纯在Si衬底层上生长大功率氮化物半导体材料存在的散热差的问题。
2、本实施例在金刚石层与氮化物异质结之间引入薄层的Si衬底层作为过渡层，在薄层Si衬底层上生长氮化物材料，避免了直接在金刚石层上生长氮化物材料产生的应力过大问题，从而提高半导体器件的质量。
3、本实施例由于在Si/金刚石复合衬底层上直接生长氮化物材料，避免了传统键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
实施例五
请参见图3，图3为本发明实施例提供的一种基于复合衬底的半导体器件的结构示意图。本实施例在上述实施例的基础上提供一种基于复合衬底的半导体器件的结构，该半导体器件自下而上包括：
第一层为金刚石层2；
其中，金刚石层2为多晶态，厚度为30～200μm。
第二层为Si衬底层1，位于金刚石层2上；
其中，Si衬底层1厚度为1～200μm。
第三层为AlN成核层3，位于Si衬底层1上；
其中，AlN成核层3厚度为20～100nm。
第四层为GaN缓冲层4，位于AlN成核层3上；
其中，GaN缓冲层4厚度为0.1～5μm。
第五层为AlGaN势垒层5，位于GaN缓冲层4上；
其中，AlGaN势垒层5厚度为5～100nm。
本实施例的有益效果：
1、本实施例由于在Si衬底层上生长金刚石层，形成Si/金刚石复合衬底结构，利用金刚石层的高热导率性能，解决了只在Si衬底层上生长大功率氮化物半导体材料应用时，存在的散热差问题。
2、本实施例由于在Si/金刚石复合衬底的薄层Si衬底层上生长氮化物半导体材料，避免了直接在金刚石层上生长氮化物半导体材料产生的应力过大问题，可以实现高质量的氮化物半导体材料生长。
3、本实施例由于在Si/金刚石复合衬底层上直接生长氮化物半导体材料，避免了传统方法中键合方法引入的粘附层的热阻，提高了散热效率，同时避免了转移过程中器件失效的问题，提高成品率。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种基于复合衬底的半导体器件的制备方法，其特征在于，包括：
选取Si衬底层；
在所述Si衬底层下表面生长金刚石层；
在所述Si衬底层上表面生长AlN成核层；
在所述AlN成核层上表面生长GaN缓冲层；
在所述GaN缓冲层上表面生长AlGaN势垒层，以完成所述半导体器件的制备。
2.根据权利要求1所述方法，其特征在于，在所述Si衬底层下表面生长金刚石层，包括：
利用微波等离子体化学气相沉积法在所述Si衬底层下表面生长金刚石层，其中，所述金刚石层的厚度为30～200μm。
3.根据权利要求1所述方法，其特征在于，在所述Si衬底层上表面生长AlN成核层之前，还包括：
利用减薄抛光法减薄并抛光所述Si衬底层。
4.根据权利要求3所述方法，其特征在于，减薄抛光后的所述Si衬底层厚度为1～200μm。
5.根据权利要求1所述方法，其特征在于，在所述Si衬底层上表面生长AlN成核层，包括：
利用磁控溅射法在所述Si衬底层上表面生长所述AlN成核层，其中，所述AlN成核层的厚度为20～100nm。
6.根据权利要求1所述方法，其特征在于，在所述AlN成核层上表面生长GaN缓冲层，包括：
利用金属有机化学气相沉积法在所述AlN成核层上表面生长所述GaN缓冲层，其中，所述GaN缓冲层的厚度为0.1～5μm。
7.根据权利要求1所述方法，其特征在于，在所述GaN缓冲层上表面生长AlGaN势垒层，包括：
利用金属有机化学气相沉积法在所述GaN缓冲层上生长所述AlGaN势垒层，其中，所述AlGaN势垒层的厚度为5～100nm。
8.一种基于复合衬底的半导体器件，其特征在于，自下而上结构包括：金刚石层、Si衬底层、AlN成核层、GaN缓冲层、AlGaN势垒层，所述半导体器件由权利要求1～7任意一项制备方法制备形成。
CN201810913224.XA 2018-08-13 2018-08-13 基于复合衬底的半导体器件及其制备方法 Pending CN110828292A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810913224.XA CN110828292A (zh) 2018-08-13 2018-08-13 基于复合衬底的半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810913224.XA CN110828292A (zh) 2018-08-13 2018-08-13 基于复合衬底的半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110828292A true CN110828292A (zh) 2020-02-21

Family

ID=69546722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810913224.XA Pending CN110828292A (zh) 2018-08-13 2018-08-13 基于复合衬底的半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110828292A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
CN111933758A (zh) * 2020-07-13 2020-11-13 福建晶安光电有限公司 衬底加工方法、外延用衬底及半导体发光元件及制造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
CN101147235A (zh) * 2005-03-21 2008-03-19 六号元素有限公司 电子器件的金刚石基衬底
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
CN104328390A (zh) * 2014-09-25 2015-02-04 北京科技大学 一种GaN/金刚石膜复合片的制备方法
CN105633225A (zh) * 2016-03-08 2016-06-01 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
CN105655238A (zh) * 2016-03-08 2016-06-08 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN105734530A (zh) * 2016-03-08 2016-07-06 西安电子科技大学 在石墨烯上基于磁控溅射氮化铝的氮化镓生长方法
CN105810562A (zh) * 2016-05-19 2016-07-27 西安电子科技大学 基于二硫化钼和磁控溅射氮化铝的氮化镓生长方法
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法
CN107240605A (zh) * 2017-06-23 2017-10-10 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件及制备方法
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN207068860U (zh) * 2017-06-23 2018-03-02 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件
CN108269887A (zh) * 2016-12-30 2018-07-10 北京大学 一种基于图形化蓝宝石衬底和预溅射技术的AlN薄膜的制备方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910737A (zh) * 2004-01-22 2007-02-07 克里公司 金刚石衬底上的碳化硅和相关的器件和方法
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
CN101147235A (zh) * 2005-03-21 2008-03-19 六号元素有限公司 电子器件的金刚石基衬底
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
CN104328390A (zh) * 2014-09-25 2015-02-04 北京科技大学 一种GaN/金刚石膜复合片的制备方法
CN105633225A (zh) * 2016-03-08 2016-06-01 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
CN105655238A (zh) * 2016-03-08 2016-06-08 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN105734530A (zh) * 2016-03-08 2016-07-06 西安电子科技大学 在石墨烯上基于磁控溅射氮化铝的氮化镓生长方法
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法
CN105810562A (zh) * 2016-05-19 2016-07-27 西安电子科技大学 基于二硫化钼和磁控溅射氮化铝的氮化镓生长方法
CN108269887A (zh) * 2016-12-30 2018-07-10 北京大学 一种基于图形化蓝宝石衬底和预溅射技术的AlN薄膜的制备方法
CN107240605A (zh) * 2017-06-23 2017-10-10 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件及制备方法
CN207068860U (zh) * 2017-06-23 2018-03-02 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223918A (zh) * 2019-04-23 2019-09-10 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
CN111933758A (zh) * 2020-07-13 2020-11-13 福建晶安光电有限公司 衬底加工方法、外延用衬底及半导体发光元件及制造方法

Similar Documents

Publication Publication Date Title
CN110828293A (zh) 基于SiC/金刚石复合衬底层的半导体器件及其制备方法
CN105655238B (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
US11031240B2 (en) Method for growing gallium nitride based on graphene and magnetron sputtered aluminum nitride
CN105914139A (zh) 一种石墨烯上自组织成核外延GaN材料的方法
CN108878266B (zh) 一种在多晶或非晶衬底上生长单晶氮化镓薄膜的方法
CN105734530A (zh) 在石墨烯上基于磁控溅射氮化铝的氮化镓生长方法
CN115305571B (zh) 氧化镓外延结构及其制备方法
CN110828292A (zh) 基于复合衬底的半导体器件及其制备方法
CN113832432A (zh) 一种二维化合物半导体薄膜的制备方法
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
CN113948389B (zh) 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN213905295U (zh) 一种大尺寸SiC衬底低应力GaN薄膜
CN109081332B (zh) 石墨烯纳米图形化蓝宝石衬底及其制备方法
CN113130296B (zh) 一种六方氮化硼上生长氮化镓的方法
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN104846438B (zh) 氮化铝铟薄膜的成长方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN116936361A (zh) 一种金刚石衬底氮极性氮化镓异质结材料及其制备方法
CN110164766A (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
CN109166951A (zh) 一种石墨烯纳米图形化蓝宝石衬底在紫外led技术中的应用
CN103255389A (zh) 一种在硅衬底上外延生长iii族氮化物半导体材料的方法
CN111676450A (zh) 基于离子束溅射沉积的六方氮化硼厚膜及制备方法和应用
CN101958236B (zh) 一种半导体衬底及其制备方法
CN115386959B (zh) 一种氮化镓生长方法及氮化镓
CN113964034B (zh) 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221