KR20180044032A - 갈륨 질화물 기판의 제조 방법 - Google Patents

갈륨 질화물 기판의 제조 방법 Download PDF

Info

Publication number
KR20180044032A
KR20180044032A KR1020160137596A KR20160137596A KR20180044032A KR 20180044032 A KR20180044032 A KR 20180044032A KR 1020160137596 A KR1020160137596 A KR 1020160137596A KR 20160137596 A KR20160137596 A KR 20160137596A KR 20180044032 A KR20180044032 A KR 20180044032A
Authority
KR
South Korea
Prior art keywords
silicon substrate
substrate
gan
film
forming
Prior art date
Application number
KR1020160137596A
Other languages
English (en)
Inventor
김미현
강삼묵
김준연
탁영조
박영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160137596A priority Critical patent/KR20180044032A/ko
Priority to US15/472,467 priority patent/US10094045B2/en
Priority to CN201710984379.8A priority patent/CN107978659B/zh
Publication of KR20180044032A publication Critical patent/KR20180044032A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/2033—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

GaN 기판을 형성하기 위하여, 실리콘 기판의 제1 면 상에 캡핑막을 형성한다. 상기 실리콘 기판에서 상기 제1 면과 반대면인 제2 면 상에 버퍼막을 형성한다. 상기 버퍼막 상에 수소화물 기상 에피택시 공정을 수행하여 갈륨 질화물 기판을 형성한다. 그리고, 상기 캡핑막 및 실리콘 기판을 제거한다. 따라서, 실리콘 기판의 전체 또는 일부 잔류에 의해 발생하는 상기 GaN 기판의 크랙 또는 깨짐 등의 불량이 감소될 수 있다.

Description

갈륨 질화물 기판의 제조 방법{Methods of manufacturing a gallium nitride substrate}
본 발명은 갈륨 질화물(GaN) 기판의 제조 방법에 관한 것이다. 보다 상세하게, 본 발명은 대면적의 GaN 기판의 제조 방법에 관한 것이다.
GaN 기판은 단파장 영역의 발광 소자의 기판으로 사용되고 있다. 상기 GaN 기판을 제조할 때 시드 기판으로 사파이어가 주로 사용되는데, 사파이어는 GaN 과 열팽창 계수 차이가 크기 때문에 온도를 하강시키는 과정에서 깨짐이 발생할 확률이 높다. 하지만, 실리콘 기판을 시드 기판으로 사용하고, GaN 을 성장시킨 직 후 인시튜로 상기 실리콘 기판을 고온에서 제거하면, 열팽창 계수 차이에 의한 깨짐을 방지할 수 있다. 그러나, 이 경우, 실리콘 기판 후면에 실리콘 질화물이 생성되며, 상기 실리콘 질화물에 의해 실리콘 기판을 균일하게 제거하기 어려울 수 있다. 상기 실리콘 기판 후면에 실리콘 질화물이 형성될 경우, 실리콘 기판이 제거되지 않는 부분이 생기게 되어 GaN 기판 깨지는 문제가 발생될 수 있다.
본 발명의 일 과제는 시드 기판으로 실리콘을 사용하여 GaN 기판의 제조 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명의 일 실시예에 따른 갈륨 질화물 기판의 제조 방법으로, 실리콘 기판의 제1 면 상에 캡핑막을 형성한다. 상기 실리콘 기판에서 상기 제1 면과 반대면인 제2 면 상에 버퍼막을 형성한다. 상기 버퍼막 상에 수소화물 기상 에피택시 공정을 수행하여 갈륨 질화물 기판을 형성한다. 그리고, 상기 캡핑막 및 실리콘 기판을 제거한다.
상기한 과제를 달성하기 위한 본 발명의 일 실시예에 따른 갈륨 질화물 기판의 제조 방법으로, 실리콘 기판의 제1 면 상에 캡핑막을 형성한다. 상기 실리콘 기판에서 상기 제1 면과 반대면인 제2 면 상에 갈륨 질화물 기판을 형성한다. 그리고, 상기 캡핑막 및 실리콘 기판을 상기 갈륨 질화물 기판이 형성되는 반응기 내에서 인시튜로 건식 식각 공정을 통해 제거한다.
예시적인 실시예들에 따르면, 실리콘 기판을 시드 기판으로 사용함으로써 저비용으로 대면적의 GaN 기판을 형성할 수 있다. 또한, 상기 실리콘 기판의 제1 면에 캡핑막을 형성함으로써, 상기 GaN 기판을 형성하기 위한 공정을 수행할 때 상기 실리콘 기판의 제1 면 상에 실리콘 질화물이 형성되는 것을 방지할 수 있다. 따라서, 상기 실리콘 질화물의 형성에 의해 발생되는 GaN 기판의 크랙 또는 깨짐 등의 불량이 감소될 수 있다.
도 1 내지 도 6은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
도 7 및 도 8은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
도 9 내지 도 13은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
도 14는 베어 실리콘 기판 및 GaN막이 형성된 실리콘 기판의 XPS 결과를 나타낸다.
도 15는 GaN 기판의 불량을 나타내는 사진이다.
도 16은 캡핑막 및 실리콘 기판의 일부를 식각한 후의 실리콘 기판 표면의 사진이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1 내지 도 6은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
도 1을 참조하면, 실리콘 기판(10)을 마련한다. 상기 실리콘 기판(10)은 상부에 GaN 기판이 형성되는 면인 제2 면(2)과, 상기 제2 면(2)과 반대의 면인 제1 면(1)을 포함할 수 있다. 상기 실리콘 기판(10)의 제1 면(1)을 완전히 덮는 캡핑막(12)을 형성한다.
상기 실리콘 기판(10)은 GaN 기판을 형성하기 위한 시드 기판(template substrate)으로 사용될 수 있다. 따라서, 상기 실리콘 기판(10)의 직경에 따라 GaN 기판의 직경이 결정될 수 있다.
상기 실리콘 기판(10)은 대면적을 가질 수 있다. 예시적인 실시예에서, 상기 실리콘 기판(10)은 100㎛ 내지 1000㎛의 두께를 가질 수 있고, 6인치 이상 (예를들어, 6내지 18인치)의 직경을 가질 수 있다. 따라서, 완성되는 GaN 기판은 6인치 이상의 대면적을 가질 수 있다. 그러나, 본 발명의 실시예에 따른 제조방법은 반드시 6인치 이상의 실리콘 기판을 필요로 하지 않을 수 있다. 즉, 6인치 이하의 소형 실리콘 기판을 사용하여 소형 GaN 기판을 제조할 수도 있다.
일반적으로, 상기 GaN 기판을 형성하기 위한 시드 기판으로 사파이어 기판이 사용될 수 있다. 그러나, 상기 사파이어 기판은 상기 실리콘 기판(10)보다 고 비용이고 더 작은 직경을 가진다. 그러므로, 상기 실리콘 기판(10)이 대면적의 GaN 기판을 형성하기 위한 시드 기판으로 더 적절할 수 있다.
상기 캡핑막(12)은 후속의 GaN 성장 공정에서 상기 실리콘 기판(10)의 제1 면(1)이 질화되지 않도록 하기 위한 질화 방지막으로 제공될 수 있다. 즉, 상기 캡핑막(12)에 의해, 상기 실리콘 기판(10)의 제1 면(1)이 외부에 노출되지 않을 수 있다. 따라서, 상기 캡핑막(12)이 구비됨으로써 상기 실리콘 기판(10)의 제1 면(1)으로 질소 소오스 가스가 유입되지 않을 수 있다.
상기 캡핑막(12)은 상기 실리콘 기판(10)을 제거하기 위한 후속의 식각 공정에서 용이하게 식각될 수 있는 물질을 사용하여 형성할 수 있다. 상기 캡핑막(12)은 염소계 식각가스, 예를들어, Cl2, 염화 수소(HCl) 가스에 의해 용이하게 제거될 수 있는 물질을 사용하여 형성할 수 있다.
상기 캡핑막(12)은 금속 또는 금속 질화물을 포함할 수 있다. 예시적인 실시예에서, 상기 캡핑막(12)은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 크롬(Cr), 알루미늄(Al), 갈륨(Ga), 인듐(In) 중 어느 하나를 포함하거나, 또는 이들을 포함한 질화물을 포함할 수 있다.
상기 캡핑막(12)은 원자층 적층법, 스퍼터링 공정 또는 화학 기상 증착 공정 등을 통해 형성될 수 있다. 상기 캡핑막(12)이 0.1nm보다 얇으면 질소 소오스 가스가 기판으로 유입될 수 있고, 상기 캡핑막(12)이 100㎛ 보다 두꺼우면 후속 공정에서 캡핑막을 제거하는 시간이 증가될 수 있다. 따라서 상기 캡핑막(12)은, 예를 들어, 약 0.1nm 내지 100㎛ 두께로 형성될 수 있다. 도 2를 참조하면, 상기 실리콘 기판(10)의 제2 면(2)을 완전히 덮는 버퍼막(14)을 형성한다.
상기 버퍼막(14)은 후속의 GaN 기판을 형성하기 위한 성장 공정에서 크랙 및 멜트백의 발생을 감소시키기 위하여 제공될 수 있다.
상기 버퍼막(14)은 실리콘 및 GaN과의 격자 상수의 차이가 작은 물질로 형성될 수 있다. 상기 후속의 GaN의 성장 공정에서 상기 실리콘과 GaN의 격자 상수로 인한 인장 응력이 발생하고, 상기 인장 응력에 의해 상기 GaN에는 크랙이 발생될 수 있다. 그러나, 상기 버퍼막(14)이 상기 GaN 기판과 상기 실리콘 기판(10) 사이에 개재됨으로써 상기 GaN의 인장 응력이 감소될 수 있고 이로인해 상기 크랙이 감소될 수 있다.
또한, 상기 멜트백(meltback)은 실리콘 기판(10) 상에 GaN을 성장할 때, 실리콘과 GaN이 직접 접촉하는 경우, 실리콘이 GaN으로 확산해 들어가 실리콘 기판(10) 표면이 식각되는 현상이다. 상기 버퍼막(14)이 상기 GaN 기판과 상기 실리콘 기판(10) 사이에 개재됨으로써, 상기 실리콘의 확산을 방지하여 상기 멜트백이 감소될 수 있다.
상기 버퍼막(14)은, AlN, TaN, TiN, HfN, GaN, AlGaN 중 적어도 하나로 형성될 수 있다. 예를들어, 상기 버퍼막(14)은 AlN/AlGaN/GaN 3중층으로 형성될 수 있다. 상기 버퍼막(14)은, 예를 들어, 약 5nm 내지 50㎛ 두께로 형성될 수 있다. 상기 버퍼막(14)은 금속 유기화학 기상 증착 (MOCVD, Metal Organic Chemical Vapor Deposition) 공정 또는 수소화물 기상 에피택시(HVPE, Hydride Vapor Phase Epitaxy) 공정을 이용하여 형성할 수 있다.
도 3을 참조하면, 상기 버퍼막(14) 상에 GaN을 에피택셜 성장하여 GaN 기판(16)을 형성한다. 상기 GaN 기판(16)은 상기 실리콘 기판(10)과 실질적으로 동일한 직경을 가질 수 있다.
예시적인 실시예에서, 상기 GaN 기판(16)은 HVPE 공정을 통해 형성할 수 있다. 상기 GaN 기판(16)은 단결정의 GaN을 포함할 수 있다.
상기 HVPE 공정을 이용하여 GaN 기판(16)을 형성하면, MOCVD공정을 이용하여 GaN 기판을 형성하는 경우에 비해 GaN의 성장 속도가 빠르다. 그러므로, 6인치 이상의 대면적을 갖는 GaN 기판(16)을 형성하기 위하여 상기 HVPE 공정을 이용하는 것이 바람직하다.
예시적인 실시예에서, HVPE 반응기 내에서, HCl과 Ga 금속을 반응시켜 GaCl을 형성한 후, GaCl을 NH3와 반응시켜 버퍼막(14)상에 GaN 기판(16)을 형성할 수 있다. 상기 GaN 기판(16)을 형성하는 공정은 대략 950℃ 내지 1200℃ 에서 수행될 수 있다. 상기 GaN 기판(16)의 두께는 약 5㎛ 내지 10㎝ 일 수 있다.
상기 GaN 기판(16)이 형성된 이 후에도, 상기 캡핑막(12)은 상기 실리콘 기판(10)의 제1 면(1) 전체를 덮을 수 있다. 따라서, 상기 실리콘 기판(10)의 제1 면(1)이 노출되지 않을 수 있다. 예시적인 실시예에서, 상기 GaN 기판(16)을 형성하는 공정에서 상기 캡핑막(12)이 제거되지 않을 수 있다. 일부 실시예에서, 상기 GaN 기판(16)을 형성하는 공정에서 상기 캡핑막(12)이 일부 두께만큼 제거될 수도 있다.
상기 HVPE 공정에 의해 상기 GaN 기판(16)을 형성할 때, 질소 소스 가스(예를들어, NH3 가스)가 반응기 내에 유입될 수 있다. 상기 GaN 기판(16)을 형성하는 공정에서 상기 실리콘 기판(10)의 제1 면(1)이 노출되어 있는 경우, 상기 질소 소스 가스는 상기 실리콘 기판(10)의 제1 면(1)과 반응하여 상기 실리콘 기판(10)의 제1 면(1) 상에 실리콘 질화물이 불균일하게 형성될 수 있다. 즉, 상기 실리콘 기판(10)의 제1 면(1)의 일부에는 상기 실리콘 질화물이 형성될 수 있다. 상기 실리콘 질화물은 이 후의 상기 실리콘 기판(10)을 제거하는 공정에서 제거되지 않고 상기 실리콘 기판에 남아있기 때문에 GaN 기판의 깨짐 또는 크랙 불량을 야기시킬 수 있다.
그러나, 상기 설명한 것과 같이, 상기 실리콘 기판(10)의 제1 면(1) 전체가 상기 캡핑막(12)에 의해 덮혀 있으므로, 상기 GaN 기판을 형성하기 위한 성장 공정에서 상기 질소 소스 가스와 상기 실리콘 기판(10)의 제1 면(1)이 반응하지 않는다. 따라서, 상기 실리콘 기판(10)의 제1 면(1) 상에는 실리콘 질화물이 형성되지 않을 수 있다.
일부 실시예에서, 상기 질소 소스 가스는 상기 캡핑막(12)의 표면과 반응할 수 있으며, 이에 따라, 상기 캡핑막(12) 표면 상에 캡핑막의 질화물이 형성될 수도 있다.
도 4 및 5를 참조하면, 상기 캡핑막(12) 및 실리콘 기판(10)을 제거한다. 상기 제거 공정에 의해 상기 버퍼막(14)이 노출될 수 있다.
상기 캡핑막(12) 및 실리콘 기판(10)의 제거 공정은 상기 GaN기판(16)을 형성하는 상기 반응기 내에서 인시튜(in-situ)로 수행할 수 있다.
상기 캡핑막(12) 및 실리콘 기판(10)은 동일한 건식 식각을 통해 제거할 수 있다. 상기 캡핑막(12) 및 실리콘 기판(10)은 염소계 식각 가스, 예를들어 Cl2 또는 HCl를 이용하여 식각할 수 있다. 상기 실리콘 기판(10)을 제거하는 공정은 대략 500℃ 내지 1200℃ 에서 수행할 수 있다.
한편, 실리콘 질화물은 상기 염소계 식각 가스에 의해 식각되지 않는다. 그러므로, 상기 실리콘 기판의 제1 면(1) 상에 실리콘 질화물이 형성되는 경우에는 상기 실리콘 질화물이 식각 마스크의 역할을 할 수 있다. 따라서, 상기 실리콘 질화물이 형성된 부위의 실리콘 기판은 상기 염소계 식각 가스에 의해 식각되지 않고 그대로 남아 있을 수 있다. 그런데, 상기 실리콘과 GaN는 서로 다른 열팽창 계수를 갖는다. 때문에, 상기 실리콘 기판을 제거하는 공정을 수행한 다음 온도를 하강시키게 되면, 상기 잔류하는 실리콘과 GaN는 열팽창 계수의 차이에 의에 GaN 기판의 깨짐 또는 크랙을 발생될 수 있다.
그러나, 본 실시예에서, 상기 실리콘 기판(10)의 제1 면(1) 상에는 캡핑막(14)이 형성되어 있으므로, 상기 실리콘 질화물이 형성되지 않을 수 있다. 또한, 상기 캡핑막(14) 및 실리콘 기판(10)은 상기 염소계 식각 가스에 의해 균일하게 제거될 수 있기 때문에, 상기 식각 공정을 수행하고 나면 상기 GaN 기판(16)상에 상기 실리콘 기판(10)이 잔류하지 않을 수 있다.
도 6을 참조하면, 상기 버퍼막(14)을 제거한다.
예시적인 실시예에서, 상기 버퍼막(14)은 그라인딩 공정을 통해 제거할 수 있다. 일부 실시예에서, 상기 버퍼막(14)은 상기 캡핑막(12) 및 실리콘 기판(10)을 제거하는 식각 공정을 수행할 때 함께 제거할 수도 있다.
상기 버퍼막(14)이 제거됨으로써, 프리스탠딩(freestanding) GaN 기판(16)이 제조될 수 있다. 상기 GaN 기판(16)은 평탄한 표면을 가질 수 있다.
설명한 것과 같이, 상기 GaN을 기판을 제조할 때 멜트백, 크랙 및 깨짐과 같은 문제가 감소될 수 있다.
도 7 및 도 8은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
상기 GaN기판의 제조 방법은 버퍼막을 형성한 다음 캡핑막을 형성하는 것을 제외하고는 도 1내지 도 6을 참조로 설명한 것과 동일하다.
도 7을 참조하면, 실리콘 기판(10)을 마련한다.
상기 실리콘 기판(10)의 제2 면(2)을 완전히 덮는 버퍼막(14)을 형성한다. 상기 버퍼막(14)은 도 2를 참조로 설명한 것과 동일한 공정을 수행하여 형성할 수 있다.
도 8을 참조하면, 상기 실리콘 기판(10)의 제1 면을 완전히 덮는 캡핑막(12)을 형성한다. 상기 캡핑막(12)은 도 1을 참조로 설명한 것과 동일한 공정을 수행하여 형성할 수 있다.
이 후, 도 3 내지 도 6을 참조로 설명한 것과 동일한 공정을 수행한다. 따라서, 도 6에 도시된 것과 같이, 프리스탠딩(freestanding) GaN 기판(16)이 제조될 수 있다.
도 9 내지 도 13은 예시적인 실시예에 따른 GaN 기판의 제조 방법을 나타내는 단면도들이다.
먼저, 도 1 및 도 2를 참조로 설명한 것과 동일한 공정을 수행한다. 따라서, 상기 실리콘 기판(10)의 제1 면에 상기 캡핑막(12)을 형성하고, 상기 실리콘 기판(10)의 제2 면에 상기 버퍼막(14)을 형성한다. 일부 실시예에서, 상기 실리콘 기판(10)의 제2 면에 상기 버퍼막(14)을 먼저 형성한 다음, 상기 실리콘 기판(10)의 제1 면에 상기 캡핑막(12)을 형성할 수도 있다.
도 9를 참조하면, 상기 버퍼막(14) 상에 절연막(20)을 형성한다. 상기 절연막(20)은 화학 기상 증착 공정 또는 스퍼터링 공정을 사용하여 형성할 수 있다. 상기 절연막(20)은 예를들어, 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 하프늄 산화물을 포함할 수 있다.
상기 절연막(20)은 예를들어, 수nm 내지 수십㎛의 두께를 갖도록 형성할 수 있다.
상기 절연막(20)은 상기 버퍼막(14) 내에 포함되어 있는 크랙을 덮을 수 있다.
도 10을 참조하면, 상기 절연막(20)을 사진 식각 공정에 의해 패터닝함으로써, 상기 버퍼막(14) 상부면의 가장자리를 둘러싸는 절연 패턴(20a)을 형성한다. 상기 식각 공정은 습식 식각 또는 건식 식각을 포함할 수 있다.
따라서, 상기 절연 패턴(20a)이 형성되지 않는 상기 버퍼막(14)의 상부면의 중심 부위는 노출될 수 있다. 후속 공정을 통해 상기 버퍼막(14)의 상부면이 노출된 부위 상에 GaN 기판이 형성되므로, 상기 절연 패턴(20a)은 상기 GaN 기판이 형성되는 영역을 정의할 수 있다. 상기 절연 패턴(20a)은 상기 버퍼막(14) 상부면의 가장자리 부위의 크랙을 덮을 수 있다.
도 11을 참조하면, 상기 노출된 버퍼막(14) 상에 GaN을 에피택셜 성장하여 상기 버퍼막(14) 및 절연 패턴(20a) 상에 각각 제1 및 제2 GaN막(22, 24)을 형성한다.
예시적인 실시예에서, 상기 제1 및 제2 GaN막(22, 24)은 HVPE 공정을 통해 형성할 수 있다. 상기 제1 및 제2 GaN막(22, 24)을 형성하는 공정은 도 4를 참조로 설명한 것과 실질적으로 동일할 수 있다.
상기 HVPE 공정을 수행하면, 상기 버퍼막(14) 상에는 단결정을 갖는 제1 GaN막(22)이 형성되고, 상기 절연 패턴(22) 상에는 다결정을 갖는 제2 GaN막(24)이 형성될 수 있다. 후속 공정을 통해, 상기 버퍼막(14) 상에 형성되는 제1 GaN막(22)은 단결정 GaN 기판으로 제공될 수 있다.
상기 절연 패턴(20a)이 상기 버퍼막(14) 상부면의 가장자리 부위의 크랙 부위를 덮기 때문에, 상기 제1 및 제2 GaN막(22, 24)을 형성할 때 상기 크랙에 의한 멜트백이 감소될 수 있다.
도 12를 참조하면, 상기 캡핑막(12) 및 실리콘 기판(10)을 제거한다. 상기 캡핑막(12) 및 실리콘 기판(10)의 제거 공정은 도 4 및 도 5를 참조로 설명한 것과 실질적으로 동일할 수 있다.
단결정의 제1 GaN막과 다결정의 제2 GaN막은 서로 쉽게 박리될 수 있다. 예를들어, 상기 캡핑막(12) 및 실리콘 기판(10)을 제거하는 공정에서, 상기 제1 및 제2 GaN막(22, 24)이 서로 박리될 수 있다. 또한, 상기 캡핑막(12) 및 실리콘 기판(10)을 제거하는 공정에서, 상기 실리콘 기판(10) 상에 형성된 절연 패턴(20a)도 상기 제1 GaN막(22)으로부터 박리될 수 있다.
따라서, 상기 제1 GaN막(22)상에 상기 버퍼막(14)이 남아있을 수 있다.
도 13을 참조하면, 상기 버퍼막(14)을 제거한다. 상기 버퍼막(14)을 제거하는 공정은 도 6을 참조로 설명한 것과 실질적으로 동일할 수 있다.
따라서, 단결정의 제1 GaN막(22)이 남아있을 수 있으며, 상기 제1 GaN막(22)은 프리스탠딩(freestanding) GaN 기판으로 제공될 수 있다.
실험
도 14는 베어 실리콘 기판 및 GaN막이 형성된 실리콘 기판의 XPS 결과를 나타낸다.
베어 실리콘 기판의 제1 면을 X선 전자 분광법(x-ray photoelectron spectroscopy, XPS)를 통해 확인하였다.
또한, HVPE 공정을 통해 실리콘 기판의 제2 면 상에 GaN막을 형성하고 난 다음, 상기 실리콘 기판의 제1 면 상에 형성되는 물질을 X선 전자 분광법(x-ray photoelectron spectroscopy, XPS)를 통해 확인하였다.
도 14를 참조하면, 베어 실리콘 기판의 제1 면에는 실리콘 및 자연 산화막이 관찰되었다.
한편, 상기 GaN막이 형성된 실리콘 기판의 제1 면에는 실리콘 및 실리콘 질화물이 관찰되었다.
상기 실험 1에 의해 상기 실리콘 기판의 제1 면 상에는 실리콘 질화물이 형성됨을 알 수 있다.
도 15는 GaN 기판의 불량을 나타내는 사진이다.
실리콘 기판의 제1 면 상에 HVPE 공정에 의해 GaN 기판을 형성하고 난 다음, 염소계 가스를 이용하여 실리콘 기판을 식각하였다.
도 15에 도시된 것과 같이, 상기 실리콘 기판의 제1 면에는 실리콘 질화물이 불균일하게 형성되어 있을 수 있다. 상기 실리콘 질화물이 형성된 부위에는 실리콘 기판이 제거되지 않아서 상기 GaN 기판 상에 실리콘이 불균일하게 남아 있을 수 있다. 따라서, 실리콘과 GaN의 열팽창 계수의 차이에 의한 스트레스로 GaN 기판의 깨짐이 발생되었다.
도 16은 캡핑막 및 및 실리콘 기판의 일부를 식각한 후의 실리콘 기판 표면의 사진이다.
실리콘 기판 상에 캡핑막을 형성하였다. 상기 캡핑막은 티타늄 질화막으로 형성하였다. 상기 캡핑막 상에 질소 가스를 유입하는 질화 공정을 수행하였다. 이 후, HCl 가스를 이용하여 상기 캡핑막을 제거하였다.
도 16에 도시된 것과 같이, 상기 HCl 가스에 의해 캡핑막이 완전하게 제거되었음을 알 수 있다. 또한, 실리콘 기판 표면이 균일하게 식각되었음을 알 수 있다. 따라서, 상기 캡핑막이 형성됨으로써 상기 질화 공정을 수행하더라도 상기 실리콘 기판 표면이 질화되지 않음을 알 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명은 대면적의 프리스탠딩 GaN 기판 제조에 이용될 수 있다.
100, 150 : 기판 102 : 금속 실리사이드막
104 : 제1 금속막 106 : 제2 금속막
108, 160 : 금속막 구조물
152 : 층간 절연막 154 : 베리어막
156 : 시드 구리막 158 : 구리막

Claims (10)

  1. 실리콘 기판의 제1 면 상에 캡핑막을 형성하고;
    상기 실리콘 기판의 제2 면 상에 버퍼막을 형성하고;
    상기 버퍼막 상에 수소화물 기상 에피택시 공정을 수행하여 갈륨 질화물 기판을 형성하고; 그리고,
    상기 캡핑막 및 실리콘 기판을 제거하는 것을 포함하는 갈륨 질화물 기판 제조 방법.
  2. 제1항에 있어서, 상기 캡핑막은 염소계 식각 가스에 의해 제거되는 물질을 포함하는 갈륨 질화물 기판 제조 방법.
  3. 제1항에 있어서, 상기 캡핑막은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 크롬(Cr), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 이들의 질화물로 이루어지는 군에서 선택된 적어도 하나를 포함하는 갈륨 질화물 기판 제조 방법.
  4. 제1항에 있어서, 상기 캡핑막은 원자층 적층법, 스퍼터링 공정 또는 화학 기상 증착 공정을 통해 형성하는 갈륨 질화물 기판 제조 방법.
  5. 제1항에 있어서, 상기 캡핑막 및 실리콘 기판은 염소계 식각 가스를 사용하는 동일한 건식 식각 공정을 통해 제거되는 갈륨 질화물 기판 제조 방법.
  6. 제5항에 있어서, 상기 염소계 식각 가스는 HCl 또는 Cl2를 포함하는 갈륨 질화물 기판 제조 방법.
  7. 제1항에 있어서, 상기 캡핑막 및 실리콘 기판을 제거하는 공정은 상기 갈륨 질화물 기판을 형성하기 위한 반응기 내에서 수행되는 갈륨 질화물 기판 제조 방법.
  8. 제1항에 있어서, 상기 버퍼막을 형성한 다음, 상기 버퍼막의 가장자리 표면을 둘러싸는 절연 패턴을 형성하는 것을 더 포함하는 갈륨 질화물 기판 제조 방법.
  9. 실리콘 기판의 제1 면 상에 캡핑막을 형성하고;
    상기 실리콘 기판의 제2 면 상에 갈륨 질화물 기판을 형성하고; 그리고,
    상기 캡핑막 및 실리콘 기판을 건식 식각 공정을 통해 제거하는 것을 포함하는 갈륨 질화물 기판 제조 방법.
  10. 제9항에 있어서, 상기 실리콘 기판의 제1 면 상에 캡핑막을 형성하기 이전 또는 이 후에, 상기 실리콘 기판의 제2 면 상에 버퍼막을 형성하는 공정을 더 포함하는 갈륨 질화물 기판 제조 방법.
KR1020160137596A 2016-10-21 2016-10-21 갈륨 질화물 기판의 제조 방법 KR20180044032A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160137596A KR20180044032A (ko) 2016-10-21 2016-10-21 갈륨 질화물 기판의 제조 방법
US15/472,467 US10094045B2 (en) 2016-10-21 2017-03-29 Method of manufacturing a gallium nitride substrate
CN201710984379.8A CN107978659B (zh) 2016-10-21 2017-10-20 制造氮化镓衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137596A KR20180044032A (ko) 2016-10-21 2016-10-21 갈륨 질화물 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180044032A true KR20180044032A (ko) 2018-05-02

Family

ID=61969580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137596A KR20180044032A (ko) 2016-10-21 2016-10-21 갈륨 질화물 기판의 제조 방법

Country Status (3)

Country Link
US (1) US10094045B2 (ko)
KR (1) KR20180044032A (ko)
CN (1) CN107978659B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10892159B2 (en) * 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
CN115939285B (zh) * 2023-03-10 2023-05-05 江西兆驰半导体有限公司 基于硅衬底的led外延片及其制备方法、led

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
CN1140915C (zh) * 2002-05-31 2004-03-03 南京大学 获得大面积高质量GaN自支撑衬底的方法
KR100912313B1 (ko) 2002-07-18 2009-08-14 엘지전자 주식회사 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법
CN1314081C (zh) * 2004-02-04 2007-05-02 中国科学院半导体研究所 在硅衬底上生长无裂纹三族氮化物薄膜的方法
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
DE102006035377B4 (de) 2005-11-02 2010-09-16 Toyoda Gosei Co., Ltd. Verfahren zur Herstellung eines Halbleiterkristalls
CN100454490C (zh) * 2006-09-30 2009-01-21 中国科学院合肥物质科学研究院 自剥离氮化镓衬底材料的制备方法
JP5128335B2 (ja) 2008-03-26 2013-01-23 古河電気工業株式会社 ＧａＮ系半導体基板、その製造方法および半導体素子
US9048169B2 (en) 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
CN101559915A (zh) * 2008-09-17 2009-10-21 电子科技大学 一种制备mems器件的牺牲层工艺方法
CN102031560A (zh) * 2009-09-30 2011-04-27 中国科学院半导体研究所 制备大尺寸GaN自支撑衬底的方法
US9006083B1 (en) 2010-12-24 2015-04-14 Ananda H. Kumar Epitaxially growing GaN layers on silicon (100) wafers
KR101178504B1 (ko) 2011-01-10 2012-09-07 주식회사루미지엔테크 기판 제조 방법
CN102280533A (zh) * 2011-06-23 2011-12-14 西安神光安瑞光电科技有限公司 氮化镓衬底材料制造方法
CN102903607A (zh) * 2011-06-30 2013-01-30 上海新傲科技股份有限公司 采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法
CN103824766B (zh) * 2014-03-13 2017-03-22 内蒙古华延芯光科技有限公司 一种硅衬底和将半导体器件与该硅衬底剥离的方法

Also Published As

Publication number Publication date
CN107978659B (zh) 2021-05-28
US10094045B2 (en) 2018-10-09
US20180112330A1 (en) 2018-04-26
CN107978659A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
US7462893B2 (en) Method of fabricating GaN
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US7998272B2 (en) Method of fabricating multi-freestanding GaN wafer
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
US10600645B2 (en) Manufacturing method of gallium nitride substrate
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
GB2574879A (en) Substrates for III-nitride epitaxy
CN107978659B (zh) 制造氮化镓衬底的方法
US9029860B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP2023513262A (ja) スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
US20200243334A1 (en) Method for processing of semiconductor films with reduced evaporation and degradation
JP7099047B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
US20080199993A1 (en) Protective layer in device fabrication
EP2945185A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
US20190035628A1 (en) Method and structure for reducing substrate fragility
TW201929154A (zh) 碳化矽磊晶晶片及其製造方法
US8679953B1 (en) Crystalline REO template on silicon substrate
KR20170011932A (ko) 화학 기상 식각을 이용한 저결함 질화물 반도체 기판 자가 분리 방법
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
TW202325919A (zh) 氮化物半導體基板及其製造方法
KR101065132B1 (ko) 금속 실리사이드를 이용한 질화갈륨 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application