TW202325919A - 氮化物半導體基板及其製造方法 - Google Patents

氮化物半導體基板及其製造方法 Download PDF

Info

Publication number
TW202325919A
TW202325919A TW111130382A TW111130382A TW202325919A TW 202325919 A TW202325919 A TW 202325919A TW 111130382 A TW111130382 A TW 111130382A TW 111130382 A TW111130382 A TW 111130382A TW 202325919 A TW202325919 A TW 202325919A
Authority
TW
Taiwan
Prior art keywords
film
nitride semiconductor
substrate
silicon
aln
Prior art date
Application number
TW111130382A
Other languages
English (en)
Inventor
萩本和德
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202325919A publication Critical patent/TW202325919A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明是一種氮化物半導體基板，其在由單晶矽構成之成膜用基板上形成有氮化物半導體薄膜，該氮化物半導體基板的特徵在於，在前述成膜用基板的外周部形成有矽氮化膜，在前述成膜用基板和前述矽氮化膜上形成有AlN膜，在前述AlN膜上形成有前述氮化物半導體薄膜。藉此，提供一種氮化物半導體基板及其製造方法，當在矽基板上磊晶生長AlN層並在其上磊晶生長GaN層或AlGaN層時，在邊緣部無反應痕跡或多晶生長部分。

Description

氮化物半導體基板及其製造方法
本發明有關一種氮化物半導體基板及其製造方法。
以GaN和AlN為首的氮化物半導體能夠用於製作使用了二維電子氣體之高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)或高耐壓電子元件的製作。
難以製作使這些氮化物半導體在基板上生長而得之氮化物晶圓，作為基板，使用了藍寶石基板或SiC基板。然而，為了抑制大口徑化和基板的成本，而採用了藉由在矽基板上進行氣相沉積來實行的磊晶生長(專利文獻1)。藉由在矽基板上進行氣相沉積來實行的磊晶生長膜的製作由於能夠使用比藍寶石基板或SiC基板更大口徑的基板，因而元件的生產性較高，在散熱性方面有利。
在矽基板上實行AlN緩衝層、緩衝層、GaN-HEMT結構的磊晶生長時，邊緣附近會產生未能整齊地形成AlN緩衝層之部分。如果在其上層疊GaN層和AlGaN層等，則在未能形成AlN膜之部分中，原料的TMG的鎵(Ga)與矽(Si)進行反應，而發生反應痕跡。此反應痕跡成為製程中的揚塵來源。又，即使貼上SiO 2保護膜，使得反應痕跡不會發生，保護膜上仍會生長多晶，製程中殘留藥水等的殘渣，而成為發生不良的原因。因此，需要消除邊緣附近表面的多晶生長部分。 [先前技術文獻] (專利文獻)
專利文獻1：日本特開2012-36030號公報
[發明所欲解決的問題]
本發明是為了解決上述問題而完成，其目的在於提供一種氮化物半導體基板及其製造方法，當在矽基板上磊晶生長AlN層並在其上磊晶生長氮化物半導體薄膜時，在邊緣部無反應痕跡或多晶生長部分。 [解決問題的技術手段]
為了解決上述問題，本發明提供一種氮化物半導體基板，其在由單晶矽構成之成膜用基板上形成有氮化物半導體薄膜，其中， 在前述成膜用基板的外周部形成有矽氮化膜，在前述成膜用基板和前述矽氮化膜上形成有AlN膜，在前述AlN膜上形成有前述氮化物半導體薄膜。
如此一來，若由單晶矽所構成之成膜用基板的外周部形成有矽氮化膜，則抑制了反應痕跡的發生，因而在元件製程中不會由於反應痕跡而產生揚塵，能夠抑制粒子附著於氮化物半導體基板。
又，較佳是：前述矽氮化膜上的前述氮化物半導體薄膜是單晶。
若是一種氮化物半導體基板，其矽氮化膜上的氮化物半導體薄膜已單晶化，則不會發生多晶生長，因而在製程中不會殘留藥水等的殘渣而發生不良。
又，本發明提供一種氮化物半導體基板的製造方法，其包含以下步驟： 步驟(1)，在由單晶矽所構成之成膜用基板的外周部形成矽氮化膜； 步驟(2)，在前述成膜用基板上和前述外周部的矽氮化膜上生長AlN膜；及， 步驟(3)，在前述AlN膜上生長GaN膜、AlGaN膜、或這兩者。
若是這樣的製造方法，則能夠相對簡單且確實地製造一種氮化物半導體基板，該氮化物半導體基板在邊緣部無反應痕跡或多晶生長部分。 [發明的功效]
如以上所述，若是本發明，則能夠提供一種氮化物半導體基板及其製造方法，當在矽基板上磊晶生長AlN層並在其上磊晶生長氮化物半導體薄膜、尤其是GaN層或AlGaN層時，在邊緣部無反應痕跡或多晶生長部分。
如上所述，期望開發一種氮化物半導體基板，當在矽基板上實行由AlN緩衝層、緩衝層、GaN-HEMT結構所構成之氮化物半導體的磊晶生長時，在邊緣部不會發生反應痕跡。
本發明者反覆專心研究，結果發現藉由在由單晶矽所構成之成膜用基板的外周部形成矽氮化膜，能夠防止反應痕跡的發生，進一步亦不會如矽氧化膜般在膜上生長多晶，從而完成本發明。
亦即，本發明是一種氮化物半導體基板，其在由單晶矽構成之成膜用基板上形成有氮化物半導體薄膜，其中，在前述成膜用基板的外周部形成有矽氮化膜，在前述成膜用基板和前述矽氮化膜上形成有AlN膜，在前述AlN膜上形成有前述氮化物半導體薄膜。
又，本發明是一種氮化物半導體基板的製造方法，其包含以下步驟：步驟(1)，在由單晶矽所構成之成膜用基板的外周部形成矽氮化膜；步驟(2)，在前述成膜用基板上和前述外周部的矽氮化膜上生長AlN膜；及，步驟(3)，在前述AlN膜上生長GaN膜、AlGaN膜、或這兩者。
以下，詳細說明本發明，但是本發明不限定於這些說明。
[氮化物半導體基板] 第1圖中示出本發明的氮化物半導體基板的一例的概略圖。本發明的氮化物半導體基板1在由單晶矽所構成之成膜用基板2的外周部5形成有矽氮化膜3，進一步在成膜用基板2的中央部上和外周部5的矽氮化膜3上形成有磊晶層4。磊晶層4是由形成於成膜用基板2的中央部上和外周部5的矽氮化膜3上的AlN膜(緩衝層)、及形成於該AlN膜上的氮化物半導體薄膜所構成。作為氮化物半導體薄膜，並無特別限定，例如能夠設為GaN膜、AlGaN膜、或這兩方。
此處，所謂外周部，例如是邊緣部(邊緣部頂面)和邊緣部附近的區域。邊緣部可以是倒角面。
作為矽氮化膜3的膜厚，並無特別限定，例如能夠設為0.2～20nm，較佳是1～4nm，特佳是2nm。形成有矽氮化膜3之外周部5的範圍並無特別限定，例如能夠設為距離邊緣部分和邊緣附近的0.2～20mm，較佳是0.5～10mm，更佳是1～5mm，特佳是2.5mm。又，磊晶層4的厚度並無特別限定，例如能夠設為0.1～20μm，較佳是0.5～10μm，更佳是1～5μm，特佳是2.7μm左右。
作為由單晶矽所構成之成膜用基板2，亦無特別限定，可以是柴氏法(CZ)單晶矽，亦可以是懸浮區熔(FZ)單晶矽，關於摻雜劑的有無或種類、及濃度，亦無特別限制。
在本發明的氮化物半導體基板中，在由單晶矽所構成之成膜用基板的外周部形成有矽氮化膜，因而在生長基板的外周部中AlN膜(緩衝層)形成於矽氮化膜上。藉此，即使在生長基板的外周部，亦能夠良好地形成AlN膜(緩衝層)，因而當在AlN膜上形成GaN膜或AlGaN膜作為氮化物半導體薄膜時，亦不會由於生長基板的Si與原料氣體的Ga的反應而發生反應痕跡。又，藉由將覆蓋外周部的膜設為矽氮化膜，從而使形成於其上的氮化物半導體薄膜成為單晶。
[氮化物半導體基板的製造方法] 能夠根據本發明的氮化物半導體基板的製造方法，例如用以下方式製造本發明的氮化物半導體基板。以下，一面參照第2圖，一面說明本發明的氮化物半導體基板的製造方法的流程。
＜步驟(1)＞ 首先，在由單晶矽所構成之成膜用基板的外周部形成矽氮化膜(步驟(1))。
如第2圖(a)所示，一開始將由單晶矽所構成之成膜用基板(矽基板)2放入快速熱退火(Rapid Thermal Annealing，RTA)爐中，在經以氬氣稀釋後的氨氣氣氛下實行例如1175℃、10秒的熱處理，或者在氮氣氣氛下實行例如1200℃、10秒的熱處理，在成膜用基板2的表面形成例如厚度為2nm的矽氮化膜3。
繼而，如第2圖(b)所示，在矽氮化膜3上塗佈阻劑6。
繼而，如第2圖(c)所示，以邊緣附近(例如距離2.5mm)和邊緣部分的阻劑成為保護膜的方式進行曝光、顯影後，藉由在乾式蝕刻裝置內對在邊緣附近和邊緣部分附有保護膜之矽基板實行例如10秒的蝕刻，來將無保護膜的部分(成膜用基板2的中央部)的矽氮化膜3去除。然後，去除外周部的阻劑保護膜，並實行清洗。
＜步驟(2)和步驟(3)＞ 繼而，實行在成膜用基板上和外周部的矽氮化膜上生長AlN膜之步驟(步驟(2))、及在AlN膜上生長GaN膜、AlGaN膜、或這兩者之步驟(步驟(3))。
如第2圖(d)所示，利用有機金屬化學氣相沉積(MOCVD)裝置磊晶生長例如2.7μm左右的由AlN緩衝層、緩衝層、GaN-HEMT層所構成之氮化物半導體(磊晶層4)。以這樣的方式所製得的氮化物半導體基板1在外周部的矽氮化膜上亦會生長單晶，而不會生長多晶。又，在矽氮化膜與矽基板的界面部分亦不會發生反應痕跡。 [實施例]
以下，使用實施例及比較例來具體地說明本發明，但是本發明不限於這些例子。
(實施例) 依第2圖的流程將矽基板放入RTA爐中，在經以氬氣稀釋後的氨氣氣氛下實行1175℃、10秒的熱處理，在整個面形成厚度為2nm的矽氮化膜，利用光刻使邊緣附近(距離2.5mm)和邊緣部分的阻劑膜殘留，藉由以乾式蝕刻裝置實行10秒的蝕刻，來將無阻劑膜的部分的矽氮化膜去除。然後，去除阻劑膜，並實行清洗，利用MOCVD裝置磊晶生長由AlN緩衝層、緩衝層、GaN-HEMT結構(總計厚度為2.7μm)所構成之氮化物半導體。其結果，如第3圖所示的照片所示，晶圓的邊緣附近部分、邊緣部已鏡面化，可知無反應痕跡，亦未生長多晶。再者，第4圖中示出利用剖面掃描式電子顯微鏡(SEM)從邊緣部和邊緣表面朝向中心每100μm測定磊晶厚度而得之磊晶生長後的膜厚[μm]。
(比較例1) 除了未在邊緣附近和邊緣部形成矽氮化膜以外，與實施例同樣地在矽基板上磊晶生長由AlN緩衝層、緩衝層、GaN-HEMT結構所構成之氮化物半導體。其結果，如第5圖所示，在晶圓的邊緣附近部分、邊緣部發生了反應痕跡。
(比較例2) 除了在邊緣附近和邊緣部分形成矽氧化膜以外，與實施例同樣地在矽基板上磊晶生長由AlN緩衝層、緩衝層、GaN-HEMT結構所構成之氮化物半導體。其結果，如第6圖、第7圖所示，在晶圓的邊緣附近部分、邊緣部未確認到反應痕跡，但是在矽氧化膜上生長了多晶。
再者，本發明並不限定於上述實施形態。上述實施形態為例示，任何具有實質上與本發明的申請專利範圍所記載的技術思想相同的構成且發揮相同功效者，皆包含在本發明的技術範圍內。
1:氮化物半導體基板 2:成膜用基板 3:矽氮化膜 4:磊晶層 5:外周部 6:阻劑
第1圖是示出本發明的氮化物半導體基板的一例的概略圖。 第2圖是示出本發明的氮化物半導體基板的製造方法的一例的概略圖。 第3圖是實施例中製造的氮化物半導體基板的邊緣附近和邊緣部分的照片。 第4圖是從實施例中製造的氮化物半導體基板的邊緣部和邊緣表面朝向中心所測得的磊晶層的膜厚的圖表。 第5圖是比較例1中製造的氮化物半導體基板的邊緣附近和邊緣部分的照片。 第6圖是比較例2中製造的氮化物半導體基板的邊緣附近和邊緣部分的剖面照片。 第7圖是第6圖的多晶部分的放大照片。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:氮化物半導體基板
2:成膜用基板
3:矽氮化膜
4:磊晶層
5:外周部

Claims (3)

  1. 一種氮化物半導體基板，其在由單晶矽構成之成膜用基板上形成有氮化物半導體薄膜，該氮化物半導體基板的特徵在於， 在前述成膜用基板的外周部形成有矽氮化膜，在前述成膜用基板和前述矽氮化膜上形成有AlN膜，在前述AlN膜上形成有前述氮化物半導體薄膜。
  2. 如請求項1所述之氮化物半導體基板，其中，前述矽氮化膜上的前述氮化物半導體薄膜是單晶。
  3. 一種氮化物半導體基板的製造方法，其特徵在於，包含以下步驟： 步驟(1)，在由單晶矽所構成之成膜用基板的外周部形成矽氮化膜； 步驟(2)，在前述成膜用基板上和前述外周部的矽氮化膜上生長AlN膜；及， 步驟(3)，在前述AlN膜上生長GaN膜、AlGaN膜、或這兩者。
TW111130382A 2021-08-26 2022-08-12 氮化物半導體基板及其製造方法 TW202325919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-138308 2021-08-26
JP2021138308A JP2023032276A (ja) 2021-08-26 2021-08-26 窒化物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW202325919A true TW202325919A (zh) 2023-07-01

Family

ID=85323145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130382A TW202325919A (zh) 2021-08-26 2022-08-12 氮化物半導體基板及其製造方法

Country Status (5)

Country Link
EP (1) EP4394093A1 (zh)
JP (1) JP2023032276A (zh)
CN (1) CN117836477A (zh)
TW (1) TW202325919A (zh)
WO (1) WO2023026847A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
KR20130062736A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법

Also Published As

Publication number Publication date
WO2023026847A1 (ja) 2023-03-02
CN117836477A (zh) 2024-04-05
EP4394093A1 (en) 2024-07-03
JP2023032276A (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
TWI426162B (zh) 製備用於生長氮化鎵的基底和製備氮化鎵基底的方法
JPWO2011161975A1 (ja) エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
EP2251464B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
TWI604094B (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
TWI531081B (zh) 半導體裝置的製造方法
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP4130389B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW202325919A (zh) 氮化物半導體基板及其製造方法
JP4600146B2 (ja) 窒化物半導体基板の製造方法
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
TWI752256B (zh) 基底及其製備方法
JP2000269143A (ja) 窒化ガリウム系化合物半導体結晶の製造方法
US8679953B1 (en) Crystalline REO template on silicon substrate
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP4084539B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置