CN117836477A - 氮化物半导体基板及其制造方法 - Google Patents

氮化物半导体基板及其制造方法 Download PDF

Info

Publication number
CN117836477A
CN117836477A CN202280056843.6A CN202280056843A CN117836477A CN 117836477 A CN117836477 A CN 117836477A CN 202280056843 A CN202280056843 A CN 202280056843A CN 117836477 A CN117836477 A CN 117836477A
Authority
CN
China
Prior art keywords
film
nitride semiconductor
substrate
silicon
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280056843.6A
Other languages
English (en)
Inventor
萩本和德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN117836477A publication Critical patent/CN117836477A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明为一种氮化物半导体基板，其在由单晶硅构成的成膜用基板上成膜有氮化物半导体薄膜，所述氮化物半导体基板的特征在于，在所述成膜用基板的外周部形成有氮化硅膜，在所述成膜用基板和所述氮化硅膜上形成有AlN膜，在所述AlN膜上形成有所述氮化物半导体薄膜。由此，提供一种当使AlN层在硅基板上外延生长并使GaN层或AlGaN层在AlN层上外延生长时，在边缘部无反应痕迹及多晶生长部分的氮化物半导体基板及其制造方法。

Description

氮化物半导体基板及其制造方法
技术领域
本发明涉及一种氮化物半导体基板及其制造方法。
背景技术
以GaN和AlN为首的氮化物半导体能够用于制作使用了二维电子气的高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)或高耐压电子器件。
难以制作在基板上生长有这些氮化物半导体的氮化物晶圆，作为基板，使用蓝宝石基板或SiC基板。然而，为了抑制大口径化和基板的成本，采用了通过在硅基板上进行气相沉积来实行的外延生长(专利文献1)。通过在硅基板上进行气相沉积来实行的外延生长膜的制作由于能够使用比蓝宝石基板或SiC基板更大口径的基板，因此器件的生产率较高，在散热性方面有利
在硅基板上进行AlN缓冲层、缓冲层、GaN-HEMT结构的外延生长时，边缘附近会产生未能整齐地形成AlN缓冲层的部分。若在其上层叠GaN层和AlGaN层等，则在未能成膜AlN膜的部分，原料的TMG的Ga会与Si进行反应，产生反应痕迹。该反应痕迹会成为工艺中的扬尘来源。此外，即使贴上SiO2保护膜以使得反应痕迹不会产生，保护膜上仍会生长多晶，工艺中会残留药水等的残渣，成为产生不良的原因。因此，需要消除边缘附近表面的多晶生长部分。
现有技术文献
专利文献
专利文献1：日本特开2012-36030号公报
发明内容
本发明要解决的技术问题
本发明是为了解决上述技术问题而完成的，其目的在于提供一种当使AlN层在硅基板上外延生长并使氮化物半导体薄膜在AlN层上外延生长时，在边缘部无反应痕迹及多晶生长部分的氮化物半导体基板及其制造方法。
解决技术问题的技术手段
为了解决上述技术问题，本发明提供一种氮化物半导体基板，其在由单晶硅构成的成膜用基板上成膜有氮化物半导体薄膜，其中，
在所述成膜用基板的外周部形成有氮化硅膜，在所述成膜用基板和所述氮化硅膜上形成有AlN膜，在所述AlN膜上形成有所述氮化物半导体薄膜。
若如此地在由单晶硅构成的成膜用基板的外周部形成有氮化硅膜，则反应痕迹的产生得到抑制，因此在器件工艺(device process)中不会因反应痕迹而产生扬尘，能够抑制颗粒附着于氮化物半导体基板。
此外，优选所述氮化硅膜上的所述氮化物半导体薄膜为单晶。
若为氮化硅膜上的氮化物半导体薄膜已单晶化的氮化物半导体基板，则不会发生多晶生长，因此在工艺中不会残留药水等的残渣，也不会产生不良。
此外，本发明提供一种氮化物半导体基板的制造方法，其包含以下工序：
(1)在由单晶硅构成的成膜用基板的外周部形成氮化硅膜的工序；
(2)使AlN膜在所述成膜用基板上和所述外周部的氮化硅膜上生长的工序；及
(3)使GaN膜或AlGaN膜或GaN膜和AlGaN膜在所述AlN膜上生长的工序。
若为这样的制造方法，则能够相对简单且确实地制造在边缘部无反应痕迹及多晶生长部分的氮化物半导体基板。
发明效果
如上所述，若为本发明，则能够提供一种当使AlN层在硅基板上外延生长并使氮化物半导体薄膜、尤其是GaN层、AlGaN层在AlN层上外延生长时，在边缘部无反应痕迹及多晶生长部分的氮化物半导体基板及其制造方法。
附图说明
图1为示出本发明的氮化物半导体基板的一个实例的示意图。
图2为示出本发明的氮化物半导体基板的制造方法的一个实例的示意图。
图3为实施例中制造的氮化物半导体基板的边缘附近和边缘部分的照片。
图4为从实施例中制造的氮化物半导体基板的边缘部和边缘表面朝向中心所测得的外延层的膜厚的图表。
图5为比较例1中制造的氮化物半导体基板的边缘附近和边缘部分的照片。
图6为比较例2中制造的氮化物半导体基板的边缘附近和边缘部分的剖面照片。
图7为图6的多晶部分的放大照片。
具体实施方式
如上所述，期望开发一种在硅基板上进行由AlN缓冲层、缓冲层、GaN-HEMT结构构成的氮化物半导体的外延生长时，不会在边缘部产生反应痕迹的氮化物半导体基板。
本申请的发明人反复进行了深入研究，结果发现能够通过在由单晶硅构成的成膜用基板的外周部形成氮化硅膜来防止反应痕迹的产生，而且也不会如氧化硅般在膜上生长多晶，从而完成了本发明。
即，本发明为一种氮化物半导体基板，其在由单晶硅构成的成膜用基板上成膜有氮化物半导体薄膜，该氮化物半导体基板中，在所述成膜用基板的外周部形成有氮化硅膜，在所述成膜用基板和所述氮化硅膜上形成有AlN膜，在所述AlN膜上形成有所述氮化物半导体薄膜。
此外，本发明为一种氮化物半导体基板的制造方法，其包含以下工序：(1)在由单晶硅构成的成膜用基板的外周部形成氮化硅膜的工序；(2)使AlN膜在所述成膜用基板上和所述外周部的氮化硅膜上生长的工序；及(3)使GaN膜或AlGaN膜或GaN膜和AlGaN膜在所述AlN膜上生长的工序。
以下，详细说明本发明，但本发明并不限定于此。
[氮化物半导体基板]
图1中示出本发明的氮化物半导体基板的一个实例的示意图。本发明的氮化物半导体基板1在由单晶硅构成的成膜用基板2的外周部5形成有氮化硅膜3，进一步在成膜用基板2的中央部上和外周部5的氮化硅膜3上形成有外延层4。外延层4由AlN膜(缓冲层)和形成在该AlN膜上的氮化物半导体薄膜构成，所述AlN膜(缓冲层)形成在成膜用基板2的中央部上和外周部5的氮化硅膜3上。作为氮化物半导体薄膜，并无特别限定，例如能够设为GaN膜或AlGaN膜或GaN膜和AlGaN膜。
此处，外周部例如是指边缘部(边缘部上表面)和边缘部附近的区域。
边缘部可以是倒角面。
作为氮化硅膜3的膜厚，并无特别限定，例如能够设为0.2～20nm，优选设为1～4nm，尤其能够设为2nm。形成氮化硅膜3的外周部5的范围并无特别限定，例如能够设为边缘部分和边缘附近的0.2～20mm，优选设为边缘部分和边缘附近的0.5～10mm，更优选设为边缘部分和边缘附近的1～5mm，尤其能够设为边缘部分和边缘附近的2.5mm。此外，外延层4的厚度并无特别限定，例如能够设为0.1～20μm，优选设为0.5～10μm，更优选设为1～5μm，尤其能够设为2.7μm左右。
作为由单晶硅构成的成膜用基板2，也并无特别限定，可以为CZ单晶硅，也可以为FZ单晶硅，关于掺杂剂的有无、种类及浓度，也无特别限制。
在本发明的氮化物半导体基板中，在由单晶硅构成的成膜用基板的外周部形成有氮化硅膜，因此在生长基板的外周部，AlN膜(缓冲层)形成在氮化硅膜上。由此，即使在生长基板的外周部，也会良好地形成AlN膜(缓冲层)，因此当在AlN膜上形成GaN膜、AlGaN膜作为氮化物半导体薄膜时，也不会因生长基板的Si与原料气体的Ga的反应而产生反应痕迹。此外，通过将覆盖外周部的膜设为氮化硅膜，从而使成膜于其上的氮化物半导体薄膜成为单晶。
[氮化物半导体基板的制造方法]
能够通过本发明的氮化物半导体基板的制造方法，例如用以下方式制造本发明的氮化物半导体基板。以下，一边参照图2，一边说明本发明的氮化物半导体基板的制造方法的流程。
＜工序(1)＞
首先，在由单晶硅构成的成膜用基板的外周部形成氮化硅膜(工序(1))。
如图2的(a)所示，首先将由单晶硅构成的成膜用基板(硅基板)2放入RTA(快速热退火(Rapid Thermal Annealing))炉中，在利用氩气进行了稀释的氨气气氛下进行例如1175℃、10秒的热处理、或者在氮气气氛下进行例如1200℃、10秒的热处理，在成膜用基板2的表面形成例如厚度为2nm的氮化硅膜3。
接着，如图2的(b)所示，在氮化硅膜3上涂布抗蚀剂6。
接着，如图2的(c)所示，以边缘附近(例如2.5mm)和边缘部分的抗蚀剂成为保护膜的方式进行曝光、显影后，在干式蚀刻装置内对在边缘附近和边缘部分附有保护膜的硅基板进行例如10秒的蚀刻，由此将无保护膜的部分(成膜用基板2的中央部)的氮化硅膜3去除。然后，去除外周部的抗蚀剂保护膜，并进行清洗。
＜工序(2)和工序(3)＞
接着，进行使AlN膜在成膜用基板上和外周部的氮化硅膜上生长的工序(工序(2))及使GaN膜或AlGaN膜或GaN膜和AlGaN膜在AlN膜上生长的工序(工序(3))。
如图2的(d)所示，利用MOCVD装置外延生长例如2.7μm左右的由AlN缓冲层、缓冲层、GaN-HEMT层构成的氮化物半导体(外延层4)。以这样的方式制造的氮化物半导体基板1在外周部的氮化硅膜上也会生长单晶，而不会生长多晶。此外，在氮化硅膜与硅基板的界面部分也不会产生反应痕迹。
实施例
以下，使用实施例及比较例来具体地说明本发明，但是本发明并不限定于此。
(实施例)
依图2的流程将硅基板放入RTA炉中，在利用氩气进行了稀释的氨气气氛下进行1175℃、10秒的热处理，在整个面形成厚度为2nm的氮化硅膜，利用光刻使边缘附近(2.5mm)和边缘部分的抗蚀剂膜残留，利用干式蚀刻装置进行10秒的蚀刻，由此将无抗蚀剂膜的部分的氮化硅膜去除。然后，去除抗蚀剂膜并进行清洗，利用MOCVD装置使由AlN缓冲层、缓冲层、GaN-HEMT结构(总计厚度为2.7μm)构成的氮化物半导体外延生长。其结果，如图3所示的照片所示，晶圆的边缘附近部分、边缘部已镜面化，可知无反应痕迹，也未生长多晶。另外，图4中示出利用剖面SEM以100μm的间隔从边缘部和边缘表面朝向中心测定外延厚度而测得的外延生长的膜厚[μm]。
(比较例1)
除了未在边缘附近和边缘部形成氮化硅膜以外，与实施例同样地使由AlN缓冲层、缓冲层、GaN-HEMT结构构成的氮化物半导体在硅基板上外延生长。其结果，如图5所示，在晶圆的边缘附近部分、边缘部产生了反应痕迹。
(比较例2)
除了在边缘附近和边缘部分形成氧化硅膜以外，与实施例同样地使由AlN缓冲层、缓冲层、GaN-HEMT结构构成的氮化物半导体外延生长。其结果，如图6、图7所示，在晶圆的边缘附近部分、边缘部未确认到反应痕迹，但是在氧化硅膜上生长有多晶。
另外，本发明并不限定于上述实施方案。上述实施方案为例示，任何具有与本发明的权利要求书中记载的技术构思实质相同的构成且发挥相同效果的技术方案均包含在本发明的技术范围内。

Claims (3)

1.一种氮化物半导体基板，其在由单晶硅构成的成膜用基板上成膜有氮化物半导体薄膜，所述氮化物半导体基板的特征在于，
在所述成膜用基板的外周部形成有氮化硅膜，在所述成膜用基板和所述氮化硅膜上形成有AlN膜，在所述AlN膜上形成有所述氮化物半导体薄膜。
2.根据权利要求1所述的氮化物半导体基板，其特征在于，所述氮化硅膜上的所述氮化物半导体薄膜为单晶。
3.一种氮化物半导体基板的制造方法，其特征在于，其包含以下工序：
(1)在由单晶硅构成的成膜用基板的外周部形成氮化硅膜的工序；
(2)使AlN膜在所述成膜用基板上和所述外周部的氮化硅膜上生长的工序；及
(3)使GaN膜或AlGaN膜或GaN膜和AlGaN膜在所述AlN膜上生长的工序。
CN202280056843.6A 2021-08-26 2022-08-09 氮化物半导体基板及其制造方法 Pending CN117836477A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-138308 2021-08-26
JP2021138308A JP2023032276A (ja) 2021-08-26 2021-08-26 窒化物半導体基板及びその製造方法
PCT/JP2022/030400 WO2023026847A1 (ja) 2021-08-26 2022-08-09 窒化物半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN117836477A true CN117836477A (zh) 2024-04-05

Family

ID=85323145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280056843.6A Pending CN117836477A (zh) 2021-08-26 2022-08-09 氮化物半导体基板及其制造方法

Country Status (5)

Country Link
EP (1) EP4394093A1 (zh)
JP (1) JP2023032276A (zh)
CN (1) CN117836477A (zh)
TW (1) TW202325919A (zh)
WO (1) WO2023026847A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
KR20130062736A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법

Also Published As

Publication number Publication date
WO2023026847A1 (ja) 2023-03-02
EP4394093A1 (en) 2024-07-03
JP2023032276A (ja) 2023-03-09
TW202325919A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US20090085065A1 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
EP2251464B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
KR20150007952A (ko) 반도체장치의 제조방법
JP5367434B2 (ja) 半導体装置の製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP6248359B2 (ja) 半導体層の表面処理方法
CN117836477A (zh) 氮化物半导体基板及其制造方法
TW202206656A (zh) 氮化物半導體晶圓及氮化物半導體晶圓的製造方法
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
US8679953B1 (en) Crystalline REO template on silicon substrate
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP2013069938A (ja) 半導体基板の製造方法
TWI752256B (zh) 基底及其製備方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination