KR100912313B1 - 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법 - Google Patents

실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법 Download PDF

Info

Publication number
KR100912313B1
KR100912313B1 KR1020020042162A KR20020042162A KR100912313B1 KR 100912313 B1 KR100912313 B1 KR 100912313B1 KR 1020020042162 A KR1020020042162 A KR 1020020042162A KR 20020042162 A KR20020042162 A KR 20020042162A KR 100912313 B1 KR100912313 B1 KR 100912313B1
Authority
KR
South Korea
Prior art keywords
substrate
gan
high quality
thick film
passivating
Prior art date
Application number
KR1020020042162A
Other languages
English (en)
Other versions
KR20040008523A (ko
Inventor
김진교
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020042162A priority Critical patent/KR100912313B1/ko
Publication of KR20040008523A publication Critical patent/KR20040008523A/ko
Application granted granted Critical
Publication of KR100912313B1 publication Critical patent/KR100912313B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 GaN 후막을 성장시킬 때 사용되어지는 Si기판을 페시베이션(passivation) 시켜 고품질 GaN기판을 제조하는 것에 관한 것으로써, 유전체 레이어를 이용하여 Si 기판을 페시베이션(passivation) 시키는 단계와; 상기 단계후 GaN를 고온에서 안정되게 성장 시키는 단계로 구성하여 원하지 않는 불순물들이 기판으로부터 후막으로 이동되어지는 것을 막을 수 있는 효과가 발생한다.
GaN후막성장, Si기판

Description

실리콘 기판 페시베이션을 이용한 고품질 갈륨나이트라이드 기판 제조방법{Method for fabricating high quality GaN substrate}
도 1은 종래의 GaN 레이어에 Si이 확산되어 들어가는 것을 나타낸 도면
도 2는 본 발명의 유전체 레이어를 이용한 Si 페시베이션(passivation)으로 GaN기판에 확산 되지 않는 것을 나타낸 도면
도 3은 본 발명의 유전체 레이어를 Si 기판과 GaN 기판 사이에 까지 적용한 것을 타나낸 도면
<도면의 주요 부분 부호의 설명>
10 : Si 기판 20 : GaN
30 : 유전체 레이어
본 발명은 Si 기판의 페시베이션(passivation)을 이용하여 GaN 고품질 GaN 기판을 제조하는 방법에 관한 것이다.
일반적으로, GaN 후막을 개발하려는 시도가 점점 커지면서 그 동안 많이사용되어지던 사파이어 기판 대신 Si 기판을 이용한 프리 스탠딩(free standing) GaN 기판 제작의 노력이 증대외어지고 있다.
사파이어 기판에 비해 Si기판이 갖는 장점은 화학적 식각을 통해 쉽게 제거가 가능하다는 점이다.
도 1은 종래의 Si기판상에 GaN 후막을 성장시키는 것을 나타내는 도면으로써
Si기판(10) 은 GaN(20)가 성장되어지는 1000도 이상에서 쉽게 베이퍼라이즈(vaporize) 되거나 아웃디퓨즈(outdiffuse)되어 Si(10)이 GaN 후막(20)으로 유입되어 불순물로 작용하는 문제가 발생한다.
이러한 현상으로 인해 Si이 GaN 상에서 도펀트(dopant)로 작용하여 n-GaN가 되는 현상이 발생하여 결정성이 크게 저하되는 현상이 발생하는 등 여러가지 문제점이 발생되어 왔다.
이에 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, Si기판의 측면 및 하단을 SiO2 혹은 SiN 등으로 페시베이션(passivation) 시키는 단계를 추가하여 구성함으로써 고온에서 Si이 GaN 후막으로 확산되어 들어가는 것을 방지하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태는, Si 기판상에 GaN 를 증착하는 제 1단계;
상기 Si 기판의 측면 및 하단을 유전체 물질로 페시베이션(passivation)시키는 제 2단계;
1000도 이상에서 성장시킨 후 상기 Si기판 및 상기 유전체 물질을 화학적 식각 방법에 의해 제거하는 제 3단계로 이루어진 것을 특징으로 하는 고품질 GaN 기판 제조방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명의 유전체 레이어를 이용한 Si 페시베이션(passivation)으로 GaN기판에 확산 되지 않는 것을 나타낸 도면으로서, Si기판(10)의 측면 및 하단을 SiO2 또는 SiN등의 유전체 물질(30)로 페시베이션(passsivation) 시키게 되면 고온에서 GaN(20)을 성장시키더라도 베이퍼라이즈(vaporize) 되는 Si 양을 크게 줄일 수 있다.
도 3은 GaN(20)와 Si 기판(10) 경계면에 까지 유전체 물질(30)로 페시베이션(passivation) 시켜 아웃 디퓨전(out-diffusion) 되는 Si양을 더욱 줄일 수 있게 하는 방법을 나타낸 도면으로, 이러한 경우에는 GaN(20)가 누클리에이션(nucleation)되는 부분을 만들기 위해 전면을 페시베이션(passivation) 시킬 수 없게 되고, 부분적으로 페시베이션(passivation)을 시킬 경우 레터럴 에피탁샬 오버그로스(lateral epitaxial overgrowth)(LEO)가 생기므로 이러한 현상에 의한 결정성 향상의 효과도 부가적으로 얻을 수 있게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 페시베이티드(passivated) Si 웨이퍼 위에 고온에서 GaN를 성장 시킬 경우 기판에서 확산되어 올라오는 불순물의 양을 크게 줄일 수 있게 되어서 결정성을 향상 시킬 수 있을뿐 아니라 후에 GaN의 불순물 농도를 좀 더 정량적으로 조절할 수 있게 되어 원래 의도하던 전기적 특성을 갖는 프리 스탠딩(free standing) GaN 기판을 제작할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (3)

  1. Si 기판 상에 GaN를 증착하는 단계;
    상기 Si 기판의 측면 및 하단을 유전체 물질로 페시베이션(passivation)시키는 단계;
    1000도 이상에서 성장시킨 후 상기 Si 기판 및 상기 유전체 물질을 화학적 식각 방법에 의해 제거하는 단계;
    를 포함하는 것을 특징으로 하는 고품질 GaN 기판 제조 방법.
  2. 제 1항에 있어서,
    상기 유전체 물질은 SiO2 혹은 SiN 인 것을 특징으로 하는 고품질 GaN 기판 제조 방법.
  3. 제 1항에 있어서,
    상기 페시베이션 단계는 상기 Si 기판과 상기 GaN의 경계면을 상기 유전체 물질로 더 페시베이션(passivation) 시키는 단계를 포함하는 것을 특징으로 하는 고품질 GaN 기판 제조방법.
KR1020020042162A 2002-07-18 2002-07-18 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법 KR100912313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042162A KR100912313B1 (ko) 2002-07-18 2002-07-18 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042162A KR100912313B1 (ko) 2002-07-18 2002-07-18 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040008523A KR20040008523A (ko) 2004-01-31
KR100912313B1 true KR100912313B1 (ko) 2009-08-14

Family

ID=37317574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042162A KR100912313B1 (ko) 2002-07-18 2002-07-18 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법

Country Status (1)

Country Link
KR (1) KR100912313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10094045B2 (en) 2016-10-21 2018-10-09 Samsung Electronics Co., Ltd. Method of manufacturing a gallium nitride substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922121B1 (ko) 2012-10-09 2018-11-26 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR101946010B1 (ko) 2012-10-23 2019-02-08 삼성전자주식회사 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019358A (ko) * 1999-08-26 2001-03-15 조장연 질화갈륨계 화합물 반도체의 제작방법
KR20010089009A (ko) * 2000-03-20 2001-09-29 구자홍 질화갈륨 반도체 기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019358A (ko) * 1999-08-26 2001-03-15 조장연 질화갈륨계 화합물 반도체의 제작방법
KR20010089009A (ko) * 2000-03-20 2001-09-29 구자홍 질화갈륨 반도체 기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10094045B2 (en) 2016-10-21 2018-10-09 Samsung Electronics Co., Ltd. Method of manufacturing a gallium nitride substrate

Also Published As

Publication number Publication date
KR20040008523A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US20230041323A1 (en) Nitride semiconductor component and process for its production
CN102064091B (zh) 氮化物半导体部件及其制造工艺
US5413679A (en) Method of producing a silicon membrane using a silicon alloy etch stop layer
US7791106B2 (en) Gallium nitride material structures including substrates and methods associated with the same
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US4592792A (en) Method for forming uniformly thick selective epitaxial silicon
US20090224285A1 (en) THREADING-DISLOCATION-FREE NANOHETEROEPITAXY OF Ge ON Si USING SELF-DIRECTED TOUCH-DOWN OF Ge THROUGH A THIN SiO2 LAYER
US7531395B2 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
JP2008504715A (ja) 窒化ガリウム材料及び方法
JP2014075585A (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
KR20100040299A (ko) 개선된 에피택시 재료들의 제조 방법
US7713834B2 (en) Method of forming isolation regions for integrated circuits
US20120126357A1 (en) Light detection devices and methods of manufacturing the same
KR100742680B1 (ko) 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
KR100912313B1 (ko) 실리콘 기판 페시베이션을 이용한 고품질갈륨나이트라이드 기판 제조방법
US6455400B1 (en) Semiconductor processing methods of forming silicon layers
US20020123157A1 (en) Method for fabricating group III-V compound semiconductor substrate
KR100357116B1 (ko) 질화물 반도체막 성장 방법
US6864161B1 (en) Method of forming a gate structure using a dual step polysilicon deposition procedure
US7776679B2 (en) Method for forming silicon wells of different crystallographic orientations
KR100330840B1 (ko) 플라즈마 처리를 이용한 질화갈륨계열 박막의 제조방법
JP2005179171A (ja) Ｉｎドーピングを通したＧａＮ側面成長方法
KR100862856B1 (ko) 실리콘웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee