KR102019162B1 - 광학적으로 마감된 (또는 조밀한) 규소-다이아몬드 계면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판 - Google Patents

광학적으로 마감된 (또는 조밀한) 규소-다이아몬드 계면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판 Download PDF

Info

Publication number
KR102019162B1
KR102019162B1 KR1020170029542A KR20170029542A KR102019162B1 KR 102019162 B1 KR102019162 B1 KR 102019162B1 KR 1020170029542 A KR1020170029542 A KR 1020170029542A KR 20170029542 A KR20170029542 A KR 20170029542A KR 102019162 B1 KR102019162 B1 KR 102019162B1
Authority
KR
South Korea
Prior art keywords
diamond
layer
silicon
substrate
silicon layer
Prior art date
Application number
KR1020170029542A
Other languages
English (en)
Other versions
KR20170104952A (ko
Inventor
수 웬-칭
리우 챠오
바바로사 기오바니
이. 앤더슨 토마스
이. 에이슬러 엘그인
Original Assignee
투-식스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 투-식스 인코포레이티드 filed Critical 투-식스 인코포레이티드
Publication of KR20170104952A publication Critical patent/KR20170104952A/ko
Application granted granted Critical
Publication of KR102019162B1 publication Critical patent/KR102019162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L2021/28543—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명의 다층 기판은 광학적으로 완성된 표면을 갖는 규소 층 및 규소 층의 광학적으로 완성된 표면상 화학 증착법(CVD)으로 성장된 다이아몬드 층을 포함할 수 있다. 규소 층과 다이아몬드 층의 계면에, 규소 층의 광학적으로 완성된 표면의 표면 조도(Ra)는 100nm 이하일 수 있다. 규소 층 반대 편에 성장된 다이아몬드 층의 표면은 광학 마감으로 연마될 수 있고 광 관리 코팅을 규소 층 반대 편의 성장된 다이아몬드 층의 연마 표면에 도포할 수 있다. 다층 기판의 형성 방법 또한 개시되어 있다.

Description

광학적으로 마감된(또는 조밀한) 규소-다이아몬드 계면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판{SUBSTRATE COMPRISING A LAYER OF SILICON AND A LAYER OF DIAMOND HAVING AN OPTICALLY FINISHED (OR A DENSE) SILICON-DIAMOND INTERFACE}
본 발명은 광학적으로 마감된(optically finished) 규소-다이아몬드 계면 및, 임의로, 광학적으로 마감된 다이아몬드 표면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판에 관한 것이다. 이는 또한 이의 제조방법에 관한 것이고, 상기 기판에 대한 응용을 설명한다.
다이아몬드는 모스 경도(Mohs Hardness)가 10인, 공지된 가장 단단한 물질들 중의 하나로, 이로 인해 다이아몬드는 절단, 기계가공, 드릴링(drilling), 밀링(milling) 등의 응용에 가장 유용하다. 다이아몬드는 또한 열 전도율이 2000 내지 2200W/m·K 이하인 공지된 가장 열 전도성인 물질들 중의 하나로, 이로 인해 요구하는 조건하에 열 관리에 응용하기에 바람직한 물질이 된다. 다이아몬드는 또한 극히 낮은 마찰 계수를 가져서, 브레이크 등의 용도를 위한 다용도 물질이 된다. 다이아몬드상 다이아몬드로, 이는 극한 조건하에 낮은 마모 계수 및 윤활 용도로 유리하게 된다. 다이아몬드는 또한 마이크로파, 적외선, 가시광선 및 기타 자외선 전자파를 투과하기 위한 바람직한 광학 물질을 갖는다. 다이아몬드는 또한 고 플루언스(high fluence) 핵 방사선용 검출기로서 사용시 높은 안정성을 갖는다. 또한, 다이아몬드는 승온에서 또는 극저온 조건에서도 강산, 강염기, 강 산화제 또는 강 환원제를 수반할 수 있는 화학적 환경하에 매우 불활성인 물질이기도 하다. 추가로, 다이아몬드는 고 굴절률을 가져서, 보석 산업에서의 이의 사용으로 이어진다.
또한, 다이아몬드에 대한 음속은 18,500m/s로, 이는 아래 표 1에 나타낸 바와 같이, 단일 결정 규소(8,500m/s) 및 탄화규소(13,300m/s)에 대한 음속보다 훨씬 높다. 음속은 음파 공명기를 제조시 고려되는 물질의 고유한 특성이다. 음향 공명기는 RF 필터, RF 발진기(oscillator), RF MEMS 스위치 및 마이크로시스템(센서)으로서 광범위하게 사용된다. 음향 공명기의 공진 주파수는 물질의 음속에 직접 비례하고 공명기의 기하 치수(geometric dimension)에 반비례한다. 다이아몬드로 제조된 공명기(제시된 기하를 가짐)는 규소로 제조된 공명기의 주파수의 2.2배인 주파수에서 공명한다. 그러므로, 제시된 공진 주파수에서, 다이아몬드로 제조된 공명기는 규소로 제조된 공명기의 기하 치수보다 약 2.2배 작은 기하 치수를 가질 수 있다. 다이아몬드 공명기는 또한 규소 공명기와 비교하여 진동 동안 더 낮은 에너지 손실을 가질 수 있고, 이는 품질 인자(quality factor) Q에 의하여 측정된다. 다이아몬드에 대한 이론적인 Q는 약 36,000인 규소에 대한 Q와 비교하여, 약 380,000이다. Q 값이 높을수록, 진동 동안의 에너지 손실은 낮아진다.
1㎓ 및 3㎓에서의 음속 및 이론적으로 예상되는 품질 인자의 비교*.
물질 υ α (m/S) 1㎓에서의 Q 이론 ㎓에서의 Q 이론
다이아몬드 18,500 380,000 380,000
SiC 13,300 320,000 116,000
석영 5,720 39,000 13,000
Si 8,500 36,000 36,000
AlN 10,970 8,700 3,400
* 참고문헌: Ivan Rivera, RF MEMS Resonators for Mass Sensing Applications (PhD Dissertation), Feb. 2015.
그러므로, 다이아몬드 음파 공명기가 더 높은 공진 주파수, 더 높은 Q 값(또는 낮은 전력 소비에 대한 낮은 전력 손실) 또는 더 높은 주파수 Q 제품을 달성하는 것을 용이하게 하는, 고 품질 다이아몬드 및 고 품질 다이아몬드 표면을 둘 다 갖는 것이 바람직하다.
산업적으로, 다이아몬드는 화학 증착(CVD)이라고 하는 공정으로 반응기에서 성장시킬 수 있고, 여기서 적합한 성장 조건이 마이크로파 강화 플라즈마, 텅스텐 핫-필라멘트, DC-제트 플라즈마, 레이저 유도 플라즈마, 아세틸렌-토치 등에 의하여 달성될 수 있다.
다수의 다이아몬드 적용에서, 다이아몬드를 포함하는 기판의 표면은 음파 매질로서, 또는 광/전자기파를 반사시키기 위한 기판으로서, 또는 전자소자(electronics), 광소자(photonics) 또는 광전자소자(optoelectronics)으로부터 떨어진 열 에너지를 전도하는 목적으로 경남땜(brazing) 또는 글루잉(gluing) 등의 특정 유형의 접착 메커니즘을 통하여 광학적으로 평활하게 마감될 필요가 있다. 다이아몬드는 공지된 가장 단단한 물질들 중의 하나이므로, 다이아몬드 연마는 다이아몬드로 구성된 기판이 응력을 받는 동시에 열이 발생되는 느리고 고가의 공정일 수 있다. 더욱이, 다이아몬드는 또한 약하고 부서지기 쉽다. 다이아몬드 필름의 연마 동안 발생되는 열 및 응력은 기판을 포함하는 다이아몬드 필름의 박리 또는 부분 박리로 이어질 수 있다.
다이아몬드(약 1×10-6m/m-K)와 규소(약 3×10-6m/m-K) 사이에 상당한 열 팽창 계수(Coefficient of Thermal Expansion, CTE) 불일치(mismatch)가 존재한다. 다이아몬드 필름은 통상적으로 승온에서 규소 기판 상에서 성장한다. 다이아몬드 필름 성장 공정의 종료시, 다이아몬드 1층 및 규소 1층을 포함하는 기판은 다이아몬드 성장 온도로부터 실온으로 냉각된다. 다이아몬드는 규소보다 훨씬 덜 수축하고, 이는 다이아몬드 층과 규소 층 사이의 실질적인 응력으로 이어질 수 있어, 다이아몬드는 압축 응력으로 손상되고 규소는 인장 응력으로 손상된다. 이러한 CTE 불일치 응력은 다이아몬드 1층 및 규소 1층을 포함하는 기판의 기하 치수로 증가한다. 응력이 특정 수준에 이르면, 다이아몬드 층은 규소 층으로부터 박리(delamination)될 수 있다. 종종, 박리된 다이아몬드 층은 압축 응력으로 인하여 불규칙한 작은 조각(piece)들로 산산조각나거나, 규소 층, 예를 들면, 실리콘 웨이퍼(silicon wafer)는 인장 응력으로 인하여 균열된다.
본원에 개시된 기판은 광학적으로 마감된 규소-다이아몬드 계면(또는 다이아몬드 그레인 밀도가 109/cm2 이상인 조밀한 다이아몬드-규소 계면) 및 임의로, 광학적으로 마감된 다이아몬드 표면을 갖는, 규소 층 및 다이아몬드 층을 포함한다. 규소-다이아몬드 계면에서의 다이아몬드 표면의 표면 조도(Ra)는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, 또는 ≤ 5㎚일 수 있다. 규소-다이아몬드 계면에서의 규소 표면의 표면 조도는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, ≤ 5㎚, ≤ 2㎚, 또는 ≤ 1㎚일 수 있다. 계면의 맞은편의 다이아몬드 표면의 표면 조도는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, 또는 ≤ 5㎚일 수 있다. 상기 기판의 다이아몬드 층의 두께는 ≤ 5μm, ≤ 10μm, ≤ 20μm, ≤ 50μm, ≤ 100μm, ≤ 200μm, ≤ 500μm, 또는 ≤ 2,000μm일 수 있다. 상기 기판의 규소 층의 두께는 ≥ 10μm, ≥ 50μm, ≥ 100μm, ≥ 200μm, ≥ 500μm, ≥ 2,000μm, 또는 ≥ 5,000μm일 수 있다. 상기 기판의 직경은 ≥ 1"(25.4㎜), ≥ 2"(50.8㎜), ≥ 3"(76.2㎜) ≥, 4"(101.6㎜), ≥ 5"(127㎜), 또는 ≥ 6"(152.4㎜)일 수 있다. 상기 기판의 전체 두께는 ≥ 50μm, ≥ 100μm, ≥ 150μm, ≥ 250μm, ≥ 500μm, ≥ 1㎜, ≥ 3㎜, 또는 ≥ 5㎜일 수 있다.
다이아몬드 층은 도핑되거나 도핑되지 않고, 다결정성, 나노결정성 또는 초나노결정성(ultrananocrystalline)일 수 있다. 규소 층은 도핑되거나 도핑되지 않고, 다결정성, 단결정성 등일 수 있다. 다이아몬드 품질은 라만 반-높이-피크-폭(half-height-peak-width)이 ≤ 20㎝-1, ≤ 15㎝-1, ≤ 10㎝-1, 또는 ≤ 7㎝-1일 수 있다.
또한, 광학적으로 마감된 규소-다이아몬드 계면(또는 조밀한 다이아몬드-규소 계면) 및, 임의로, 광학적으로 마감된 다이아몬드 계면을 갖는 규소 층 및 다이아몬드 층을 포함하는 본원에 개시된 기판의 제조에 대한 성장 조건도 개시되어 있다.
도 1은 광학적으로 마감된 규소-다이아몬드 계면 및, 임의로, 광학적으로 마감된 다이아몬드 표면을 갖는 규소 층 및 다이아몬드 층으로 구성된 기판 예의 개략도이고;
도 2는 도 1의 기판의 제조 공정의 흐름도이고;
도 3은 도 1에 나타낸 기판의 규소 층 위에 다이아몬드 층을 부착시키기 위하여 사용될 수 있는 마이크로파 플라즈마 화학 증착(CVD) 시스템 예의 개략도이고;
도 4a는 규소 기판의 성장 표면에 형성된 패턴 "II-VI"을 포함한 규소 기판위에 동형으로(conformingly) 성장된 다이아몬드 필름의 사진이고;
도 4b 및 4c는 도 4a에 나타낸 다이아몬드 필름의 성핵 측면(nucleation side) 및 성장 측면(growth side)의 확대도이고;
도 5는 도 4a에 나타낸 다이아몬드 필름의 성장 측면 중심, 성장 측면 가장자리, 성핵 측면 중심 및 성핵 측면 가장자리의 라만 그래프를 나타내는 라만 강도 대 파장의 그래프이고;
도 6은 본원에서 실시예 6에 따라 규소 표면상 다이아몬드의 성핵을 포함한 제1 씨딩 단계 이후 상부에 다이아몬드 필름이 성장한 폴리실리콘 기판의 규소 표면의 SEM 사진이고;
도 7은 본원에서 실시예 6의 규소 기판상 다이아몬드의 연마된 다이아몬드 성장 표면의 간섭계 조도 측정치이고;
도 8은 본원에서 실시예 6의 규소 기판상 다이아몬드의 다이아몬드 성핵 측면 표면의 간섭계 조도 측정치이고;
도 9는 본원에서 실시예 6의 규소 기판상 다이아몬드의 다이아몬드 성핵 측면 표면의 SEM 사진이고;
도 10은 본원에서 실시예 6의 규소 기판상 다이아몬드의 다이아몬드 성장 표면의 간섭계 표면 윤곽 측정치이고,
도 11은 본원에서 실시예 6의 규소 기판상 다이아몬드의 규소 기판상 연마된 다이아몬드 표면 및 성장된 그대로의 다이아몬드 표면의 라만 스펙트럼들이다.
첨부한 도면을 참조하여 다양한 비제한적인 예를 이제 설명하며, 여기서 유사한 참조 번호는 유사하거나 기능적으로 동등한 구성요소에 상응한다.
도 1을 참조하면, 일례로, 복합 기판(2)은 규소 층(4) 및 다이아몬드 층(6)을 포함하며, 여기서 규소 층과 다이아몬드 층 사이의 계면(8)은 광학적으로 마감(oprically finished)되거나 다이아몬드 그레인 사이의 보이드(void) 또는 갭(gap)들의 실질적인 부재로 물리적으로 조밀할 수 있다. 보다 구체적으로, 규소-다이아몬드 계면(8)에서의 다이아몬드 표면(10)은 광학적으로 마감되거나(규소 층(4)을 제거하여 다이아몬드 계면 표면이 노출되도록 하는 것을 특징으로 하거나), 다이아몬드 그레인 사이의 보이드 또는 갭들의 실질적인 부재로 물리적으로 조밀할 수 있다. 규소-다이아몬드 계면에서의 다이아몬드 표면(10)의 표면 조도(광학적으로 마감된 계면)(Ra)는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, 또는 ≤ 5㎚일 수 있다. 계면에서 래핑(lapping)되거나 연삭(grounded)되거나 에칭된 규소 표면에 대하여, 다이아몬드-규소 계면은 다이아몬드 그레인 사이의 보이드 또는 갭들의 존재를 특징으로 할 수 있고, 이는 다이아몬드 그레인 밀도를 특징으로 할 수 있다. 다이아몬드 그레인 밀도는 ≥ 104/cm2, ≥ 105/cm2, ≥ 106/cm2, ≥ 107/cm2, ≥ 108/cm2, 또는 ≥ 109/cm2일 수 있다. 규소-다이아몬드 계면에서의 규소 표면의 표면 조도(Ra)(광학적으로 마감된 규소에 대하여)는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, ≤ 5㎚, ≤ 2㎚, 또는 ≤ 1㎚일 수 있다. 규소-다이아몬드 계면(8)에서의 규소 표면에 대한 표면 조도(Ra)는 다이아몬드 성장 전에 동일한 규소 표면의 조도에 의하여 결정될 수 있다.
음파 공명기내 기판(2)의 적용을 위하여, 규소-다이아몬드 계면에서의 다이아몬드의 조밀한 층은 음파가 최소의 산란으로 수송되도록 한다. 그렇지 않으면, 음파는 다공성 매질에 댐핑(damping)될 것이다.
광학적으로 마감된 규소-다이아몬드 계면은 또한 공명기의 기하 치수(geometric dimension)의 정밀한 조절을 가능하게 하며, 이는 차례로 고유한 음향 공진 주파수(RF 통신 필터 또는 발진기(oscillator) 등에 대한 중요 변수(critical parameter))를 조절한다.
광파 관리에서의 기판(2)의 적용에 대하여, 규소-계면에서의 다이아몬드의 조밀한 층은 광 산란을 피하고, 광학적으로 마감된 표면은 광 반사, 굴절 및 투과의 정밀한 조절을 가능하게 한다. 열 관리에서의 기판(2)의 적용에 대하여, 규소-다이아몬드 계면에서의 조밀한 다이아몬드는 다이아몬드 그레인 사이의 보이드 또는 갭에서의 기체 상 또는 진공하의 느린 열 전도를 피하여, 다이아몬드 매질내 신속한 포논(phonon) 수송을 이용하여, 고 성능 열 관리를 달성한다.
임의로, 기판(2)의 다이아몬드 표면(14)[규소-다이아몬드 계면(8)의 맞은편]이 광학적으로 마감될 수 있다. 광학적으로 마감된 다이아몬드 표면(14)은 연마 공정에 의하여 달성될 수 있다. 다이아몬드 표면(14)의 표면 조도(Ra)는 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, 또는 ≤ 5㎚일 수 있다. 다이아몬드 표면(14)의 광학적 마감은 광 조절을 위한 광 관리, 열원에 접착하기 위한 열 관리, 기하 치수의 정밀한 조절을 위한 음파 관리에서의, 그리고 바람직한 음파 공명 조절 및 성능을 달성하기 위한 압전기(piezoelectric) 및 전극 구조를 구축하기 위한 인자일 수 있다.
광학적으로 마감된(또는 조밀한) 계면 및, 임의로, 광학적으로 마감된 다이아몬드 표면(14)을 갖는 기판(2)의 규소 표면(16)[규소-다이아몬드 계면(8)의 맞은편)은 연삭되거나 에칭되거나 광학적으로 연마될 수 있다.
일례로, 기판(2)의 다이아몬드 층(6)은 어떠한 두께라도 가질 수 있다. 일례로, 다이아몬드 층(6)의 두께는 ≤ 5μm, ≤ 10μm, ≤ 20μm, ≤ 50μm, ≤ 100μm, ≤ 200μm, ≤ 500μm, 또는 ≤ 2,000μm일 수 있다. 일례로, 다이아몬드 층(6)의 두께는 음파 공명, 광 전송 조절 및/또는 열 관리에서의 효율에서 필요한 정밀도에 의하여 결정될 수 있다.
일례로, 기판(2)의 규소 층(4)은 어떠한 두께라도 가질 수 있다. 일례로, 두께는 ≥ 10μm, ≥ 50μm, ≥ 100μm, ≥ 200μm, ≥ 500μm, ≥ 2,000μm, 또는 ≥ 5,000μm일 수 있다. 규소 층의 두께는 기판(2)을 가공하는 공정 동안의 실질적 요구 및 적용의 요구에 의하여 결정될 수 있다.
기판(2)은 어떠한 기하(최대) 치수라도 가질 수 있다. 일례로, 최대 치수(예: 직경)는 ≥ 1"(25.4㎜), ≥ 2"(50.8㎜), ≥ 3"(76.2㎜), ≥ 4"(101.6㎜), ≥ 5"(127㎜), 또는 ≥ 6"(152.5㎜)일 수 있다. 기판(2)의 직경은 상이한 가공 공정에서 취급될 수 있도록 선택되고 조절될 수 있다.
기판(2)은 두께가 ≥ 50μm, ≥ 100μm, ≥ 150μm, ≥ 250μm, ≥ 500μm, ≥ 1㎜, ≥ 3㎜, 또는 ≥ 5㎜일 수 있다. 기판의 두께는 특정한 적용 요구를 만족시키기 위한 가공 공정에 의하여 결정될 수 있다.
기판(2)의 다이아몬드 층(6)은 도핑되지 않거나 도핑될 수 있고, ≤ 20㎝-1, ≤ 15㎝-1, ≤ 10㎝-1, 또는 ≤ 7㎝-1의 라만 반-높이-피크-폭을 갖는 품질의, p-형 또는 n-형일 수 있다. 다이아몬드 층(6)은 다결정성, 나노결정성 또는 초나노결정성일 수 있다. 도핑되고 전도성인 다이아몬드 층(6)은 정전 구동 음향 공명 장치를 위하여 사용될 수 있다. 도핑되고 전도성인 다이아몬드 층(6)은 음파 관리를 위한 고-주파수 고-Q 공명 매질에 대하여 전극 물질로서 사용될 수 있다. 다이아몬드 층(6)의 품질은 또한 고유 음속의 목적하는 수준 및 음향 공명의 낮은 전력 손실을 달성할 수 있도록 선택될 수 있다. 다이아몬드 층(6)의 품질은 또한 광학 및 열 적용에서의 요구에 의하여 결정되는, 광파 흡수 및 열 전도율에 영향을 미칠 수 있다.
기판(2)의 규소 층(4)은 도핑되지 않거나 도핑될 수 있는, p-형 또는 n-형, 단결정성 또는 다결정성일 수 있다. 단일 결정 규소에 대하여, 규소 층(4)은 어떠한 결정 방향으로부터라도 절단될 수 있다. 규소 층(4)을 포함하는 규소의 유형은 또한 음파 관리에 대하여 선택될 수도 있다. 일례로, 고-전기-저항성 규소 층(4)이 필요할 수 있다. 또 다른 예에서, 전기 전도성 규소 층(4)이 필요할 수 있다. 최종적으로, 또 다른 예에서, 단결정성 또는 다결정성 규소 층(4)이 필요할 수 있다.
기판(2)의 다이아몬드 층(6)의 성장은, 이들로 제한되지는 않지만, 마이크로파 플라즈마 강화 화학 증착(CVD), DC-아크-제트-플라즈마 CVD 공정, 핫-필라멘트 CVD 공정, 레이저 유도 플라즈마 CVD 공정, 아세틸렌-토치 CVD 공정 등을 포함하는, 어떠한 다이아몬드 성장 공정에 의해서라도 수행될 수 있다.
기판(2)은 종횡비(aspect ratio)가 ≥ 5, ≥ 10, ≥ 15, ≥ 20, 또는 ≥ 30[여기서, 종횡비는 기판(2)의 두께 위의 기판(2)의 최장 또는 최대 기하 치수(예: 직경)의 비로서 정의된다]일 수 있다. 일례로, 기판(2)의 종횡비가 클수록, 상기 기판(2)을 제조하기가 더 어려워서, 특히, 다이아몬드(6)와 규소(4) 물질 사이의 CTE 불일치의 수준 및 가공 공정에서의 제약이 발생한다.
광학적으로 마감된(또는 조밀한) 규소-다이아몬드 계면(8) 및, 임의로, 광학적으로 마감된 다이아몬드 표면(14)을 갖는, 규소 층(4) 및 다이아몬드 층(6)을 포함하는 기판(2)의 제조 공정이 도 2의 흐름도에 나타나 있다.
도 2를 참조하면, 단계 S1에서, 규소 기판(4)의 표면(12)(다이아몬드 필름 성장을 위한)은 연삭하거나 래핑되거나 화학적으로 에칭되거나 화학적-기계적 연마 슬러리로 광학적으로 연마될 수 있다. 단계 S2에서, 규소 표면(12)은 다이아몬드 입자 및 액상 매질(예: 물, 메탄올, 에탄올, 이소프로판올 또는 어떠한 액상 매질)로부터 제조한 슬러리로 규소 층(4)을 초음파 처리하거나 깊은 표면 스크래치를 발생시키지 않고 약하게 러빙(rubbing)하여 통상적인 다이아몬드 파우더(입자 크기가 서브 마이크론 내지 수십 마이크론임)로 씨딩될 수 있다. 씨딩은 BIAS 강화 씨딩 방법으로 달성될 수도 있다.
단계 S3에서, 규소 기판(4)은 그 다음 CVD 성장 시스템(예: 도 3에 도식적으로 나타낸 CVD 반응기) 내에 위치할 수 있다. 단계 S4에서, 다이아몬드 성장 공정이 개시될 수 있고, 단계 S8에서, 일정 기간 동안 지속하여 규소 기판의 표면에 접착되는 작은 다이아몬드 결정의 목적하는 두께 및 밀도를 획득할 수 있다.
일단 다이아몬드 성장의 목적하는 두께 및 밀도가 완료되면, 단계 S9에서 다이아몬드 층(6)의 성장을 중단시키고, 규소 층(4) 및 다이아몬드 층(8)을 포함하는 기판(2)을 CVD 성장 시스템으로부터 꺼낸다(unloading). 단계 S10 및 S11에서, 다이아몬드 층(6)의 성장 표면은 임의로 래핑되고(S10), 광학적 피니시(optical finish)로 임의로 연마된다(S11). 단계 S10 및 S11이 선택적임에 따라, 이들 단계는 필요한 경우 생략될 수 있다. 단계 S10 및 S11이 생략되는 경우, 기판(2)을 제조하는 공정은 도 2의 파선(18)에 의하여 나타낸 바와 같이 단계 S9로부터 단계 S12로 직접 진전될 수 있다. 단계 S12에 나타낸 바와 같이, 규소 층(4) 및 다이아몬드 층(6)을 포함하는 기판(2)은 광학적으로 마감된 규소-다이아몬드 계면을 갖는다. 기판(2)은 또한 다이아몬드 그레인 사이의 보이드 또는 갭들의 실질적인 부재로 조밀한 다이아몬드-규소 계면을 가질 수 있다. 최종적으로, 기판(2)은 광학적으로 마감된 다이아몬드(성핵) 표면(14)을 임의로 가질 수 있다.
도 2에 나타낸 바와 같이, 기판(2)을 제조하는 공정은 또한 단계 S4-S8 사이에, 단계 S5-S7을 포함할 수도 있다. 단계 S5에서, CVD 다이아몬드 성장 공정은 임의로 중단될 수 있고, 단계 S4에서 규소 층(4) 상에서 CVD 성장된 다이아몬드 층(6)의 일부를 포함하는 기판(2)은 CVD 성장 시스템으로부터 제거될 수 있다. 단계 S6에서, 단계 S5에서 규소 층(4) 상에서 CVD 증착된 다이아몬드 층(6)의 일부는 나노다이아몬드 입자로 재씨딩(reseeding) 또는 다시 씨딩(seeding again)될 수 있다.
단계 S7에서, 단계 S6에서 나노다이아몬드 입자로 재씨딩된 다이아몬드 층(6)의 일부를 포함하는 기판(2)은 CVD 성장 시스템으로 다시 위치시킬 수 있으며, 여기서 다이아몬드 층(6)의 추가 부분은 이전에 성장된 다이아몬드 층(6)의 재씨딩된 부분의 상부에서 성장될 수 있다.
단계 S5-S7이 선택적이기 때문에, 이들 단계는 필요한 경우 생략될 수 있고, 그 결과, 단계 S5-S7이 생략된다면, 방법은 도 2의 파선(20)에 의하여 나타낸 바와 같이 단계 S4로부터 S8로 직접 진행된다.
마이크로파 플라즈마에 의한 다이아몬드의 화학적 증착은 당해 기술분야에 익히 공지되어 있다. 도 3은 규소 층(4) 상에 다이아몬드 층(6)을 성장시키는 데 사용될 수 있는 예시적인 마이크로파 플라즈마 CVD 성장 시스템(102)의 개략도를 나타낸다. CVD 성장 시스템(102)의 사용에서, 규소 층(4)은 먼저 CVD 성장 시스템(102)의 CVD 반응기(116)의 베이스의 기판 홀더(122)에 위치시킨다. 그 후, 수소 및 메탄을 포함하는 반응성 기체(106)의 혼합물을 CVD 반응기(116)로 유입(flowing into)한다. 반응성 기체(106)의 혼합물의 유량은 질량 유량 조절기(108)에 의하여 조절한다. 배기 가스(110)는 CVD 반응기(116)로부터 통상적으로 진공 펌프(112)로 유출(flowing out)된다. 마이크로파 에너지는 통상적으로 마이크로파원, 예를 들면, 자전관(magnetron, 114)에 의하여 발생되고, 석영 창(118)을 통하여 CVD 반응기(116)로 유도된다. CVD 반응기(116) 내부에서, 마이크로파 에너지는, 반응성 기체(106)의 수소 분자를 수소 부재 라디칼(hydrogen free radical)로 라디칼화하는 플라즈마(120)로 전환되고, 또한 반응성 기체(106)의 메탄 분자는 메틸(methyl) 부재 라디칼, 메틸렌(methylene) 부재 라디칼, 메틴(methyne) 부재 라디칼 및 탄소수 2 이상의 2급(secondary) 또는 3급(tertiary) 부재 라디칼로 전환된다. CVD 반응기(116)의 기저에, 상부에서 다이아몬드 층(6)이 성장하는 규소 층(4)을 초기에 지지하는 기판 홀더 또는 지지체(122)가 위치한다.
플라즈마(120)가 상부에 존재하는 동안(while plasma is on), 탄소 화학종을 함유하는 라디칼화 유리 라디칼(radicalized free radicals)은 규소 층(4)의 표면을 봄바딩(bombarding)하고, 이는 "히트 앤드 스틱(hit and stick)"이라고 하는 메커니즘에 의하여 탄소 화학종의 고정으로 이어진다. 플라즈마(120)의 존재하에 적합한 길이의 시간 이후, 다이아몬드 층(6)은 적합한 두께로 성장한다.
반응성 기체(106)의 혼합물 중의 수소 및 메탄의 농도는 성장 온도(광 고온계(optical pyrometer, 126)에 의하여 측정될 수 있음) 이외에, 다이아몬드 성장에 영향을 미치는 파라미터라는 것이 당해 기술분야에 익히 공지되어 있다. 바람직하게는, 플라즈마(120)는 규소 층(4)의 상향 대향 표면을 커버하기에 충분히 큰 크기로 조정된다. CVD 반응기(116)의 내부의 마이크로파 전력 및 압력은 기판-크기 의존성이다. 당업자는 플라즈마(12)를, 양질의 다이아몬드 필름(6)을 성장시키기 위하여 상이한 크기의 규소 층(4)을 커버하기에 충분히 큰 적당한 크기로 조정할 수 있어야 한다.
이러한 제1 단계 씨딩(도 2의 S2)은 규소 기판(4)상 다이아몬드 필름(6)의 우수한 부착성을 달성하는 데 도움이 된다. 제1 단계 씨딩(도 2의 S2)은 다이아몬드 그레인 사이의 일부 보이드 또는 갭들을 갖는 규소-다이아몬드 계면에서의 다이아몬드로 이어진다. 일반적으로, 규소-다이아몬드 계면에서의 다이아몬드 그레인 사이의 보이드 및 갭들은 고 주파수 및 고 Q(저 전력 손실) 음파 공명기에 대하여, 또는 조절 가능한 광학 관리(저 산란), 유효한 열 관리(고 열 이동)에 대하여 바람직하지 않다. 규소-다이아몬드 계면에서의 보이드 또는 갭들의 형성을 피하는 데 도움이 되기 위하여, 도 2에 나타낸 공정은 제2 단계 다이아몬드 씨딩(도 2의 S5-S7)을 임의로 포함할 수 있다. 다이아몬드 씨딩의 제2 단계에서, 제1 단계의 규소 기판은 다이아몬드 성장 공정이 중단된 후, 반응기에서 꺼낸다. 규소 기판은 그 다음 하나 이상의 나노다이아몬드 슬러리 및 초음파 처리를 사용하여 다시 씨딩될 수 있다. 이러한 나노다이아몬드 슬러리는 액상 매질, 예를 들면, 물, 메탄올, 에탄올, 이소프로판올 또는 어떠한 기타 무기/유기 액상 매질과 함께 나노다이아몬드 분말로 제조될 수 있다. 그 다음, 나노다이아몬드 씨딩된 규소 기판은 CVD 성장 시스템(반응기)로 다시 위치시킨 후, 나노다이아몬드 씨딩된 규소 기판 상에서 다이아몬드 성장 공정을 재개시할 수 있다(도 2의 S8). 나노다이아몬드 씨딩은 광학적으로 마감된 규소-다이아몬드 계면(광학적으로 마감된 규소 기판을 사용하는 경우), 또는 제2 단계 다이아몬드 씨딩 없이 성장된(S5-S7) 규소 층(4) 및 다이아몬드 층(6)을 포함하는 조밀한 규소-다이아몬드 계면 및 기판(2) 위의 감소된 갭 또는 보이드의 형성으로 이어질 수 있다. 다이아몬드 필름 성장(도 2의 S8)은 그 다음 다이아몬드 필름(6)의 바람직한 두께가 달성될 때까지 CVD 성장 시스템 내부에서 지속된다.
일례로, 나노다이아몬드 분말을 단독으로 사용한 1단계 다이아몬드 씨딩으로 다이아몬드 필름(6)이 광학적으로 마감된 규소 기판(4)에 약하게 부착되게 되어, CVD 성장 시스템이 정지한 후 또는 실질적인 열 및 응력이 다이아몬드 층(6) 및 규소 층(4)을 포함하는 기판(4)에 가해지는 연마 동안 다이아몬드 필름(6) 박리 또는 부분적 박리가 이어진다는 것이 관찰되었다. 이러한 부착 및 박리 문제는 기판(2)의 직경이 증가함에 따라 확대되게 된다.
위에서 기재된 2단계 다이아몬드 씨딩은 다이아몬드-표면-연마 이후로부터 발생하는 열 및 응력에 저항할 수 있는 규소-다이아몬드 계면(8)에서의 더 강한 접착을 가능하게 하여, 다이아몬드 층(6)이 규소 층(4)으로부터 박리되는 것을 피한다. 동시에, 광학적으로 마감된 표면(12)을 갖는 규소 층(4)을 사용하는 경우, 광학적으로 마감된 규소-다이아몬드 계면이 기판(2) 및, 임의로 광학적으로 마감된 다이아몬드 성장 표면(14)에 대하여 달성될 수 있다.
연삭/래핑되거나 화학적으로 에칭된 규소 표면(12)을 사용하는 경우, 규소-다이아몬드 계면(8)에서의 다이아몬드 성핵 표면(10)은 다이아몬드 그레인 사이의 최소의 보이드 또는 갭들로 조밀할 수 있으며, 이는 ≥ 104/cm2, ≥ 105/cm2, ≥ 106/cm2, ≥ 107/cm2, ≥ 108/cm2, 또는 ≥ 109/cm2의 규소-다이아몬드 계면(8)에서의 다이아몬드 그레인 밀도에 의하여 입증된다. 기판(2)을 CVD 반응기(116)에서 꺼낸 후, 다이아몬드 성장 표면(14)은 임의로 래핑되고(도 2의 S10), 임의로, 광학적으로 연마될 수 있고(도 2의 S11), 그 결과 규소 층(4)의 두께는 바람직한 두께로 감소될 수 있다.
본원에 기재된 예는 한 치수(직경)가 클 수 있는 규소 층(4)을 사용한다. 규소에 대한 열 팽창 계수는 약 3.0×10-6m/m-K인 한편, 다이아몬드에 대한 열 팽창 계수는 약 1.0×10-6m/m-K이다. 더욱이, 다이아몬드는 통상적으로 승온에서 성장한다. CVD 다이아몬드 성장을 정지시키는 동안, 온도는 실질적으로 다이아몬드 성장 온도로부터 실온으로 강하한다. 다이아몬드 층(6)과 규소 층(4) 사이의 CTE 불일치는 다이아몬드 층(6)과 규소 층(4) 사이의 실질적인 응력으로 이어진다. 이는 규소 층(4)의 치수가 큰 경우 심각할 수 있다. 또한, 텅스텐 및 몰리브덴 등의 금속 기판과 달리, 규소는 취성이고 규소 층(4) 상의 다이아몬드 층(6)의 CVD 성장 동안 플라즈마 개시를 견딜 수 없다. 일례로, 실리콘 웨이퍼(직경이 6"(152.4㎜)이고 두께가 625μm)를 다이아몬드 성장을 위하여 규소 층(4)으로서 시도하였다. 불행하게도, 이러한 실리콘 웨이퍼는 CVD 반응기(116)에서의 플라즈마(120) 조정 공정의 초기 단계 동안 매번 산산조각났다(shattered). 한 조각의 두꺼운 규소 층(6)만이 플라즈마 개시 조정 공정을 견디는 것으로 관찰되었다. 일례로, 플라즈마 개시 조정 공정을 견딜 수 있는 규소 층(4)은 두께가 ≥ 1㎜, ≥ 2㎜, ≥ 4㎜, ≥ 6㎜, 또는 ≥ 8㎜이다.
도 1에 나타낸 바와 같이, 규소 층(웨이퍼)(4)은 예를 들면, 또 다른 규소 기판, 흑연 기판, 금속 기판, 세라믹 기판 또는 유리 기판 등의 더 두꺼운 기판(17)에 접착 제제(15)를 사용하여 접착시킬 수 있다. 더 두꺼운 기판(17)을 접착시킴으로써, 규소 층(4)은 부서지지 않고 플라즈마 개시를 견디거나 중심에서의 바우잉 업(bowing up) 또는 "포테이토-칩" 변형("potato-chip" deformation)을 견딜 수 있다.
접착 제제(15)는 중합체, 탄소계 물질, 실리케이트 또는 실리케이트계 물질, 금속계 물질, 예를 들면, 은, 금, 백금, 니켈 또는 구리 등을 포함할 수 있다.
기판(2)의 규소 층(4) 및/또는 다이아몬드 층(6)은 부분적으로 제거, 예를 들면, 에칭될 수 있다. 규소 층(4)의 부분 제거의 경우, 규소-다이아몬드 계면(8)에서의 다이아몬드 표면(10)이 노출될 수 있다. 이러한 다이아몬드 표면(10)은 다이아몬드 그레인 사이에서 보이드 또는 갭들이 최소이거나 부재하여 조밀할 수 있다. 규소 표면(12)이 광학적으로 마감된 경우, 규소-다이아몬드 계면(8)에서의 다이아몬드 표면(10) 또한 광학적으로 마감되어 표면 조도(Ra)가 ≤ 100㎚, ≤ 50㎚, ≤ 30㎚, ≤ 20㎚, ≤ 10㎚, 또는 ≤ 5㎚일 수 있다.
또 다른 예에서, 다이아몬드 층(6)은 기판 또는 창으로서 사용될 수 있다. 다이아몬드 층(6)은 1.06μm (1.06 micron) 광 산란 계수(차단 렌즈로부터 34㎝의 거리)가 ≤20/cm, ≤15/cm, ≤10/cm, ≤7/cm, 또는 ≤5/cm일 수 있고, 이는 광학 적용, 열 관리 적용, 음향 관리 적용 등에 바람직할 수 있다.
또 다른 예에서, 다이아몬드 층(6)은 다이아몬드 성핵 밀도가 ≥ 1.0×105/cm2, 또는 ≥ 1.0×106/cm2, 또는 ≥ 1.0×107/cm2, 또는 ≥ 1.0×108/cm2, 또는 ≥ 1.0×109/cm2일 수 있고, 이는 또한 음향 관리를 위한 음파 수송, 열 관리를 위한 포논(phonons) 수송, 광 관리를 위한 양자 수송에 바람직할 수도 있다. 상기 다이아몬드 성핵 밀도는 또한 기계적 적용에 바람직할 수도 있다. 상기 다이아몬드 성핵은 화학적 불활성을 위한 낮은 다공도를 갖는 다이아몬드 필름(6) 및 표면 마찰 조절에 유리한 특성을 발생시킬 수 있다. 또 다른 예는 성장된 그대로의 다이아몬드 표면(14)을, 다이아몬드 층(6)이 여전히 규소 층(4) 위에 존재하는 동안, 연마하는 것일 수 있다. 이러한 경우, 다이아몬드 층(6)과 규소 층(4)의 총 두께는 통상적인 연마 공정으로 연마 공정 동안 다이아몬드 층(6)을 부수지 않고 기판(2)을 유지하고 연마하기에 충분히 두껍다. 다이아몬드 층(6)의 표면(14) 상의 광학적 마감(optical finish)을 달성한 후, 기판(2)은 박막화 공정(thinning process)(규소 층(4) 쪽(on the silicon layer 4 side))을 거칠 수 있다. 이 공정 종료시, 광학적으로 마감된(또는 조밀한) 규소-다이아몬드 계면(8) 및 임의로, 광학적으로 마감된 다이아몬드 표면(14)을 갖는, 규소 층(4) 및 다이아몬드 층(6)을 포함하는 기판(2)의 얇은 조각이 제조될 수 있다.
또 다른 예에서, 광학적으로 마감된(또는 조밀한) 규소-다이아몬드 계면(8) 및, 임의로, 광학적으로 마감된 다이아몬드 표면(14)을 포함하는 규소 층(4) 및 다이아몬드 층(6)을 포함하는 기판(2)을 제조한 후, 하나 이상의 광 관리 피막(light management coating, 19), 예를 들면, 반사방지 피막, 빔 스플리터(beam splitter) 피막, 전체 반사 피막 등, 또는 음파 관리용 전극 층(들)의 특정 유형을 동반한 압전 물질(piezoelectric material)의 층을 예를 들면, 도 1에 나타낸 다이아몬드 층(6)의 표면(14)상 어떠한 노출된 표면에라도 적용할 수 있다. 이러한 기판(2)은 다양한 적용에 대한 상이한 기하 치수로 추가로 절단될 수도 있다.
기판(2)의 다이아몬드 층(6)은 흡광도가 ≤ 0.5/cm인, 적외선, 근적외선, 가시광 또는 UV 광 등의 전자기파의 흡수가 낮은 광학 품질을 가질 수 있다. 이는 또한 예를 들면, 손실 탄젠트가 1×10-2인 마이크로파 적용에 대한 낮은 손실 탄젠트(low loss tangent)를 가질 수도 있다. 이는 또한 기계 및/또는 열 등급 다이아몬드(이는 어두운 색이고 열 전도율이 예를 들면, > 800 watt/m-K임)일 수도 있다. 이는 또한 검출기 등급 다이아몬드(전하 수집 거리가 ≥ 100μm) 또는 전기화학 등급 다이아몬드(이는 예를 들면, 붕소로 도핑할 필요가 있음)일 수도 있다.
기판(2)의 다이아몬드 층(6)은 마이크로파 보조 플라즈마 CVD 공정, 핫-필라멘트 CVD 공정, 열 분무 CVD 공정, 아크 방출 플라즈마 CVD 공정, 직접 전류 열 플라즈마 CVD 공정, 무선 주파수 플라즈마 CVD 공정, 수계 플라즈마 CVD 공정, 아세틸렌 토치 플라즈마 CVD 공정, 매우 높은 주파수 플라즈마 CVD 공정 등을 통하여 CVD 성장시킬 수 있다.
기판(2)의 다이아몬드 층(6)의 성장 온도는 600 내지 1300℃의 범위일 수 있다. 다이아몬드 층(6)에 대한 성장률은 시간당 서브마이크론(submicron) 내지 20μm일 수 있다. 다이아몬드 층(6)을 성장시키기 위한 반응성 기체(106)의 메탄 농도는 수소 중의 1% 미만 내지 5%의 범위(less than 1% to as high as 5% in hydrogen)일 수도 있다. 반응성 기체(106)의 기타 첨가제는 산소, 일산화탄소, 이산화탄소, 질소, 붕소 등을 포함할 수 있다. 이들 기타 반응성 기체상 첨가제는 다이아몬드 성장률 조절 및/또는 다이아몬드 품질 조절을 목적으로 첨가될 수 있다.
다이아몬드 층(6) 성장용 규소 층(4)은 직경이 ≥ 30㎜, ≥ 2"(50.8㎜), ≥ 66㎜ ≥ 3"(76.2㎜), ≥ 4"(101.6㎜), ≥ 5"(127㎜) 또는 ≥ 6"(152.4㎜)일 수 있다.
상기 기판(2)의 규소 층(4)의 두께는 ≥ 1㎜, ≥ 2㎜, ≥ 4㎜, ≥ 6㎜, 또는 ≥ 8㎜일 수 있다.
기판(2)의 규소 층(4)의 표면(16)은 광학적으로 마감되고/되거나, 화학적으로 에칭되고/되거나, 기계적으로 마감, 예를 들면, 래핑 및/또는 연삭될 수 있다. 광학적으로 마감된 표면(16)의 표면 조도(Ra)는 ≤ 20㎚, ≤ 15㎚, ≤ 10㎚, ≤ 5㎚, 또는 ≤ 2㎚일 수 있다.
또 다른 예에서, 규소 표면(12)은 유전 필름의 박층(13), 예를 들면, SiO2, SiN, 또는 하나 이상의 기타 유전 층을 임의로 포함할 수 있다. 규소 기판은 절연체 웨이퍼 상 규소(Silicon On Insulator wafer, SOI wafer)일 수 있다. 유전 필름(13)은 어떠한 두께라도 가질 수 있다. 일례로, 유전 필름(13)은 특정 기능, 예를 들면, 다이아몬드 필름(6)을 지지하는 기능에 적합한 두께를 가져서 음파 관리용 음향 공명기로서의 특정 기능을 달성할 수 있다. 일례로, 유전 필름(13)의 두께는 수 Å 내지 100μm, 1㎚ 내지 50μm, 10㎚ 내지 20μm, 또는 50㎚ 내지 10μm일 수 있다.
다이아몬드 층(6) 및 규소 층(4)의 다양한 예시적 복합 기판(2) 각각은 하나 이상의 다음 적용: 광/전자파 관리용 광학 적용; 전자소자, 광소자 및 광전자소자용 열 관리를 위한 기판(2)으로서; 화학적 불활성을 수반한 사용에 대한 기판(2)으로서; 표면 및 벌크 음향 공명기를 포함하는 음파 공명기 제조용 기판(2)으로서; RF 필터, RF 발진기, RF MEMS 스위치 또는 MEMS 센서로서; 마찰 조절에서; 검출기로서; 및/또는 예를 들면, 밀링, 절단, 드릴링, 레이싱 등에서의 기계적 용도에 대한 물질로서 사용될 수 있다.
다음 실시예 및 비교예는 주요 구성요소를 설명하기 위한 것이지 다음 실시예로 한정하려는 것이 아니다.
특징화 방법(Method of Characterization)
에너지 분산 분석 X-선(EDAX) 검출기를 갖춘 테스칸 베가(Tescan Vega) 주사 전자 현미경에서 주사 전자 현미경 (SEM) 이미지를 수집하였다.
라만 스펙트럼들을 레니쇼 라만 현미경(Renishaw Raman Microscope)(공초점, confocal)에 의하여 수집하였다. 레이저 라만 분광법은 단일 결정 또는 다결정성의 다이아몬드의 특징화용 표준으로서 광범위하게 사용된다. 이는 상이한 형태(동소체, allotropes)의 탄소(예: 다이아몬드, 흑연, 버키볼(buckyball) 등) 각각의 쉽게 구별 가능한 특징을 제공한다. 광루미네선스(photoluminescence; PL) 기술과 함께, 이는 상 순도, 결정 크기 및 배향, 결함 수준 및 구조, 불순물 유형 및 농도, 및 응력 및 변형(strain)을 포함한 다이아몬드의 다양한 특성을 연구하는 비-파괴적 방법을 제공한다. 특히, 1332㎝-1에서의 1차 다이아몬드 라만 피크의 반치전폭(full-width-half-maximum; FWHM)뿐만 아니라 다이아몬드 피크와 흑연 피크(1350㎝-1에서의 D-밴드 및 1600㎝-1에서의 G-밴드) 사이의 라만 강도 비는 다이아몬드 품질의 직접적인 지표이다. 추가로, 다이아몬드 그레인 및 필름에서의 응력 및 변형 수준은 다이아몬드 라만 피크 이동으로부터 추산될 수 있다. 정수압 응력(hydrostatic stress)하의 다이아몬드 라만 피크 이동률은 약 3.2㎝-1/GPa로, 피크는 인장 응력하에 더 낮은 파수로, 압축 응력하에 더 높은 파수로 이동함이 보고된 바 있다. 본원에 제시된 라만 스펙트럼들은 514㎚ 여기 레이저를 갖는 레니쇼 인비아(inVia) 라만 분광기를 사용하여 수집하였다.
연마된 다이아몬드 조각 표면의 표면 조도(Ra) 및 피크 대 밸리(Peak-to-Valley; PV) 측정치는 20배 대물 렌즈를 갖는 자이고 뉴뷰(Zygo NewView) 600 간섭계를 통하여 수득하였다. 측정된 면적은 200μm×350μm였다.
1.064μm 파장광에 대한 산란 계수를 Nd-YAG 고체 상태 1.064μm 파장 레이저를 사용하여, 투과된 광을 포함하는(즉, 투과된 광을 차단하지 않은) 총 광 강도에 대한 샘플로부터 34㎜ 거리에서 수집된 산란광 강도(그 동안 투과된 광은 차단됨)의 비에 의하여 측정하고 결정하였다.
실시예 1: 광학 마감(optical finish)를 갖는 일 표면을 갖는 얇은 다이아몬드 기판의 제조
직경이 66㎜이고 두께가 11.5㎜인 단일 결정 규소 기판(4) 조각을 통상적인 규소 가공 공정으로 가공(fabrication)하였다. 이러한 규소 기판(4)의 표면(12)을 Ra가 6 내지 7㎚인 광학-마감 표면으로 다이아몬드-선삭(diamond-turned)하였다. 동시에, 로고 "II-VI"을 이러한 규소 기판(4)의 표면(12)으로 다이아몬드-선삭하여 역행적으로(recessively) 기계가공하였다. 그 다음, 이러한 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)내 기판으로서 사용하였으며(도 3), 다이아몬드 선삭된 광학적으로 마감된 표면(표면(12))은 플라즈마(120)가 형성되는 방향으로 대향하였다.
수소 1,850㎖/min와 메탄 13.6㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입한다. 플라즈마 점화 이후, 마이크로파 전력 및 반응기 압력을 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 800℃로 조절하였다. 다이아몬드 성장 168시간 후, 반응을 중단하였다. 285μm 두께의 다결정성 다이아몬드 층(6)을 규소 층(4)의 표면(12) 상에 동형으로 증착시켰다. 그 다음, 규소 기판(4)을 승온에서 KOH 용액으로 스트리핑 오프(stripping off)시킨 후, HF-HNO3 스트리핑하여, 직경 66㎜, 두께 285μm, 종횡비 231의 독립형 다이아몬드 필름 조각을 제조하였다. 다이아몬드 층(6)의 성핵 표면(10)은 표면 조도(Ra)가 9.1㎚인 것으로 측정되었다.
도 4a는 다이아몬드 조각의 어떠한 비-평면 표면이라도 통상적인 가공 공정, 예를 들면, 다이아몬드 선삭 공정, 래핑, 이온 에칭 및/또는 화학적 기계적 연마를 수반할 수 있는 광학 가공 공정에 의하여 가공될 수 있는 희생 기판(예: 규소 층(4))의 "음성" ("negative")표면으로 다이아몬드를 동형으로 성장시켜 도달할 수 있음을 입증하는, 성장 측면(14)상 표면 마감(surface finishing)을 갖는 광학적으로 투명한(optically clear) 이러한 독립형 다이아몬드 층(6) 및 규소 표면(12)의 다이아몬드 선삭 트렌치로 동형으로 성장한 "II-VI" 로고의 이미지이다. 일례로, 비-평면, 성핵 다이아몬드 표면은 광학-마감이다. 도 4b는 도 4a에 나타낸 독립형 다이아몬드 층(6)의 성핵 측면(10)의 확대도이다. 도 4c는 도 4a에 나타낸 독립형 다이아몬드 층(6)의 성장 측면(14)의 확대도이다.
직경이 66㎜이고 두께가 11.5㎜인 단일 결정 규소 기판(4)의 제2 조각을 통상적인 규소 가공 공정으로 가공하였다. 이러한 규소 기판(4)의 표면(12)을 또한 Ra가 6 내지 7㎚인 광학-마감 표면으로 다이아몬드 선삭시켰다. 그 다음, 이러한 규소 기판(4)의 표면(12)을 다이아몬드-에탄올 현탁 슬러리로 초음파 처리하였다. 그 다음, 이러한 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)에서 기판으로서 사용하고(도 3), 다이아몬드 선삭된 광학적으로 마감된 표면(표면(12))은 플라즈마(120)가 형성되는 방향으로 대향한다.
수소 1,850㎖/min와 메탄 13.6㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)으로 유입시켰다. 플라즈마 점화 이후, 마이크로파 전력 및 반응기 압력을 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 800℃로 조절하였다. 다이아몬드 성장 148시간 후, 반응을 중단하였다. 두께가 233μm인 다결정성 다이아몬드 층(6)을 규소 층(4)의 표면(12) 상에 동형으로 증착시켰다. 그 다음, 규소 기판(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 66㎜, 두께 233μm, 종횡비 283의 독립형 다이아몬드 필름(6) 조각을 수득하였다. 다이아몬드 필름(6)의 성핵 표면(10)은 표면 조도(Ra)가 11.5㎚인 것으로 측정되었다.
이러한 후자의 다이아몬드 필름(6)의 품질을 라만 분광법으로 연구하였다. 도 5에 나타낸 바와 같이, 성장 측면(14)상 다이아몬드 결정은 라만 이동이 1331.9㎝-1와 1332.1㎝-1 사이에 집중된, 2.8㎝-1의 협소한 FWHM(단일 결정 다이아몬드 조각에 대한 3.5㎝-1의 FWHM과 비교하여)에 의하여 입증되는 바와 같이, 탁월한 품질을 가져서, 성장 측면상 다이아몬드 필름내 응력 부재를 제시한다. 성핵 측면상 다이아몬드 결정 또한 1331.6㎝-1에 집중된, 3.8 내지 4.1㎝-1의 라만 피크 FWHM에 의하여 입증되는 바와 같이(성핵 측면상 다이아몬드 필름내 저 응력을 나타냄), 매우 우수하다.
실시예 2: 광학 마감을 갖는 일 표면 또는 이 표면을 갖는 얇은 다이아몬드 기판 또는 창의 제조
직경이 2 inch(50.8㎜)이고 두께가 10㎜인 단일 결정 규소 기판(또는 층)(4) 조각을 통상적인 규소 가공 공정으로 가공하였다. 이러한 규소 기판(4)의 양 표면을 통상적인 화학적-기계적 연마 공정을 통하여 1㎚ 미만의 Ra로 광학적으로 마감하였다. 그 다음 이 규소 기판(4)을 다이아몬드-에탄올 현탁 슬러리로 초음파 처리하고, 마이크로파 플라즈마 CVD 반응기(116)에 가중(loaded)시키며(도 3), 표면(12)은 플라즈마(120)가 형성되는 방향으로 대향하였다.
수소 1,850㎖/min와 메탄 13.6㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 이후, 마이크로파 전력 및 반응기 압력을, 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 800℃로 조절하였다. 다이아몬드 성장 140시간 후, 반응을 중단시켜 규소 기판(4)의 표면(12) 상에 동형으로 증착된 두께 200 내지 220μm의 다결정성 다이아몬드 필름(6)을 수득하였다. 다이아몬드 성장 표면(14)을, 다이아몬드 층(6)이 여전히 규소 층(4) 상에 있는 동안, 그 다음 래핑시키고 Ra 5.0㎚의 표면 조도로 연마하였다. 래핑 및 연마 후, 규소 층(4) 상의 다이아몬드 층(6)의 두께는 125μm이었다. 그 다음, 규소 층(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 2 inch(50.8㎜), 두께 125μm, 종횡비 406의 독립형 다이아몬드 필름(6) 조각을 수득하였다. 이러한 독립형 다이아몬드 필름(6)의 양 표면을 광학적으로 마감하여, 다른 적용을 위한 광학 창 또는 기판으로서 사용하기 위하여 적용 가능하다.
직경이 2 inch(50.8㎜)이고 두께가 10㎜인 단일 결정 규소 기판(또는 층)(4)의 제2 조각을 통상적인 규소 가공 공정으로 가공하였다. 이러한 규소 기판(4) 의 양 표면(12) 및 (16)을 통상적인 화학적-기계적 연마 공정으로 1㎚ 미만의 Ra로 광학적으로 마감하였다. 그 다음, 이러한 규소 기판(4)을 다이아몬드-메탄올 현탁 슬러리로 초음파 처리하였다. 그 다음, 이러한 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)로 가중시켜, 표면(12)이 플라즈마(120)가 형성되는 방향으로 대향하였다.
수소 2,700㎖/min와 메탄 16.2㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 개시 후, 마이크로파 전력 및 반응기 압력을, 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를, 예를 들면, 광 고온계(126)를 통하여, 832 내지 866℃로 조절하였다. 다이아몬드 성장 72시간 후, 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 부착된 두께 110 내지 130μm의 다결정성 다이아몬드 필름(6)을 수득하였다. 다이아몬드 성장 표면(14)을, 다이아몬드 필름(6)이 여전히 규소 기판(4) 상에 있는 동안, 그 다음 래핑시키고 5.8㎚의 표면 조도(Ra)로 연마하였다. 래핑 및 연마 후, 규소 기판(4)상 다이아몬드 필름(6)의 두께는 60 내지 70μm이었다. 그 다음, 규소 기판(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 2 inch, 두께 60-70μm, 종횡비 781의 독립형 다이아몬드 필름(6) 조각을 수득하였다. 이러한 독립형 다이아몬드(6)의 양 표면은 광학 마감을 가져서, 기타 적용에 대한 광학 창 또는 기판으로서 사용하기 위하여 적용 가능하다.
직경이 2 inch(50.8㎜)이고 두께가 10㎜인 단일 결정 규소 기판(또는 층)(4)의 제3 조각을 통상적인 규소 가공 공정에서 가공하였다. 이러한 규소 기판(4)의 양 표면(12) 및 (16)을 통상적인 화학적-기계적 연마 공정으로 1㎚ 미만의 Ra로 광학적으로 마감하였다. 그 다음, 규소 기판(4)을 0.25μm 다이아몬드 슬러리로 광학 마감으로 러빙(rubbing)하고, 통상적인 세정 공정이 후속되었다. 그 다음, 이러한 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)로 가중시켜, 다이아몬드-슬러리-러빙된 광학적으로 마감된 표면(12)은 플라즈마(120)가 형성되는 방향으로 대향한다.
수소 2,700㎖/min와 메탄 16.2㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파 전력 및 반응기 압력을, 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 794 내지 835℃로 조절하였다. 다이아몬드 성장 95시간 후, 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 증착된 두께 156μm의 다결정성 다이아몬드 필름(6)을 수득하였다. (규소 층(4)을 제거하여)채취된 다이아몬드 필름(6)의 종횡 비는 326이었다. 성핵 측면(10)의 표면 조도는 7.7㎚였고, 다이아몬드 필름(6)의 성장 측면의 표면은 성장된 그대로의 다이아몬드 표면에 대하여 통상적인 바와 같이, 조면이었다.
실시예 3: 한 표면이 광학적 마감을 갖는 얇은 다이아몬드 기판(들)을 제조하는, 양 표면이 화학적으로 에칭된 166㎜×10㎜ 단일 결정 Si 기판 조각 상에서의 다이아몬드 성장,
직경이 166㎜이고 두께가 10㎜인 단일 결정 규소 기판(4) 조각을 통상적인 규소 가공 공정으로 가공하였다. 이러한 규소 기판(4)의 양 표면(12) 및 (16)을 통상적인 화학적-에칭 공정으로 마감하였다. 그 다음, 이러한 규소 기판(4)을 다이아몬드 분말로 러빙하고, 마이크로파 플라즈마 CVD 반응기(116)로 가중시켰다.
수소 2,800㎖/min와 메탄 84㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파 전력 및 반응기 압력을, 플라즈마 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 1120℃로 조절하였다. 다이아몬드 성장 44시간 후, 반응을 중단시켜 규소 기판(4)의 표면(12) 상에 동형으로 증착된 두께 350μm의 다결정성 다이아몬드 필름(6)을 포함하는 복합 기판(2)을 수득하였다. 다이아몬드 성장 표면(14)을, 다이아몬드가 여전히 규소 기판(4) 상에 있는 동안, 그 다음 평평하게 래핑시켰다. 래핑 후, 다이아몬드 필름(6) 두께는 300μm이었다. 그 다음, 규소상 다이아몬드 기판(2)의 이 조각의 노출된 규소 표면(16)을 이 복합 기판(2)의 총 두께가 1.7-1.8㎜가 될 때까지 래핑시켰다.
래핑된 다이아몬드 표면(14)을 그 다음 광학 마감으로 추가 연마하여, 직경이 166㎜인 규소 기판(4)상 얇은 다이아몬드 필름(즉, 두께가 300μm 미만)을 제조하였다. 이러한 복합 기판(2)은 광학 미러로서, 또는 전자소자, 광소자 또는 광전자소자용 기판으로서 사용할 수 있다. 그 다음, 규소 기판(4)을 스트리핑시켜 광학적으로 마감된 성장 표면을 갖고 종횡 비가 ≥ 533인 독립형 다이아몬드 박막(6)을 제조하였다.
규소 기판(4)을 제거하기 전에, 직경이 50㎜인 조각 및 직경이 1 inch인 수 조각을 다이아몬드 성장 표면(14)을 연마하기 위한 규소상 다이아몬드 복합 기판(2)으로부터 레이저 절단하였다. 50㎜ 조각의 성장 표면(14) 조도는 1㎚에 이르렀고; 마감된(finished) 다이아몬드 층(6) 두께는 170-180μm로 추산되었다. 그 다음, 규소 기판(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 50㎜, 두께 175μm, 종횡비 285의 독립형 다이아몬드 층(6)을 수득하였다. 이의 다이아몬드 성장 표면(14)을 광학적으로 마감하여, 광학 미러 또는 열 관리와 같은 기타 적용을 위한 기판으로서 사용하기 위하여 적용 가능하다. 규소 기판(4) 제거에 대한 대안으로, 규소 기판(4)은 박막화시키고, 적어도 광학적으로 마감된 다이아몬드 표면(14)을 갖는 다이아몬드-규소 복합 기판(2) 조각이 수득되도록 표면(16)을 연마하였다.
실시예 4: 한 표면이 광학 마감을 갖는 얇은 다이아몬드 기판(들)을 제조하는, 양 표면이 화학적으로 에칭된 166㎜×10㎜ 다결정성 Si 기판의 조각 상의 다이아몬 드 성장
직경이 166㎜이고 두께가 10㎜인 다결정성 규소 기판(4) 조각을 통상적인 규소 가공 공정을 통하여 가공하였다. 이러한 규소 기판(4) 조각의 양 표면(12) 및 (16)은 통상적인 화학적-에칭으로 마감되었다. 그 다음, 이러한 규소 기판(4) 조각을 다이아몬드 분말로 러빙한 다음, 마이크로파 플라즈마 CVD 반응기(116)로 가중시켰다.
수소 2,800㎖/min와 메탄 84㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입하였다. 플라즈마(120) 점화 후, 마이크로파 전력 및 반응기 압력을, 플라즈마 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 1120℃로 조절하였다. 다이아몬드 성장 24시간 후, 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 증착된 두께 175μm의 다결정성 다이아몬드 필름(6)을 제조하였다. 다이아몬드 성장 표면(14)을, 다이아몬드가 여전히 규소 기판(4) 상에 있는 동안, 그 다음 평평하게 래핑시켰다. 래핑된 다이아몬드 성장 표면(14)을 광학 마감으로 추가로 연마하였다. 그 다음, 규소 기판(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 166㎜, 두께 175μm, 종횡비 948의 독립형 다이아몬드 필름(6)을 수득하였다. 광학적으로 마감된 다이아몬드 성장 표면(14)은 광학 미러로서 사용될 수 있거나 열 관리 등의 기타 적용에 대한 기판으로서 사용될 수 있다. 규소 기판(4) 제거에 대한 대안으로, 규소 기판(4)(다이아몬드 층(6)이 여전히 부착되는 동안)은 임의로 박막화시키고 적어도 다이아몬드 표면이 광학적으로 마감된 다이아몬드-규소 복합 기판(2) 조각이 수득되도록 표면(16)을 연마하고, 이는 광학 미러로서, 또는 전자소자, 광소자 또는 광전자소자용 기판으로서 유용할 수 있다.
실시예 5: 일 표면 또는 양 표면이 광학적으로 마감된 얇은 다이아몬드 창 또는 기판을 제조하는, 한 표면이 화학적 기계적 연마 공정에 의하여 광학적으로 마감된(Ra 1.3㎚) 166㎜×10㎜ 다결정성 Si 기판 조각상 다이아몬드 성장
직경이 166㎜이고 두께가 10㎜인 다결정성 규소 기판(4) 조각을 통상적인 규소 가공 공정에서 가공하였다. 이 규소 기판(4) 조각의 양 표면(12) 및 (16)을 통상적인 화학적-에칭 공정을 통하여 마감하였다. 그 다음, 표면(12)을 화학적 기계적 연마 공정으로 광학 마감(Ra 1.3㎚)으로 연마하였다. 이 규소 기판(4) 조각을 그 다음 수성 다이아몬드 슬러리로 초음파 처리한 다음, 표면(12)이 플라즈마(120)가 형성되는 방향으로 대향하는 마이크로파 플라즈마 CVD 반응기(16)로 가중시켰다.
수소 2,800㎖/min와 메탄 16.8㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파 전력 및 반응기 압력을, 플라즈마 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 846 내지 868℃로 조절하였다. 다이아몬드 성장 164시간 후, 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 부착된 두께 295μm의 다결정성 다이아몬드 필름(6)을 제조하였다. 다이아몬드 성장 표면(14)을, 다이아몬드 층(6)이 여전히 규소 층(4) 상에 있는 동안, 그 다음 평평하게 래핑시켰다. 래핑된 다이아몬드 표면(14)은 광학 마감으로 추가로 연마시키고, 이는 종횡비가 563인 다이아몬드 층(6)을 제조하였다.
이러한 다이아몬드-규소 복합 기판(2)의 규소 층(4) 면을 1.7-2.0㎜의 총 두께로 연삭하였다. 다이아몬드-규소 복합 기판(2)을 그 다음 직경이 1"(25.4㎜)이고 직경이 85㎜인 조각으로 레이저 절단한 후, 다이아몬드 층(6)의 성장 표면(14)을 광학적으로 연마하여 다이아몬드 층(6) 두께가 ≤ 150μm인 광학적으로 마감된 표면에 도달하였다.
일례로, 그 다음, 규소 층(4)을 승온에서 KOH 용액으로 스트리핑 오프시킨 후, HF-HNO3 스트리핑시켜 직경 1"(25.4㎜)과 85㎜, 두께 ≤ 150μm, 종횡비 566의 독립형 다이아몬드 층(6)을 수득하였다. 광학적으로 마감된 다이아몬드 성장 표면(14)은 광학 미러로서 사용될 수 있거나 열 관리 등의 기타 적용을 위한 기판으로서 사용될 수 있다. 규소 기판(4) 제거에 대한 대안으로, 규소 기판(4)(다이아몬드 층(6)이 여전히 부착되는 동안)은 박막화되고, 표면(16)은 적어도 광학적으로 마감된 다이아몬드 표면을 갖는 다이아몬드-규소 복합 기판(2) 조각이 수득되도록 연마하였고, 이는 광학 미러로서, 또는 전자소자, 광소자, 광전자소자 등에 대한 기판으로서 유용할 수 있다.
비교예 1: 실리콘 웨이퍼( 직경 6" 및 두께 625μm ) 상의 다이아몬드 성장 실패
3개의 규소 기판 또는 실리콘 웨이퍼(4)(n-형, 직경 6 inch(152.4㎜), 두께 625μm)를 제공하였다. 각각의 실리콘 웨이퍼(4)의 표면(12)을 광학 표면 마감으로 화학적-기계적으로 연마하고, 각각의 실리콘 웨이퍼(4)의 다른 표면(16)을 화학적 에칭으로 마감하였다. 각각의 실리콘 웨이퍼(4)의 표면(12)(광학적으로 마감됨)은 그 다음 다이아몬드 분말로 러빙하고, 실리콘 웨이퍼(4)는 다이아몬드 성장에 대한 마이크로파 플라즈마 CVD 반응기(116) 내부에 위치시키며, 광학적으로 마감된 표면(12)은 플라즈마(120)가 형성되는 방향으로 대향하였다.
수소 2,500㎖/min와 메탄 75㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입하였다. 플라즈마(120) 점화 후, 마이크로파 전력 및 반응기 압력을, 플라즈마 크기가 실리콘 웨이퍼(4)의 표면(12)을 커버하도록 조정하였다. 이러한 플라즈마 조정 공정 동안, 실리콘 웨이퍼(4)는 다수의 더 작은 조각들로 산산조각났다. 이 실험을 전력 및 압력 증가율을 변화시켜 다른 2개의 실리콘 웨이퍼(4)로 반복하여, 동일한 결과를 얻었으며, 즉 다른 2개의 실리콘 웨이퍼 또한 다수의 더 작은 조각들로 산산조각났다.
비교예 2: 두께 400μm보다 더 얇은 광학적으로 마감된 다이아몬드에 도달하지 못함
직경이 50㎜, 75㎜, 85㎜ 및 100㎜인 다이아몬드 조각들을 두께가 550μm을 초과하는 성장된 그대로의 다이아몬드 웨이퍼로부터 레이저 절단하였다. 일례로, 이러한 성장된 그대로의 다이아몬드 웨이퍼를 성장된 그대로의 다이아몬드 웨이퍼와 기판 홀더(122) 사이에 규소 층(4)을 갖지 않는 마이크로파 플라즈마 CVD 반응기(116)의 기판 홀더(122) 상에서 직접 성장시켰다. 그 다음, 각각의 다이아몬드 조각의 성장 표면을 평평하게 래핑하였다. 그 다음, 각각의 표면 한 측면에, 이러한 다이아몬드 조각들의, 성장 표면 또는 성핵 표면을 통상적인 연마 기술에 의하여 광학적-마감으로 연마하였다. 다른 표면을 플립 오버(flipping over)하고 박막화 및 연마 시도를 할 때, 이들 다이아몬드 조각들은 두께 400μm에 접근하기 전에 산산조각나, 125의 종횡 비가 통상적인 다이아몬드 연마 공정으로 달성하기 곤란함을 제시하였다.
실시예 6: 양 면이 광학 마감을 갖는 규소 기판 상의 얇은 다이아몬드 피막 제조
직경이 75㎜이고 두께가 10㎜인 다결정성 규소 기판(4)을 다이아몬드 층(6)의 다이아몬드 CVD 성장용 기판으로서 사용하였다. 이 규소 기판(4)의 표면(12)을 조도 Ra < 1nm을 갖는 미러 마감(mirror finishing)으로 연마하였다. 미러 마감된 규소 표면(12) 상의 고 다이아몬드 성핵 밀도를 달성하는 한편, 우수한 다이아몬드 대 규소 부착성을 수득하여 다이아몬드 층이 이 규소 기판(4)으로부터 박리되는 것을 방지하기 위하여, 2단계 씨딩 공정을 사용하였다. 우선, 이 규소 기판(4)을 초음파 욕 중의 0.25㎛ 평균 크기 다이아몬드 분말/메탄올 현탁 용액으로 처리하였다. 그 다음, 표면(12)상 제1 단계 다이아몬드 성핵 공정을 마이크로파 플라즈마 CVD 반응기(116) 내에서 규소 기판(4) 상에서 1시간 동안 수행하였고, 그 결과 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)로부터 제거하였다. 이 성핵 단계로 <105/cm2의 상대적으로 저 밀도 다이아몬드 성핵이 수득되었다.
도 6은 제1 성핵 단계 후 규소 표면의 SEM 사진이다.
그 다음, 이 규소 기판(4)(제1 성핵 단계 후)을 초음파 욕 중의 나노-결정 다이아몬드 분말/메탄올 현탁 용액으로 처리하였다. 그 다음, 이 규소 기판(4)을 규소 표면(12)상 제2 단계 성핵 및 연이은 다이아몬드 성장 동안 마이크로파 플라즈마 CVD 반응기(116)로 재가중시켰다.
이를 위하여, 수소 2,400㎖/min와 메탄 16.8㎖/min의 혼합물을 제1 단계 및 제2 단계 다이아몬드 성핵 공정에서 마이크로파 플라즈마 CVD 반응기(116)로 유입하였다. 플라즈마(130)를 개시한 후, 마이크로파 전력 및 반응기 압력을, 플라즈마 크기가 규소 기판(4)의 표면(12)을 커버하도록, 조정하였다. 표면(12)의 중심에서의 다이아몬드 성장 온도를 제어 고온계(126)를 통하여, 기판 홀더(4)를 냉각시킴으로써 800℃에서 조절하였다. 제2 단계 성핵에서 다이아몬드 성장 14시간 후, 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 증착된, 두께 20㎛의 다결정성 다이아몬드 필름(6)을 수득하였다. 그 다음, 다이아몬드 성장 표면(14)을, 여전히 규소 기판(4) 상에 존재하는 동안, 다이아몬드 필름(6)이 10㎛의 두께 및 평균 Ra=2.5nm의 표면(14) 조도를 가질 때까지 연마하였다(도 7에 나타낸 바와 같음).
규소-다이아몬드 계면(8)에서의 다이아몬드 성핵 측면(10)의 표면 조도를 동일한 2-단계 씨딩 공정을 사용하여 형성된 또 다른 다이아몬드 샘플 상에서 규소 스트리핑 후 측정하였다. 평균 표면 조도는 평균 Ra=1.7nm인 것으로 측정되었다(도 8에 나타낸 바와 같음). 다이아몬드 성핵 밀도는 SEM하에 제2 성핵 단계 이후 >109/cm2인 것으로 추산되었다(도 9에서 보이는 바와 같음). 연마된 다이아몬드 성장 표면(14)의 평탄성을 광학 간섭계하에서 연구하였다. 다이아몬드 성장 표면(14)은 전체 75㎜ 직경 표면에 걸친 피크 대 밸리 높이 차이가 1.53㎛이고 불규칙도가 0.53㎛로 약간 볼록(convex)한 것으로 측정되었다(도 10에 나타낸 바와 같음).
다이아몬드 품질 및 상 순도를 라만 분광기를 사용하여 평가하였다. 도 11은 (a) 성장된 그대로의 다이아몬드 성장 표면(14) 및 (b) 514nm 여기 레이저로 연마된 다이아몬드 성장 표면(14)으로부터 수집된 라만 스펙트럼들을 나타낸다. 피크 폭(FWHM)이 4.3-6.2cm-1인 1332cm-1에서의 날카로운 다이아몬드 피크가 검출 가능한 sp2 탄소 신호가 없이 관찰되어, 고 품질 다이아몬드 층(6)이 규소 층(4) 상에 증착됨을 의미하였다. 강한 피크가 또한 520cm-1에서도 나타나며, 이는 규소 라만 피크이다. 이 규소 피크는 다이아몬드 층(6) 아래의 규소 기판 또는 층(4)으로부터 발생한다.
실시예 7: 한 표면이 광학 마감을 갖는 규소 기판상 얇은 다이아몬드 피막 제조
직경이 75㎜이고 두께가 10㎜인 다결정성 규소 기판(4)을 다이아몬드 층(6)의 다이아몬드 CVD 성장용 기판으로서 사용하였다. 이 규소 기판(4)의 양 표면(12) 및 (16)을 화학적으로 에칭하였다. 그 다음 이 규소 기판(4)을 초음파 욕 중의 나노-결정성 다이아몬드 분말/메탄올 현탁 용액으로 처리하여 다이아몬드 성핵을 촉진시켰다. 그 다음 규소 기판을 마이크로파 플라즈마 CVD 반응기(116)로 가중시켰다.
수소 2,400㎖/min와 메탄 16.8㎖/min의 혼합물을 마이크로파 플라즈마 CVD 반응기(116)로 유입하였다. 플라즈마(120)를 개시한 후, 마이크로파 전력 및 반응기 압력을, 플라즈마(120) 크기가 플라즈마(120)에 대향하는 규소 기판(4)의 표면(12)을 커버하도록, 조정하였다. 플라즈마(120)에 대향하는 규소 기판(4)의 표면(12)의 중심에서의 다이아몬드 성장 온도를, 기판 홀더(122)를 냉각시킴으로써 광 고온계(126)를 통하여 800℃로 조절하였다. 다이아몬드 성장 10시간 후, 반응을 중단하여 규소 기판(4)의 표면(12) 상에 동형으로 증착된 두께 14μm의 다결정성 다이아몬드 필름(6)을 수득하였다. 다이아몬드 성장 표면(14)을, 여전히 규소 기판(4) 상에 존재하는 동안, 다이아몬드 층(6)이 두께 8μm이고 표면 조도가 평균 Ra=3.0nm이 될 때까지 연마하였다.
실시예 8. 0.25㎜ 다이아몬드 입자 씨딩에 의한 광학적으로 마감된 다결정성 규소 기판( 직경 166㎜×두께 10㎜) 상의 다이아몬드 성장
또 다른 예에서, 직경이 166㎜이고 두께가 10㎜인 다결정성 규소 기판(4)을 다이아몬드 층(6)의 CVD 성장용 기판으로서 사용하였다. 이 규소 기판(4)의 양 표면(12) 및 (16)을 통상적인 화학적-에칭 공정을 통하여 마감하였다. 그 다음, 이 규소 기판(4)의 표면(12)을 조도 Ra < 1.5㎚의 미러 마감으로 화학적-기계적으로 연마하였다. 그 다음 전체 규소 기판(4)을 0.25㎛ 평균 크기 다이아몬드 분말/메탄올 현탁 용액 중의 초음파 욕 중에서 초음파 처리(씨딩)한 다음, 표면(12)이 석영 창(118)에 대향하는(도 3) CVD 반응기(116)(도 2)에 위치시켰다.
그 다음 수소 2,800㎖/min와 메탄 16.8㎖/min의 혼합물을 질량 유량 조절기(108)의 제어하에 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파(114) 전력 및 반응기(116) 압력을, 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 기판의 중심에서의 다이아몬드 성장 온도를, 예를 들면, 광 고온계(126)를 통하여 845 내지 868℃로 조절하였다. 다이아몬드 성장 163시간 후, 다이아몬드 성장 반응을 중단하여, 규소 기판(4)의 표면(12) 상에 동형으로 증착된 295㎛의 다결정성 다이아몬드 필름(6) 두께 - 종횡 비 563을 갖는 규소-다이아몬드 복합체를 수득하였다.
다이아몬드 필름(6)을 규소 기판(4)에 부착하는 동안, 다이아몬드 필름(6)의 성장 표면을 광학 마감(Ra 3-5㎚) 및 99μm의 두께(다이아몬드 필름(6)의) - 종횡 비 168로 연마하였다. 다이아몬드 필름(6)이 여전히 규소 기판(4)에 부착되어 있는 동안, 규소-다이아몬드 복합체를 상이한 직경을 갖는 다수의 상이한 조각으로 레이저-절단한 후, 각각의 조각의 규소 기판(4)(KOH 용액에 의하여 용해됨)을 제거하여 독립형 다이아몬드 필름(6) 조각들을 형성하였다. 이들 독립형 다이아몬드 필름(6) 조각들의 성핵 표면은 평균 표면 조도(Ra)가 5 내지 9㎚이고 성핵 밀도가 ≥ 105/cm2였다. 이들 독립형 다이아몬드 필름(4) 조각들 중의 하나는 두께가 99μm였고 산란 광 수집 렌즈로부터 34.0㎜의 거리에서 광 산란 계수가 8.22/cm인 1.06㎛ 파장 광 산란에 대해 특징지어졌다.
실시예 9. 제1 단계 씨딩 (0.25㎜ 다이아몬드 입자 씨딩 ) 및 이후 제2 단계 씨딩(나노-다이아몬드 입자 씨딩 )에 의한 광학적으로 마감된 규소 기판( 직경 2 inch(0.8㎜)×두께 10㎜)상 다이아몬드 성장
또 다른 예에서, 직경이 50.8㎜이고 두께가 10㎜인 다결정성 규소 기판(4)을 다이아몬드 층(6)의 CVD 성장용 기판으로서 사용하였다. 이 규소 기판(4)의 양 표면(12) 및 (16)을 조도 Ra < 1.5㎚인 미러 마감으로 화학적-기계적으로 연마하였다. 그 다음 전체 규소 기판(4)을 0.25㎛ 평균 크기 다이아몬드 분말/메탄올 현탁 용액 중에서 초음파 처리(씨딩)한 다음, CVD 반응기(116)에 넣었다(도 3). 그 다음 이 규소 기판(4)을 마이크로파 플라즈마 CVD 반응기(116)로 가중시켰다.
그 다음 수소 2,800㎖/min와 메탄 16.8㎖/min의 혼합물을 질량 유량 조절기(8)의 제어하에 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파(114) 전력 및 반응기(116) 압력을, 플라즈마(120) 크기가 석영 창(118)에 대향하는 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 780℃로 조절하였다. 다이아몬드 성장 1시간 후, 다이아몬드 성장 반응을 중단하고, 다이아몬드-씨딩된 규소 기판(4)은 규소 기판(4)의 표면(12) 주위로 증착된 다이아몬드 입자를 갖는 것으로 관찰되었다.
그 다음 다이아몬드-씨딩된 규소 기판(4)을 CVD 반응기(116)로부터 제거하고, 초음파 욕 중의 나노-결정 다이아몬드 분말(통상적인 입자 크기 < 20㎚)/메탄올 현탁 용액 중에서 초음파 처리하였다. 그 다음 나노-다이아몬드 처리된 다이아몬드 씨딩된 Si 기판을 표면이 다시 플라즈마(120)에 대향하는 CVD 반응기(116)로 재가중시켰다. 그 다음 수소 2,800㎖/min와 메탄 16.8㎖/min의 혼합물을 질량 유량 조절기(8)의 제어하에 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파(114) 분말 및 반응기(116) 압력을, 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 790 내지 821℃로 조절하였다.
다이아몬드 성장의 추가의 143시간 후, 다이아몬드 성장 반응을 중단하여 다이아몬드 필름(6) 두께가 245μm - 종횡 비 207인 규소-다이아몬드 복합체를 수득하였다. 다이아몬드 성장 표면을, 다이아몬드 필름(6)이 여전히 규소 기판(4) 상에 존재하는 동안, 광학 마감(Ra 3-5㎚) 및 두께(다이아몬드 필름(6)의) 197μm - 종횡 비 258로 연마하였다.
그 다음, 규소 기판(4)을 이러한 규소-다이아몬드 복합체로부터 제거하여(KOH 용액으로 용해됨) 독립형 다이아몬드 필름(6)을 남겼다. 이 독립형 다이아몬드 필름(6)의 성핵 표면은 평균 표면 조도(Ra)가 2.73㎚이고 성핵 밀도가 ≥ 109/cm2이고 평활한 표면 마감을 가졌으며, 이들중 뒤의 2개는 예를 들면, 열 관리, 광학 관리, 반도체 장치, 마찰 제어, 음파 관리 등의 적용에 매우 바람직하다. 이 독립형 다이아몬드 필름(6)은 또한 산란광 수집 렌즈로부터 34㎜의 거리에서 2.69/cm의 광 산란 계수로 1.06㎛ 파장광 산란에 대하여 특징지어졌다. 1.06㎛ 파장 광 산란은 저 마이크론 광 산란으로서 당해 기술분야에서 고려되고, 광학, 열, 음향 적용 등에 대하여 매우 바람직하다.
실시예 10. 1단계 씨딩(나노-다이아몬드 입자 씨딩)에 의한 광학적으로 마감된 규소 기판(직경 2 inch(50.8㎜)×두께 10㎜)상 다이아몬드 성장
또 다른 예에서, 직경이 50.8㎜이고 두께가 10㎜인 다결정성 규소 기판(4)을 다이아몬드 층(6)의 CVD 성장용 기판으로서 사용하였다. 이 규소 기판(4)의 표면(12)을 조도 Ra가 < 1.5㎚인 미러 마감으로 화학적-기계적으로 연마하는 한편, 다른 표면(16)은 통상적인 화학적-에칭 공정을 통하여 에칭시켰다. 그 다음, 이 규소 기판(4)을 초음파 욕 중의 나노-결정 다이아몬드 분말(통상적인 입자 크기 < 20㎚) / 메탄올 현탁 용액 중에서 초음파 처리하였다. 그 다음 이러한 규소 기판을 표면(12)이 석영 창(118)에 대향하는 CVD 반응기(116)로 가중시켰다.
수소 2,800㎖/min와 메탄 16.8㎖/min의 혼합물을 질량 유량 조절기(108)의 제어하에 CVD 반응기(116)로 유입시켰다. 플라즈마(120) 점화 후, 마이크로파(114) 전력 및 반응기(116) 압력을 플라즈마(120) 크기가 규소 기판(4)의 표면(12)을 커버하도록 조정하였다. 규소 기판(4)의 중심에서의 다이아몬드 성장 온도를 예를 들면, 광 고온계(126)를 통하여 800℃로 조절하였다.
다이아몬드 성장 118시간 후, 다이아몬드 성장 반응을 중단하여 규소 기판(4)의 표면(12) 상에 동형으로 증착된 다이아몬드 필름(6) 두께가 190㎛인 규소-다이아몬드 복합체를 수득하였다. 다이아몬드 성장 표면을, 다이아몬드 필름(6)이 여전히 규소 기판(4) 상에 존재하는 동안, 광학 마감 및 140μm의 두께(다이아몬드 필름(6)의)로 연마하였다.
그 다음 규소 기판(4)을 이 규소-다이아몬드 복합체로부터 제거하여(KOH 용액으로 용해됨) 독립형 다이아몬드 필름(6)을 남겼다. 이 독립형 다이아몬드 필름(6)의 성핵 표면은 평균 표면 조도(Ra)가 2 내지 3㎚이고 성핵 밀도가 ≥ 109/cm2이고 평활한 표면 마감을 가졌으며, 이중 뒤의 2개는 예를 들면, 열 관리, 광학 관리, 반도체 장치, 마찰 조절 등의 적용에 매우 바람직하다.
이러한 독립형 다이아몬드 필름(6)은 또한 산란 광 수집 렌즈로부터의 거리 34㎜에서 2.09/cm의 광 산란 계수로 1.06㎛ 파장 광 산란에 대하여 특징지어졌다.
동일한 다이아몬드 성장 조건하에 상이한 규소 기판(4) 상의 본 실시예 10의 원리에 따르는 수 개의 추가 실행은 문제에 직면하였다. 일례로, 다이아몬드 필름(6)은 규소 기판(4)으로부터 박리되고, 이는 박리된 다이아몬드 필름의 성장 표면 상에서 수행되는 추가의 연마가 가능하지 않았다. 이들 실시예는 나노-다이아몬드 씨딩은 단독으로 하나 이상의 광학적으로 마감된 표면을 갖는 얇은 다이아몬드 기판의 신뢰성 있는 제조 방법이 아닐 수 있음을 제시한다. 이는 다이아몬드 필름(6)이 나노-다이아몬드 씨딩 공정으로 규소 기판(4)에 강하게 부착되지 않음을 제시한다.
일례로, 유전 필름(13)은 유전 필름(13)을 통하여 기판 상에 다이아몬드 필름(6)의 부착에 대한 가능한 보조로서 본원에 기재된 어느 하나 이상의 기판의 표면(12) 상에 포함될 수 있다. 그러나, 이는 제한적인 의미로 해석되지 않는다.
알 수 있는 바와 같이, 광학적으로 마감된 표면을 갖는 규소 층 및 규소 층의 광학적으로 마감된 표면 상에 화학적 증착(CVD) 성장된 다이아몬드 층을 포함하는 다층 복합 기판이 본원에 개시되며, 여기서 규소 층과 다이아몬드 층의 계면에서, 규소 층의 광학적으로 마감된 표면은 표면 조도(Ra)가 ≤ 100㎚이다.
다층 복합 기판은 규소 층과 다이아몬드 층 사이에 유전 층 또는 필름을 임의로 포함할 수 있다. 유전 필름은 SiO2 또는 SiN일 수 있다.
규소 층과 다이아몬드 층의 계면에서, 규소 층의 광학적으로 마감된 표면은 Ra가 ≤ 1㎚일 수 있다.
규소 층과 다이아몬드 층의 계면에서, 다이아몬드 층의 표면은 규소 층의 광학적으로 마감된 표면의 Ra 이상인 Ra를 가질 수 있다.
규소 층과 다이아몬드 층의 계면에서, 다이아몬드의 그레인 밀도는 ≥ 109 다이아몬드 그레인/cm2 또는 ≥ 104 다이아몬드 그레인/cm2일 수 있다.
규소 층은 두께가 ≥ 5000㎛ 또는 ≥ 10㎛일 수 있다.
다이아몬드 층은 두께가 ≤ 2000㎛ 또는 ≤ 5㎛일 수 있다.
다층 기판은 최대 치수가 ≥ 25.4㎜ 또는 ≥ 152.4㎜일 수 있다.
다층 기판은 규소 층과 다이아몬드 층의 총 두께가 ≥ 50㎛, 또는 ≥ 5㎜일 수 있다.
규소 층 맞은 편의 다이아몬드 층의 표면은 Ra가 ≤ 100㎚ 또는 ≤ 5㎚일 수 있다.
광 관리 피막은 규소 층의 맞은 편의 다이아몬드 층의 표면 상에 포함될 수 있다.
규소 층의 맞은 편의 다이아몬드 층의 표면상 다이아몬드 결정은 1331.9cm-1과 1332.1㎝-1 사이의 라만 피크, 2.8cm-1과 6.2cm-1 사이의 라만 스펙트럼의 반치전폭(FWHM), 또는 둘 다를 가질 수 있다.
또한, 광학적으로 마감된 표면을 갖는 규소 층을 제공하는 단계(a); 단계(a) 이후, 규소 층의 광학적으로 마감된 표면을 다이아몬드 입자로 씨딩하는 단계(b); 단계(b) 이후, 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 다이아몬드 층을 CVD 증착시키는 단계(c); 및 다이아몬드 층의 소정 두께가 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 증착될 때까지 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 다이아몬드 층을 계속해서 CVD 증착시키는 단계(d)를 포함하는, 청구항 1의 다층 기판의 형성 방법이 개시된다.
단계(c)와 단계(d) 사이에, 당해 방법은 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 다이아몬드 층을 CVD 증착시키는 것을 중단하는 단계(c1); 및 단계(c)의 CVD 증착된 다이아몬드 층을 포함하는 규소 층의 광학적으로 마감된 표면을 다이아몬드 입자로 씨딩하는 단계(c2)를 포함할 수 있다.
단계(a)의 규소 층은 광학적으로 마감된 표면의 맞은 편의 규소 층 쪽에 접착된 기판을 포함할 수 있다. 기판은 규소 층보다 두꺼울 수 있다.
당해 방법은 규소 층 맞은 편의 다이아몬드 층의 표면을 광학 마감으로로 연마하는 단계(e)를 추가로 포함할 수 있다.
당해 방법은 규소 층 맞은 편의 다이아몬드 층의 연마 표면 상에 광 관리 피막을 도포함을 추가로 포함할 수 있다.
상기 실시예를 규소 층의 표면 상에 증착된 화학적 증착(CVD) 성장된 다이아몬드 층을 갖는 규소 층을 포함하는 다층 복합 기판을 참조로 하여 설명하였으나, 본원에 기재된 원리에 따르는 다층 복합 기판은 어떠한 적합하고/하거나 바람직한 격자 일치 기판의 표면 상에 CVD 성장된 다이아몬드 층을 포함할 수 있음이 또한 계획된다.
일례로, 300°K에서 다이아몬드는 3.57Å의 격자 상수를 갖고, 규소는 5.43Å의 격자 상수를 갖는다. 300°K에서의 기타 원소의 격자 상수는 당해 기술분야에 공지되어 있으며, 간결성을 위하여 본원에 기재하지는 않는다.
일례로, 다이아몬드 층(6)은 어떠한 적합하고/하거나 바람직한 물질 또는 물질들의 조합으로 제조된 기판 상에서 성장될 수 있다. 상기 기판은 결정성 또는 무정형(비결정화) 물질(들)일 수 있다. 일례로, 상기 기판이 결정성 물질(들)로부터 제조되는 경우, 다이아몬드 층(6)과 상기 기판 사이의 절대 격자 불일치, 즉 다이아몬드 층의 격자 상수와 기판의 격자 상수 사이의 차이는 0 내지 4.5Å일 수 있다. 여기서, "격자 불일치 기판"은 기판(어떠한 물질(들)의)과 다이아몬드 층(6) 사이의 절대 격자 불일치, 즉 다이아몬드 층의 격자 상수와 기판의 격자 상수 사이의 차이가 0 내지 4.5Å, 예를 들면, ≤ 4.5Å, ≤ 3.5Å, ≤ 2.5Å, 또는 ≤ 2.0Å임을 의미한다. 다이아몬드 층(6)은 본원에 기재된 원리에 따라 당해 기술분야에 공지된 하나 이상의 격자 일치된 기판의 표면 상에 성공적으로 CVD 성장될 수 있다고 여겨진다.
상기 예들은 첨부한 도면을 참조하여 설명하였다. 설명을 목적으로 제공된 상기 예들을 숙독하고 이해시 다른 것들에도 변형 및 변경을 가하며, 이는 제한적 의미로 해석되지 않아야 한다. 따라서, 상기 예들은 개시 내용을 제한하는 것으로 해석되지 않아야 한다.

Claims (24)

  1. 광학적으로 마감된 표면을 갖는 규소 층 및
    상기 규소 층의 광학적으로 마감된 표면 상에 화학적 증착(CVD)으로 성장된 다이아몬드 층을 포함하는 다층 기판으로서,
    상기 다이아몬드 층은 2 이상의 다이아몬드 층을 포함하는 다층 형태이고,
    상기 2 이상의 다이아몬드층의 각 층 사이에 나노다이아몬드 입자를 포함하고,
    상기 규소 층과 상기 다이아몬드 층의 계면에서, 상기 규소 층의 광학적으로 마감된 표면의 표면 조도(Ra)가 ≤ 100㎚인, 다층 기판.
  2. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 계면에서, 상기 규소 층의 광학적으로 마감된 표면의 Ra가 ≤ 1㎚인, 다층 기판.
  3. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 계면에서, 상기 다이아몬드 층의 표면의 Ra가 상기 규소 층의 광학적으로 마감된 표면의 Ra 이상인, 다층 기판.
  4. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 계면에서, 상기 다이아몬드의 그레인 밀도가 ≥ 104 다이아몬드 그레인/cm2인, 다층 기판.
  5. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 계면에서, 상기 다이아몬드의 그레인 밀도가 ≥ 109 다이아몬드 그레인/cm2인, 다층 기판.
  6. 제1항에 있어서, 상기 규소 층의 두께가 ≥ 10㎛인, 다층 기판.
  7. 제1항에 있어서, 상기 규소 층의 두께가 ≥ 5000㎛인, 다층 기판.
  8. 제1항에 있어서, 상기 다이아몬드 층의 두께가 ≤ 5㎛인, 다층 기판.
  9. 제1항에 있어서, 상기 다이아몬드 층의 두께가 ≤ 2000㎛인, 다층 기판.
  10. 제1항에 있어서, 최대 치수가 ≥ 25.4㎜인, 다층 기판.
  11. 제1항에 있어서, 최대 치수가 ≥ 152.4㎜인, 다층 기판.
  12. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 총 두께가 ≥ 50㎛인, 다층 기판.
  13. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층의 총 두께가 ≥ 5㎜인, 다층 기판.
  14. 제1항에 있어서, 상기 규소 층 맞은 편의 상기 다이아몬드 층의 표면의 Ra가 ≤ 5㎚인, 다층 기판.
  15. 제1항에 있어서, 상기 규소 층 맞은 편의 상기 다이아몬드 층의 표면의 Ra가 ≤ 100㎚인, 다층 기판.
  16. 제1항에 있어서, 상기 규소 층의 맞은 편의 상기 다이아몬드 층의 표면상 광 관리 피막을 추가로 포함하는 다층 기판.
  17. 제1항에 있어서, 상기 규소 층의 맞은 편의 상기 다이아몬드 층의 표면상 다이아몬드 결정이, 1331.9cm-1과 1332.1㎝-1 사이의 라만 피크, 2.8cm-1과 6.2㎝-1 사이의 라만 스펙트럼의 반치전폭(FWHM), 또는 둘 다를 갖는, 다층 기판.
  18. 광학적으로 마감된 표면을 갖는 규소 층을 제공하는 단계(a);
    단계(a) 이후, 상기 규소 층의 광학적으로 마감된 표면을 다이아몬드 입자로 씨딩하는 단계(b);
    단계(b) 이후, 상기 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 다이아몬드 층을 CVD 증착시키는 단계(c);
    단계(c) 이후, 상기 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 상기 다이아몬드 층을 CVD 증착시키는 것을 중단하는 단계(c1);
    단계(c1) 이후, 단계(c)의 상기 CVD 증착된 다이아몬드 층을 포함하는 상기 규소 층의 광학적으로 마감된 표면을 나노다이아몬드 입자로 씨딩하는 단계(c2); 및
    상기 다이아몬드 층의 소정 두께가 상기 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 증착될 때까지 상기 규소 층의 다이아몬드 씨딩된 광학적으로 마감된 표면 상에 다이아몬드 층을 계속해서 CVD 증착시키는 단계(d)를 포함하는, 제1항에 따르는 다층 기판의 형성 방법.
  19. 삭제
  20. 제18항에 있어서,
    단계(a)의 상기 규소 층이 상기 광학적으로 마감된 표면의 맞은 편 쪽에 접착된 기판을 포함하고,
    상기 기판이 상기 규소 층보다 두꺼운 다층 기판의 형성 방법.
  21. 제18항에 있어서,
    상기 규소 층 맞은 편의 상기 다이아몬드 층의 표면을 광학 마감으로 연마하는 단계(e)를 추가로 포함하는 다층 기판의 형성 방법.
  22. 제21항에 있어서, 상기 규소 층 맞은 편의 상기 다이아몬드 층의 상기 연마된 표면 상에 광 관리 피막을 도포함을 추가로 포함하는 다층 기판의 형성 방법.
  23. 제1항에 있어서, 상기 규소 층과 상기 다이아몬드 층 사이에 유전 층 또는 필름을 추가로 포함하는, 다층 기판.
  24. 광학적으로 마감된 표면을 갖는 물질 층; 및
    상기 물질 층의 광학적으로 마감된 표면 상에 화학적 증착(CVD)으로 성장된 다이아몬드 층을 포함하는 다층 기판으로서,
    상기 다이아몬드 층은 2 이상의 다이아몬드 층을 포함하는 다층 형태이고,
    상기 2 이상의 다이아몬드층의 각 층 사이에 나노다이아몬드 입자를 포함하고,
    상기 물질 층과 상기 다이아몬드 층의 계면에서, 물질 층의 광학적으로 마감된 표면의 표면 조도(Ra)가 ≤ 100㎚이고;
    상기 다이아몬드 층과 상기 물질 층 사이의 절대 격자 불일치가 ≤ 4.5Å인 다층 기판.
KR1020170029542A 2016-03-08 2017-03-08 광학적으로 마감된 (또는 조밀한) 규소-다이아몬드 계면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판 KR102019162B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662305197P 2016-03-08 2016-03-08
US62/305,197 2016-03-08
US15/450,110 US10584412B2 (en) 2016-03-08 2017-03-06 Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
US15/450,110 2017-03-06

Publications (2)

Publication Number Publication Date
KR20170104952A KR20170104952A (ko) 2017-09-18
KR102019162B1 true KR102019162B1 (ko) 2019-09-06

Family

ID=59786198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029542A KR102019162B1 (ko) 2016-03-08 2017-03-08 광학적으로 마감된 (또는 조밀한) 규소-다이아몬드 계면을 갖는, 규소 층 및 다이아몬드 층을 포함하는 기판

Country Status (3)

Country Link
US (3) US10584412B2 (ko)
JP (3) JP2017226593A (ko)
KR (1) KR102019162B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio
US11594416B2 (en) 2020-08-31 2023-02-28 Applied Materials, Inc. Tribological properties of diamond films
CN115209674A (zh) * 2021-04-13 2022-10-18 华为技术有限公司 一种导热件、光模块、散热器和导热件的制备方法
CN113725075B (zh) * 2021-07-13 2024-01-09 西安电子科技大学芜湖研究院 一种金刚石混合终端表面电导的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206971A (ja) * 2005-01-28 2006-08-10 Sumitomo Electric Ind Ltd ダイヤモンド被覆電極

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863529A (en) 1987-03-12 1989-09-05 Sumitomo Electric Industries, Ltd. Thin film single crystal diamond substrate
US5006203A (en) 1988-08-12 1991-04-09 Texas Instruments Incorporated Diamond growth method
WO1990007796A1 (en) 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
US5304461A (en) 1989-01-10 1994-04-19 Kabushiki Kaisha Kobe Seiko Sho Process for the selective deposition of thin diamond film by gas phase synthesis
JPH06103757B2 (ja) 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
FR2650529B1 (fr) 1989-08-03 1991-11-08 Aerospatiale Dispositif applicateur pour machine de nappage au moyen de ruban de matiere composite
US5023109A (en) 1989-09-06 1991-06-11 General Atomics Deposition of synthetic diamonds
US4981818A (en) 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
US5114696A (en) 1990-08-06 1992-05-19 Texas Instruments Incorporated Diamond growth method
US5173761A (en) 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
US5800879A (en) 1991-05-16 1998-09-01 Us Navy Deposition of high quality diamond film on refractory nitride
US5242711A (en) 1991-08-16 1993-09-07 Rockwell International Corp. Nucleation control of diamond films by microlithographic patterning
US5561303A (en) 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5397428A (en) 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
US5371382A (en) 1992-04-27 1994-12-06 Kobe Steel Usa, Inc. Amorphous silicon rectifying contact on diamond and method for making same
US5439492A (en) * 1992-06-11 1995-08-08 General Electric Company Fine grain diamond workpieces
JP3194820B2 (ja) 1992-09-03 2001-08-06 株式会社神戸製鋼所 配向性ダイヤモンド膜の形成方法
ATE165256T1 (de) * 1992-10-02 1998-05-15 Penn State Res Found Verfahren zur darstellung von diamant, sowie dadurch erhaltene produkte
US5236545A (en) 1992-10-05 1993-08-17 The Board Of Governors Of Wayne State University Method for heteroepitaxial diamond film development
US5272104A (en) 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5368681A (en) 1993-06-09 1994-11-29 Hong Kong University Of Science Method for the deposition of diamond on a substrate
US6087005A (en) 1993-10-22 2000-07-11 The United States Of America As Represented By The Secretary Of The Navy Adhesion of silicon oxide to diamond
EP0689233B1 (en) 1994-06-24 2008-10-15 Sumitomo Electric Industries, Limited Wafer and method of producing same
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
US5935323A (en) 1995-04-24 1999-08-10 Toyo Kohan Co., Ltd. Articles with diamond coating formed thereon by vapor-phase synthesis
GB2300425A (en) 1995-05-01 1996-11-06 Kobe Steel Europ Ltd Nucleation of diamond films using an electrode
JPH0920592A (ja) 1995-07-05 1997-01-21 Shin Etsu Chem Co Ltd 多結晶ダイヤモンド板の製造方法
JPH1081589A (ja) 1996-06-12 1998-03-31 Matsushita Electric Ind Co Ltd ダイヤモンド膜およびその製造方法
US6063187A (en) 1997-08-13 2000-05-16 City University Of Hong Kong Deposition method for heteroepitaxial diamond
US6508911B1 (en) 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
US6509124B1 (en) 1999-11-10 2003-01-21 Shin-Etsu Chemical Co., Ltd. Method of producing diamond film for lithography
US7132309B2 (en) 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
JP4815065B2 (ja) 2001-05-30 2011-11-16 株式会社トクヤマ ヒートシンク及びその製造方法
US6940096B2 (en) 2002-04-30 2005-09-06 Intel Corporation Double gate field effect transistor with diamond film
GB0227261D0 (en) 2002-11-21 2002-12-31 Element Six Ltd Optical quality diamond material
JP2004204299A (ja) 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極
DE10320133B4 (de) 2003-05-06 2011-02-10 Universität Augsburg Verfahren zur Herstellung von einkristallinen oder quasi-einkristallinen Diamantschichten und auf einem Körper angeordnete einkristalline oder quasi-einkristalline Diamantschicht
US6964880B2 (en) 2003-06-27 2005-11-15 Intel Corporation Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
US6924170B2 (en) 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US20050025973A1 (en) 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP2005306617A (ja) 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
US7713839B2 (en) 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US20060113545A1 (en) 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
US7695564B1 (en) 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
JP4641817B2 (ja) 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
US7951274B2 (en) 2005-11-24 2011-05-31 Sumitomo Electric Hardmetal Corp. Diamond electrode, method for producing same, and electrolytic cell
US20070257265A1 (en) 2006-05-03 2007-11-08 The University Of Chicago Use of tungsten interlayer to enhance the initial nucleation and conformality of ultrananocrystalline diamond (UNCD) thin films
US7498191B2 (en) 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8784766B1 (en) 2009-01-16 2014-07-22 The University Of Puerto Rico Diamond synthesis employing nanoparticle seeds
JP5707682B2 (ja) * 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US8218934B1 (en) 2009-10-02 2012-07-10 Rockwell Collins, Inc. Monolithic optically-driven high frequency power amplifier
US8815641B2 (en) 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US9077588B2 (en) 2010-07-31 2015-07-07 Arash Daghighi Double insulating silicon on diamond device
TWI396267B (zh) 2010-08-12 2013-05-11 Ind Tech Res Inst 電子封裝、用於電子裝置的散熱結構及其製造方法
US20120288698A1 (en) * 2011-03-23 2012-11-15 Advanced Diamond Technology, Inc Method of fabrication, device structure and submount comprising diamond on metal substrate for thermal dissipation
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
WO2014152598A1 (en) 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates
US9469918B2 (en) 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US11085122B2 (en) 2014-06-26 2021-08-10 Vapor Technologies, Inc. Diamond coated electrodes for electrochemical processing and applications thereof
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206971A (ja) * 2005-01-28 2006-08-10 Sumitomo Electric Ind Ltd ダイヤモンド被覆電極

Also Published As

Publication number Publication date
KR20170104952A (ko) 2017-09-18
US20220205084A1 (en) 2022-06-30
JP2017226593A (ja) 2017-12-28
JP7117281B2 (ja) 2022-08-12
US11891691B2 (en) 2024-02-06
US11313037B2 (en) 2022-04-26
JP2022166059A (ja) 2022-11-01
US20170260625A1 (en) 2017-09-14
US20200157676A1 (en) 2020-05-21
JP2020073433A (ja) 2020-05-14
US10584412B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
US20230193457A1 (en) Optically-finished thin diamond substrate or window of high aspect ratio and a method of production thereof
JP7117281B2 (ja) シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
TWI638900B (zh) 包括鑽石層及鑽石、碳化矽與可選的矽之複合層之基板
TWI389165B (zh) 鑽石上半導體裝置及其形成方法
Mehregany et al. Silicon carbide for microelectromechanical systems
US6383288B1 (en) Method of forming diamond film
TW201448298A (zh) 複合基板、其製法以及彈性波裝置
CN109065508A (zh) 一种反向台面复合结构超薄晶片及其制备方法
JP3317094B2 (ja) ウエハ−及びその製造方法
WO1992000800A1 (en) Radiation-resistant polycrystalline diamond optical and thermally conductive articles and their method of manufacture
WO2022264754A1 (ja) ダイヤモンド基板及びその製造方法
JP3561102B2 (ja) Ｘ線透過材
Chung et al. Heteroepitaxial Growth of 3C-SiC Thin Films on Si (100) Substrates by Single Source Chenical Vapor Deposition for MEMS Applications
LIU et al. Preparation of free-standing diamond films for high frequency SAW devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant