JP2004204299A - ダイヤモンド成膜シリコンおよび電極 - Google Patents

ダイヤモンド成膜シリコンおよび電極 Download PDF

Info

Publication number
JP2004204299A
JP2004204299A JP2002374788A JP2002374788A JP2004204299A JP 2004204299 A JP2004204299 A JP 2004204299A JP 2002374788 A JP2002374788 A JP 2002374788A JP 2002374788 A JP2002374788 A JP 2002374788A JP 2004204299 A JP2004204299 A JP 2004204299A
Authority
JP
Japan
Prior art keywords
diamond
silicon
electrode
substrate
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002374788A
Other languages
English (en)
Inventor
Hiroyuki Fujimura
宏幸 藤村
Roberuto Masahiro Serikawa
ロベルト 正浩 芹川
Naoki Ishikawa
直揮 石川
Takahiro Mishima
孝博 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2002374788A priority Critical patent/JP2004204299A/ja
Priority to AU2003292744A priority patent/AU2003292744A1/en
Priority to DE10393956T priority patent/DE10393956T5/de
Priority to PCT/JP2003/016553 priority patent/WO2004059048A1/ja
Priority to US10/540,464 priority patent/US20060124349A1/en
Priority to US10/540,640 priority patent/US20060216514A1/en
Priority to PCT/JP2003/016552 priority patent/WO2004059047A1/ja
Priority to KR1020057012082A priority patent/KR20050085907A/ko
Priority to KR1020057012081A priority patent/KR20050084495A/ko
Priority to AU2003292745A priority patent/AU2003292745A1/en
Priority to DE10393964T priority patent/DE10393964T5/de
Publication of JP2004204299A publication Critical patent/JP2004204299A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • C23C16/27Diamond only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating
    • C23C16/545Apparatus specially adapted for continuous coating for coating elongated substrates
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/30Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes For Compound Or Non-Metal Manufacture (AREA)

Abstract

【課題】工業的に利用可能なダイヤモンド電極およびこの電極に用いるダイヤモンド成膜シリコンを提供する。
【解決手段】厚さが500μm以下のシリコン基材の少なくとも1部を導電性ダイヤモンドで成膜したダイヤモンド成膜シリコンを用いる。また、導電性支持基材とダイヤモンド成膜シリコンとを備えたことを特徴とする電極を用いる。ダイヤモンド成膜シリコンは、可撓性があるため、導電性支持基材に貼り付けることができ、大面積の電極および3次元形状の電極を容易に得ることができる。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、導電性ダイヤモンドで成膜されたシリコンおよびそのシリコンを用いた電極に関する。また、本発明は、ダイヤモンド成膜シリコンの製造方法に関する。本発明の電極は、電解反応、電極反応、センサー等に用いることができる。
【0002】
【従来の技術】
ダイヤモンドは、宝石、装飾品に用いられる光輝的特性を有するとともに、地球上で知られている最も硬い物質の一つであり、耐磨耗性、耐薬品性、耐圧力性等の優れた物理化学的安定性を示す物質である。この物理化学的安定性を応用した身近なものとしては、ガラスのダイヤモンドカッター、ドリルの刃、グラインダーの刃等数多くの応用品がある。
【0003】
またさらに、ダイヤモンドの炭素は、シリコンと同じ第IV族の元素である。このため、炭素がダイヤモンド構造(sp3結晶系)を形成すると、シリコンと同様に半導体特性を示し、原子間の結合力が強く、荷電子の束縛エネルギーに対応し、室温で約5.5eVという大きなバンドギャップを持つようになる。そして、シリコンと同様に、硼素等の第III族の元素をドーパントとして用いることによりp型の半導体となり、また、窒素、リン等の第V族の元素をドーパントとして用いることによりn型の半導体となるため、ダイヤモンド電子デバイスの応用研究が進められている(非特許文献1参照)。純粋なダイヤモンドは、優れた絶縁体であるが、このドーパントの量を調整することにより、絶縁体から金属並みの導電性まで、任意の導電性を示すものに変更可能な材料である。
【0004】
近年、このダイヤモンドは、前記の物理化学特性や半導体特性以外に、特異的な電気化学特性をもつことが明らかにされ始めている。ダイヤモンドを電極として用いた場合、水溶液中では大きな絶対過電圧値でしか酸素と水素の双方の発生が起こらず、従って広い熱力学の窓を示すことが明らかにされている。熱力学的計算からは、水素発生過電圧は水素標準参照電極(SHE)に対して0Vであり、酸素発生過電圧は+1.2Vであるため、熱力学の窓の広さは1.2Vとなる。電解液の条件にもよるが、この熱力学の窓は、例えば白金電極を用いた場合は1.6〜2.2V、グラッシーカーボン電極を用いた場合は約2.8Vであるのに対して、ダイヤモンド電極の場合は3.2〜3.5Vである。この広い熱力学の窓は、酸素と水素を発生させるのには不向きな電極であることを意味するが、その他の反応が電極で進行しうることになる。例えば、このダイヤモンド電極を排水処理に用いた場合は、排水の化学的酸素要求量(COD)を高効率で除去できることが知られている(特許文献1参照)。これは、ダイヤモンド電極の表面に多くのOHラジカルが発生し、このOHラジカルがCOD成分を炭酸ガス等までに無機化するメカニズムが関与しているものと考えられている(特許文献2参照)。このOHラジカルが電極表面で多く発生するため、ダイヤモンド電極を用いた飲料用、プール用、冷却棟用等など水の殺菌手方法が開発されつつある。
【0005】
さらにダイヤモンドの特異的な電気化学特性として、バックグランド電流(残容電流)が他の電極と比較すると非常に低い点が挙げられる。バックグランド電流が低く、熱力学の窓が広いため、ダイヤモンドは水溶液中に含まれている金属、生態系物質の微量センサー用電極としての用途が期待されている。
【0006】
ところで、基材にダイヤモンドを成膜してダイヤモンド電極を製造する方法としては、ケミカルベーパーデポジション(CVD)が用いられ、現在主にホットフィラメントCVDとマイクロ波プラズマCVDの二種類の方法が用いられている。これらの方法は、双方とも高圧をかけない減圧下での人口ダイヤモンドの合成法である。
【0007】
マイクロ波プラズマCVDでは、水素雰囲気下で数百ppmから数%のメタン、アセトン、その他ダイヤモンドの炭素原となる有機物気体に2.4GHz程度のマイクロ波を照射してプラズマを発生させる。発生するプラズマ近傍に600〜1000℃の温度に維持した基板をおくと、この基板上にタイヤモンド膜が成長する。ダイヤモンド膜に導電性を持たせるために、水素雰囲気下にメタンガス以外に例えばジボラン、酸化硼素等の硼素源を混在させると、p型の半導体ダイヤモンド膜が成長する。マイクロ波プラズマCVDにより、主にシリコンウエハー基板にダイヤモンドが成膜されており、センサー等の用途開発が期待されている。なお、シリコンとダイヤモンドは同じ第IV族の元素であるため、結晶構造も近いためダイヤモンド膜のシリコン基板への密着性が良好であるとされている。シリコン上にダイヤモンドを成膜すると、非常に薄いシリコンカーバイドの中間層(インターレイヤー)が自然に生成され、このインターレイヤーによりダイヤモンド膜がシリコンウエハー基板に密着されることとなる。このマイクロ波プラズマCVDで生成するダイヤモンド膜は、比較的安定であり高品質なものであることが知られている(特許文献3参照)。
【0008】
一方、ホットフィラメントCVDでは、炭素原として、メタン、エタン、プロパン、ブタン、不飽和炭化水素等の一種類以上の炭化水素、エタノール等のアルコール類、またはアセトン等のケトン類が、数%含まれている水素ガス雰囲気下で、タングステン、タンタルまたはルテニウム等のフィラメントを約2000℃までに加熱すると、フィラメント近傍に設置してある基板にダイヤモンド膜が成長する。この基板上に長いフィラメントを配置する事によって、大面積のダイヤモンド膜を製造することが可能となる。例えば、1m2の基板を成膜する場合、成膜チャンバーに挿入されている基板の上に、長さ1mのフィラメントを5cm間隔で20本設置すればよい。マイクロ波プラズマCVDと同様に、硼素源をメタン等とともに供給すると、p型の半導体がダイヤモンド膜が成長する。この時の基板温度は、約800℃に維持される。ホットフィラメントCVDは、このような大面積成膜が可能なため、サイズ的制限がない金属基板へ成膜する技術が開発されている(特許文献4参照)。
【0009】
【特許文献1】特開平7−299467号公報
【特許文献2】特開2000−254650号公報
【特許文献3】特開平10−167888号公報
【特許文献4】特開平9−124395号公報
【非特許文献1】大串秀世、「未来材料」、2002年、第2巻、第10号、p.6−13
【0010】
【発明が解決しようとする課題】
しかし、ダイヤモンド電極に用いられているシリコン基材は、シリコンウエハーを用いたものが多く、その表面積はきわめて小さいものであった。即ち、現在市販されているシリコンウエハーの主流サイズは直径が8インチ(200mm)であり、最も大きなシリコンウエハーサイズでも、直径が300mmである。従って、シリコンを基材とする大きな表面積を有するダイヤモンド電極を製造することには、限界があった。さらに、マイクロ波プラズマCVDを用いた場合は、数センチ角の小さな基板には問題なくダイヤモンドを成膜できるが、大型サイズの基板、例えばメーター角の基板となると、基板全面にダイヤモンド膜を形成させるのは非常に困難であるのが現状である。即ち、この大面積化の難しさは、このようなメーター角サイズの基板全面をカバーするプラズマを発生する技術的な難しさに起因している。
【0011】
さらに、これらシリコンウエハーの厚さは通常約725μm以上であるため、面積の大きな導電性支持基材にダイヤモンドで成膜したシリコンウエハーを接合させて大面積の電極を作製しようとしても、シリコンウエハーの可撓性が少ないため接合が容易でなく、また、シリコンウエハーの導電性もその厚みのために低くならざるを得ず、電極として用いることには問題があった。
【0012】
また、基板に単結晶ダイヤモンドを用いれば、マイクロ波プラズマCVDではホモエピタキシアル構造のダイヤモンドの成長が可能であるが、シリコンウエハー上に造られているダイヤモンド膜は、ほとんどの場合多結晶ダイヤモンド膜であった。
【0013】
一方、上述したように、ホットフィラメントCVDではサイズ的制限がない金属基板へ成膜する技術が開発され、金属基板としては、タンタル、ニオブ、タングステンが用いられている。
【0014】
しかし、これらの基板金属の結晶構造は、ダイヤモンドのエピタキシアル結晶構造とは完全に異なるものである。従ってこの金属基板にダイヤモンドを密着させるのには、金属とタイヤモンドを接合する強固なインターレイヤー(中間層)が必須である。例えば、金属板であるニオブにダイヤモンドを成膜する場合、ニオブカーバイドのインターレイヤーを造る必要性があるが、このニオブカーバイドの層は、シリコンカーバイドのように容易に形成されないため、ダイヤモンド成膜を開始する前に、別途ニオブカーバイド層を成膜するステップを設ける必要がある。このような金属カーバイドの成膜条件は、基板金属の前処理、成膜温度、ガス組成条件によって大きく影響され、操作条件が複雑であり、各操作因子が形成される金属カーバイドに与える影響は、まだ完全に明らかになっていないのが現状である。そして、金属カーバイド層の状態によって成膜させるダイヤモンド層の品質、特に安定性(耐久性)が大きく影響されるという問題があった。また、金属カーバイド層に直接ホットフィラメントCVDでダイヤモンドを成膜し始めても、結晶化が遅いため、通常は種結晶としてダイヤモンド微粉末を金属カーバイド層に埋め込む必要があった。
【0015】
さらに、例えば、ニオブ基材のダイヤモンド電極を製造する場合は、最終的な電極と同じ形状にした導電性支持基材を準備し、この上にダイヤモンド膜を直接成膜していた。この成膜は800℃以上の高温で行われるため、導電性支持基材に熱ひずみ等が起こり、設計どおりの電極が得られないという問題があった。そして、電極が3次元的なものであると、この熱による変形がさらに顕著なものとなる。
【0016】
さらに、従来のダイヤモンド電極の製造方法は、基本的にはバッチ式である。即ち、シリコンウエハーまたは金属母材を1ロットごとCVD装置に搬入し、CVD装置の減圧、昇温、成膜、降温、昇圧等を繰り返し、その製造方法に多大にエネルギーのロスがあった。そのため、これらの課題が特にダイヤモンド電極の量産化を妨げ、ダイヤモンド電極が普及しない理由の一つとなっていた。
【0017】
本発明は、これらの問題点を解決するためになされたものであり、その目的は、工業的に利用可能なダイヤモンド電極およびこのダイヤモンド電極に用いるダイヤモンド成膜シリコン、さらにこれらの製造方法を提供することである。
【0018】
【課題を解決するための手段】
本発明者らは、一定の厚さのシリコン基材に導電性ダイヤモンドを成膜したシリコンを用いることにより、上記課題を解決することを見出し、本発明を完成するに至った。
【0019】
即ち、本発明は、厚さが500μm以下のシリコン基材の少なくとも1部を導電性ダイヤモンドで成膜したダイヤモンド成膜シリコンである。
【0020】
また、本発明は、導電性支持基材と上記ダイヤモンド成膜シリコンとを備えたことを特徴とする電極である。
【0021】
また、本発明は、厚さが500μm以下のシリコン基材の少なくとも1部をケミカルベーパーデポジションにより導電性ダイヤモンドで成膜することを特徴とするダイヤモンド成膜シリコンの製造方法である。
【0022】
さらに、本発明は、板状結晶成長法により厚さが500μm以下のシリコン基材を製造する工程、
前記製造されたシリコン基材の少なくとも1部をケミカルベーパーデポジションにより導電性ダイヤモンドで成膜する工程、
を含むことを特徴とするダイヤモンド成膜シリコンの製造方法である。
【0023】
【発明の実施の形態】
本発明に用いるシリコン基材としては、厚さが500μm以下のものであれば特に制限はない。例えば、シリコンウエハーを作製するときに用いられるシリコンインゴットをスライスして、厚さが500μm以下のシリコン基材としたものを用いることができる。なお、シリコンインゴットをスライスする場合は、キリしろ部分の無駄が生じるため、板状結晶成長法により500μm以下のシリコン基材を製造したものを用いることがより好ましい。ここで、板状結晶成長法とは、板状のシリコン基材を得る方法を意味し、厚さが500μm以下のシリコン基材を得られるものであれば特に制限はない。板状結晶成長法の具体例としては、EFG法(Edge−defined Film−fed Growth法)、ストリングリボン法またはデンドリティックウェブ法等が好ましい例としてあげることができ、この中でデンドリティックウェブ法がより好ましい例としてあげることができる。ここで、EFG法は、シリコン融液を、融液の供給と結晶形状を規定する型であるダイのスリットを毛細管現象によって上昇させ、そこに種結晶を接触させて固化させたものを引き上げることにより、シリコン基材を得る方法である。また、ストリングリボン法は、シリコン融液中から複数のストリング(紐)を垂直方向に引き上げて、ストリングの間に表面張力で支えられた膜を固化させたものを引き上げることにより、シリコン基材を得る方法である。また、デンドリティックウェブ法は、ダイを用いずにシリコン融液に直接種結晶を接触させ、種結晶から伸びた複数のデンドライト(樹枝状結晶)の間に表面張力で支えられた薄い膜(ウェブ)を固化させたものを引き上げることにより、シリコン基材を得る方法である(特開昭63−144187号公報、特開2000−319088号公報参照)。
【0024】
これらの板状結晶成長法によれば、表面積の大きなシリコン基材を得ることが容易であり、工業的に用いられる表面積の大きな電極に、本発明のダイヤモンド成膜シリコンを用いる場合には、特に有利となる。
【0025】
また、本発明に用いるシリコン基材の厚さの下限は、特に制限はないが、取り扱いやすさの観点から、0.1μm以上のものが好ましい。即ち、本発明に用いるシリコン基材の厚さとしては、好ましくは0.1〜500μm、より好ましくは10〜300μm、さらに好ましくは50〜200μmである。なお、厚さが500μmを超えると電気抵抗が高くなり、電極に用いた場合は不利となる。また、500μmを超えると可撓性が少なくなるため、壊れやすく、さらに高電流密度で使用した場合に発生する熱による熱膨張を吸収できずに、割れやすくなるという問題がある。
【0026】
また、本発明に用いるシリコン基材は、単結晶、多結晶またはアモルファスのいずれであってもよいが、ダイヤモンド膜が成膜しやすく、密着性が優れるという観点から単結晶が好ましい。
【0027】
図1に、本発明のダイヤモンド成膜シリコンの実施形態の一例を示す。ダイヤモンド成膜シリコンは、シリコン基材70aが、導電性ダイヤモンド層70bで成膜されている。図1aでは、幅が100mm、長さが1mのダイヤモンド成膜シリコンの例を示すが、これらの幅や長さをより大きく、またより小さくもできる。長さの長いダイヤモンド成膜シリコンを製作する場合には、後述する図3、図5に示した実施の形態を用いればよい。また、センサー等に用いるより小さなダイヤモンド成膜シリコンが必要な場合は、ダイヤモンドカッター等で任意に小さく切断することにより得ることができる。また、図1bに示すように本発明のダイヤモンド成膜シリコンは、薄いため可撓性があり、後述する大きな電極の組立ても容易に行うことができる。
【0028】
本発明のダイヤモンド成膜シリコンは、厚さが500μm以下のシリコン基材の少なくとも1部をCVDにより導電性ダイヤモンドで成膜することにより製造することができる。以下に、本発明のダイヤモンド成膜シリコンの製造方法について、図面を参照して説明する。
【0029】
図2に、本発明の製造方法の実施形態の一例を示す。この実施形態では、板状結晶成長法1による厚さ500μm以下のシリコン基材の製造工程、CVDダイヤモンド成膜の前処理工程2、ダイヤモンド成膜工程3で構成される。その後、電極を製造する場合には、導電性支持基材の前処理工程4、導電性接合体を用いたダイヤモンド成膜シリコンと導電性支持基材の接合工程5、および電極組立て工程6が行われる。
【0030】
シリコン原料とドーパントを投入し、板状結晶成長法1により厚さが500μm以下のシリコン基材が製造される(工程(a))。p型のシリコン基材を製造する場合は、ドーパントとして硼素原料、ガリウム原料、インジウム原料が好ましく用いられる。n型のシリコン基材を製造する場合は、ドーパントとしてリン原料、アンチモン原料、ヒ素原料が好ましく用いられる。ドーパントは、シリコン基材の電気抵抗(体積抵抗率)が10Ωcm以下、好ましくは50mΩcm以下、さらに好ましくは15mΩcm以下になるように添加することが望ましい。なお、シリコン基材を溶融炉から引き上げた後に、イオン注入法でドーピングしてもよく、この場合はドーパントを溶融炉に入れる必要性はない。
【0031】
シリコン基材の幅は、通常1mm〜300mm、好ましくは5mm〜200mm、さらに好ましくは10mm〜150mmである。幅が1mm未満では、機械的な強度が弱いため、ダイヤモンド成膜が困難となる場合がある。また幅が300mmを超えると、均一なシリコン基材が得られにくい場合がある。ここで製造されるシリコン基材の長さはエンドレスであるため、連続的にダイヤモンド成膜の前処理工程2、さらに、シリコン基材の少なくとも1部をCVDにより導電性ダイヤモンドで成膜する工程(工程(e))に、コンベヤ等で送ってもよい。この場合、工程(a)と工程(e)が連続して行われることとなる。
【0032】
なお、シリコン基材の引き抜き速度は一定であるため、成膜するダイヤモンドの厚さによっては、成膜速度が追いつかない場合がある。即ち、CVDでタイヤモンド膜を成膜する場合の成膜速度は通常0.1〜5μm/h程度であるので、例えば3μmのダイヤモンド膜厚を1μm/hで成膜する場合、CVDチャンバーの滞留時間が3時間近く必要となる。このような場合は、溶融炉から取り出した直後に、シリコン基材を所定の長さにダイヤモンドカッター等で切断することが好ましい。なお、ここで切断する長さは、最終的な電極の形状、用途または後述するCVD装置の構成に合わせることもできる。所定の長さに切断されたシリコン基材は、バッチ式で前処理工程2に送られる。
【0033】
なお、溶融炉から引き抜いた直後のシリコン基材はまだ高温であるため、一旦50°C/h以下の緩やかな降温速度で冷却することが好ましい。常温近い温度にまで冷却されたシリコン基材は、前処理工程2に送られ、ここでシリコン基材の表面近傍に付着している金属不純物や酸化ケイ素皮膜等をクリーニングおよびエッチングされる。金属不純物の除去には、通常塩酸水溶液等が、酸化ケイ素皮膜の除去には通常フッ酸水溶液が、それぞれ用いられる。なお、エッチング後数時間放置することにより酸化ケイ素の皮膜が自然に形成されるため、この酸化ケイ素の除去作業は、ダイヤモンド成膜工程3に送る直前に行うことが好ましい。
【0034】
本発明において、ダイヤモンド成膜の工程は、連続式またはバッチ式のいずれでも行うことができる。連続式で行う場合はマイクロ波プラズマCVDを用いることが好ましく、バッチ式で行う場合はホットフィラメントCVDで行うことが好ましいが、これらの組み合わせに限定されるものではない。
【0035】
図3、図5、図6に、シリコン基材のタイヤモンド成膜工程の一例を示す。図3は1m〜20m、図5は20m〜300m、図6は2m以下の長さのシリコン基材をダイヤモンド成膜するのに適した例であるが、これらの寸法は目安であり、厳密に守る必要性はない。
【0036】
図3は、マイクロ波プラズマCVDで長さ1m〜20mのシリコン基材をダイヤモンド成膜するのに適した例である。マイクロ波発生部は、マイクロ波発生源20、マイクロ波の導波管21、マイクロ波を透過させる窓22で構成されている。マイクロ波発生源20は通常使用されている2.45GHzのものでもよく、またはより高周波のものを用いてもよい。窓22は、サファイヤ、石英等のマイクロ波が透過し、且つ圧力的に遮断でるものであれば特に制限はない。所定の温度、圧力においてCVDチャンバー23内に水素、メタン等の炭素源、ドーパント源で構成される反応ガス24を挿入してマイクロ波照射を行うと、プラズマボール26が発生し、シリコン基材27の表面でダイヤモンドの成膜が進行する。
【0037】
ダイヤモンド成膜時のシリコン基材の温度は、600〜1000℃の所定温度に制御することが好ましい。シリコン基材の温度制御を行うために、ヒーター33を設けてもよい。
【0038】
CVDチャンバー23をダイヤモンド成膜時に常に一定の圧力に維持するために、または装置のスタートアップ時のクリーニング等で高真空引きをするために、CVDチャンバーは、経路25を介して真空ポンプに連結されている。CVD装置には、マイクロ波発生部の他に、シリコン基材27が搬入、排出される部分に別途真空チャンバー30および31を設けることが好ましい。真空チャンバー30は30a、30b、30c、また真空チャンバー31は31a、31b、31cと、圧力と温度が異なった3のパーティションに区別されている。パーティション30a、30b、31bおよび31cには、個別に圧力を調整するための真空ポンプ、圧力制御機構が設けられている。チャンバー30および31は、CVDチャンバー23と開口部32によって区切られており、パーティション30cおよび31aの圧力は、CVDチャンバー23と同圧である。パーティション30bおよび31bの圧力は、CVDチャンバー23より高圧に維持される。例えば、CVDチャンバー23が10Torrで運転される場合は、パーティション30bおよび31bの圧力は、100Torrに維持させる。この時パーティション30aおよび31cの圧力は、例えば400Torrに設定される。このようにCVDチャンバー23の圧力と外気圧とを、パーティションを介して段階的に減圧となる機構を設けることが好ましい。これは、シリコン基材と同伴して空気等がCVDチャンバー23に漏れないようにするためである。なお、パーティション30a、30b、30cのいずれかによる圧力の調整は、本発明の少なくとも1回圧力を調整する工程(d)を構成し、また、パーティション31a、31b、31cのいずれかによる圧力の調整は、本発明の少なくとも1回圧力を調整する工程(f)を構成する。
【0039】
さらにこれらのパーティションには、空気の進入を防ぐためにゴムダンパー29が設けられている。図4に、ゴムダンパー部分の詳細を示す。ゴムダンパー29は、上下に取り付けられている2枚のゴム板29aおよび29bで構成されており、パーティション30aの壁面に接着されて、さらにネジ止めされている。この上下のゴム板29aおよび29bは、重なり合う部分があり、この重なった部分の間にシリコン基材27が挟まれる。またゴム板29aおよび29bが約90度屈曲した場所に間隔があくので、この部分はタッパー29cで密閉されている。このゴムダンパー29は、片側が減圧になっているため、圧力の差によってシリコン基材27に密着し、空気の進入を防ぐ機構として働く。ゴムダンパー29の材料には天然ゴム、シリコンゴム等の各種ゴム材料を用いることができるが、好ましくは耐熱性、耐薬品性に優れているフッ素系のゴムが使用される。このゴムダンパー29を用いた空気の遮断機構は、厚さが500μm以下のシリコン基材を用いることで初めて可能になるものである。従来の1mm近い厚み、径300mmの丸いシリコンウエハーで実現できないものである。パーティション30cおよび31aの長さは、シリコン基材の搬入スピードにより適宜決定されるものであるが、通常は50cm程度である。なお、パーティション30cおよび31aの長さを極端に短くすると、これらのゴム材料を用いた場合でも、温度が150℃以上になると密閉性が低くなる場合がある。なお、この実施の形態の例では、これらのパーティションの温度を制御する機構を設ける必要はないが、精密な温度制御を行う場合は、温度制御機構を設けてもよい。
【0040】
真空チャンバー30および31は、導入するシリコン基材の厚さが500μm以下と薄いため、高さを低く、例えば1mm以下とすることができ、コンパクトな装置構造が可能となる。開口部32は、マイクロ波を遮断でき且つシリコン基材が挿入できるに高さであり、ダイヤモンド成膜するシリコン基材の厚みによって可変できるゲート構造を設けることもできる。開口部32の幅も成膜するシリコン基材に適宜あわせることができ、通常は300mm以下である。この開口幅は比較的広いが高さが低いため、マイクロ波が外気または真空チャンバー30および31に漏れる心配はない。この開口部32およびCVDチャンバー23は、マイクロ波を遮断するために金属性であることが好ましい。また、シリコン基材は可撓性を有するため、CVDチャンバー23のヒーター33の上には、金網またはすのこ構造の支えを設けることが好ましい。
【0041】
シリコン基材のCVDチャンバー23の通過速度は、CVDチャンバー23の前後にある回転機構28で調整される。成膜開始時には、入り口側の回転機構28aでシリコン基材27の先端をプラズマボール26の下まで押し出し、ダイヤモンド成膜シリコンが出口側の回転機構28bに到達した後に、この出口側の回転機構28bでチャンバー通過速度の調整を行ってもよい。シリコン基材27のCVDチャンバー23内での滞留時間は、この回転機構28で可変でき、ダイヤモンド成膜の厚さの調整が可能となる。例えば、シリコン基材27の通過速度としては、1mm/h〜500mm/hを挙げることができる。なお、技術の発展により、より高速でダイヤモンド成長できるCVD技術が今後開発されると、この通過速度はより高速化できることは無論である。なお、シリコン基材27は、CVDチャンバー23内のプラズマボール26の下方に到達して、初めてダイヤモンド成膜が開始される。従って、シリコン基材27がプラズマボールの下方に到達するまでは、より高速で挿入しても差し支えない。CVDチャンバー23の壁面に別途、石英等の覗き窓を設けてプラズマボール26に到達したことを確認してもよい。この場合、電子レンジに用いるような金網または金網状に金属を印刷したマイクロ波遮断機構を窓に設けることが好ましい。
【0042】
なお、マイクロ波プラズマCVDでは、特に大面積のプラズマを発生、制御することが難しいため、この実施の形態の例で用いられるシリコン基材の幅は、通常300mm以下、好ましくは200mm以下、さらに好ましくは150mm以下である。
【0043】
本発明では、厚さが500μm以下のシリコン基材を成膜基材として用いることにより、マイクロ波プラズマCVDで連続的且つ容易にダイヤモンド成膜が可能となり、後述の電極の量産製造に寄与するものである。
【0044】
図5に、長さ20m以上のシリコン基材をダイヤモンド成膜するのに好ましい実施の形態を示す。図5では、CVDチャンバー23およびマイクロ波発生部は図3と同様であるが、シリコン基材の搬入および排出機構が異なる。板状結晶成長法によりシリコン基材27を製造した後、シリコン基材を巻き取る工程(b)により、シリコン基材27はドラム41に巻きつけられた状態におかれる。ドラム41の径は、通常50mm以上、好ましくは300mm以上、さらに好ましくは600mm以上である。径が50mm未満の場合は、特に単結晶のシリコン基材において曲げによる亀裂が入りやすくなる。また、ダイヤモンド成膜シリコンは、ドラム43に巻物として回収され、このドラム43の径も50mm以上とすることが好ましい。また、成膜されるダイヤモンド膜の厚さは通常20μm、好ましく10μm以下、より好ましく5μm以下である。ドラム42に回収されるため、ダイヤモンド膜の厚さが20μm以上であると、ダイヤモンド膜部分に亀裂が起こりやすくなる。また、ドラム42の設置方法としては、ダイヤモンド成膜された面が外側になるようにすることが好ましい。これは、ダイヤモンドの熱膨張率がシリコンより低いためである。すなわち、ダイヤモンドが成膜される600〜1000℃のCVDチャンバー内では、シリコン基材は伸びた状態になっている。これを常温付近までに降温するとダイヤモンド層はシリコン基材の縮小により、加圧された状態になる。ドラムボックス42でダイヤモンドが成膜されている面を中向きして巻きつけると、さらにこのダイヤモンド成膜層を加圧することになり、ダイヤモンド層に不安定性を与える要因になる。
【0045】
シリコン基材27のロード、アンロードはバッチ式であるが、一旦セットされれば長いシリコン基材を連続的に成膜できるため、後述の電極の量産化に充分その役割を果たす。ドラムボックス40および42、通路44および45の圧力は、CVDチャンバー23と基本的に同圧になっており、圧力的に外気と隔離できる構造となっている。成膜をスタートするときは、ドラムボックス40、42を開放し、シリコン基材27を巻物状としたドラム41を設置し、巻き取り開始を可能にするためシリコン基材の先端をドラム43まで張る。この時、プラズマボール26の下方からドラム43までのシリコン基材は、成膜されず無駄になるので、ここでは他の材料のダミーをシリコン基材27の先端に接合して用いてもよい。ドラム41を設置後、経路25につながっている真空ポンプを用いて0.1Torr以下まで系全体を減圧し、空気を除き取る。ついで反応ガス24をCVDチャンバー23に挿入し、ガス流量と真空ポンプの調整を行い、所定の減圧下でマイクロ波発生装置を稼動させて成膜操作を開始する。なお、シリコン基材27のCVDチャンバー23内の通過速度は、回転機構46を用いて制御させることが好ましい。ドラム43の回転は、シリコン基材をたるみ無く巻きとれる程度のトルクをかけておき、滞留時間の制御には回転機構46の回転数で調整する。ドラム43の回転数を一定にしておいてもダイヤモンド成膜シリコンが巻き取られるのに伴い、径が大きくなり、通過速度が一定に制御できないためである。通過速度は、成膜したいダイヤモンド膜の厚みによって調整できるが、通常は1mm/h〜500mm/hである。なお、技術の発展により、より高速でダイヤモンド成長できるCVD技術が今後開発されると、この通過速度はより高速できることは無論である。なお、回転機構46によりシリコン基材27をCVDに搬入する工程は、本発明の巻き取ったシリコン基材をCVD装置に供給する工程(c)を構成する。また、ドラム43にダイヤモンド成膜シリコンを巻き取る工程は、本発明のダイヤモンド成膜シリコンを巻き取る工程(g)を構成する。
【0046】
本発明では、図3および図5に示した例から明らかなように、通常は大面積での成膜が困難であるマイクロ波プラズマCVDを用いても、連続的なダイヤモンド成膜が可能となり、後述の電極の量産化に大きく貢献することとなる。
【0047】
次に図6に、ホットフィラメントCVDを用いた場合の本発明の実施の形態の一例を示す。これは、シリコン基材の長さが2m以下の場合に適した成膜方法および装置である。成膜装置は、CVDチャンバー51、ロードチャンバー52、アンロードチャンバー53、ヒーティングチャンバー54、クーリングチャンバー55で構成され、ロードおよびアンロードチャンバーはゲート56およびゲート57により圧力的に完全に隔離できる構造となっている。さらにロードチャンバー52はシリコン基材27の搬入用のゲート58を、アンロードチャンバー55はダイヤモンド成膜シリコンの取り出し用のゲート59を有する。各チャンバー下部には、シリコン基材27の搬送用の金属製のコンベヤ60、61、62が設置されている。CVD成膜のためのタングステンフィラメント50が、シリコン基材27の長さ方向と直角になるように、CVDチャンバー51の上部に設置されている。タングステンフィラメントは、必ずしも直角に設置する必要性はないが、直角に設置するのが好ましい。即ち、シリコン基材27の長さが1m以上の場合、同じ方向に設置しようとするとフィラメントも1m以上のものを設置する必要性が出てくるが、ダイヤモンド成膜時はこのフィラメント温度が約2000℃もの高温になり、フィラメント自体もたるみが出てくる。このため、できるだけ短いフィラメントで設置できるよう、直角に位置することが好ましい。CVDチャンバー51には反応ガス24の挿入用の配管と、真空引きするための経路25が設置されている。ロードチャンバー52、アンロードチャンバー53には、水素挿入ライン63および64が設置されており、さらに真空引きするライン65および66が設置されている。またCVDチャンバー51には、ダイヤモンド成膜時のシリコン基材温度を制御するためのヒーター33が設けられており、ダイヤモンド成膜時のシリコン基材温度は600℃〜1000℃の範囲に制御される。
【0048】
ヒーティングチャンバー54およびクーリングチャンバー55は、図7に示すように、CVDチャンバー51のシリコン基材温度(TCVD)から室温(RT)までに急激な昇温または降温が起こらないような構造となっている。これは、温度ショック等によりシリコン基材27に破損を生じさせないためである。さらに、ダイヤモンド成膜シリコンでは、ダイヤモンド層とシリコンの熱膨張率の違いに起因する降温操作により生じた応力を緩和させる必要性があるためである。この降温または昇温速度は、シリコン基材温度の変化が50℃/h以下になるようにすることが好ましい。ヒーティングチャンバー54およびクーリングチャンバー55ではCVDチャンバー51の放熱、熱滞留により自然にこのような温度分布が通常形成されるが、より正確な温度分布維持をする場合は、補助用のヒーターまたは間接冷却機構をヒーティングチャンバー54および/またはクーリングチャンバー55の下部に設けてもよい。
【0049】
次に、この実施の形態におけるシリコン基材の成膜操作について説明する。定常状態では、CVDチャンバー51、ヒーティングチャンバー54およびクーリングチャンバー55内に、水素ガス、数%のメタン、数100〜数1000ppmのドーパント源が、0.5〜100Torrの圧力に維持されている。CVDチャンバー51では、フィラメント50の温度が2000℃近傍、基材温度が800℃近傍に維持されており、ダイヤモンド成膜が行われる。ゲート56は閉となっており、ゲート57は開となっている。シリコン基材27の挿入には、まずロードチャンバー52内を真空引き(0.1Torrまで)し、反応ガスをロードチャンバー52内から除去する。ついでロードチャンバー52に空気を、水素ラインとは別経路(図示は省略)により挿入して常圧にする。常圧になって初めてゲート58が開けられ、シリコン基材27がロードチャンバー52に挿入される。図6にはシリコン基材を1枚のみロードしてあるが、挿入する数は複数であってもよい。シリコン基材27を挿入後、ゲート58は密閉され、真空引きを行い、ロードチャンバー52内から空気が除去される。ついでライン63から水素を挿入してCVDチャンバー51の圧力と同圧にしておき、この状態で成膜スタンバイとなる。CVDチャンバー51内では順次シリコン基材27が成膜されており、成膜が終了したダイヤモンド成膜シリコンは連結しているクーリングチャンバー55に移り、緩やかな冷却で室温近い温度まで降温される。ゲート57は開となっているため、冷却が終了したダイヤモンド成膜シリコンがアンロードチャンバー53に近づいてくると、アンロード操作が開始される。ダイヤモンド成膜シリコンがアンロードチャンバー53に近づくと、まずダイヤモンド成膜シリコンが完全にアンロードチャンバー53内に入るように、コンベヤ60の送り操作が行われる。このダイヤモンド成膜シリコンがアンロードチャンバー53に近づいたことは、各種市販されているレーザー等の位置センサーで感知できる。アンロードチャンバー53にダイヤモンド成膜シリコンが完全に挿入されると、ゲート57が閉じられ、ライン66の真空引きにより反応ガスが除去される。ついでアンロードチャンバー53に、水素ラインとは別の経路(図示は省略)により空気が挿入され、ゲート59を開放してダイヤモンド成膜シリコンが取り出される。アンロード操作開始のゲート57が閉となった時点で、ロードチャンバー52にスタンバイ状態になっていたシリコン基材27のロード操作が行われる。ロード操作では、ゲート56が開放されコンベヤ61の送り操作が行われる。この時ヒーティングチャンバー54のコンベヤ60は常に一定の速度で移動しているため、完全にシリコン基材27が昇温チャンバーに移るのには時間が掛かる。完全に昇温チャンバーに移ったことを、レーザー等の位置センサーで確認することが好ましい。ヒーティングチャンバー54にシリコン基材が完全に移ると、ゲート56が閉じられる。またアンロードチャンバー53からダイヤモンド成膜シリコンの取り出しが終ると、ゲート59は密閉され、アンロードチャンバー53内の空気は真空引きにより除去される。ついで、水素ガスがライン64より導入され、CVDチャンバー51と同圧にされる。同圧になった事が確認された後に、ゲート57が開放される。このような操作を繰り返しながら、半連続的にホットフィラメントCVDでダイヤモンド成膜が行われる。この実施の形態の例では、ロードおよびアンロード操作で同圧にするために水素ガスを充填しているが、水素ガスのかわりに反応ガスそのものを充填してもよい。なお、炭素源が含まれている反応ガスが、300〜600℃の中温雰囲気下に置かれるとすすが発生する傾向があるので、好ましくは水素ガスがロードおよびアンロード操作で用いられる。ロードおよびアンロードチャンバーの大きさは、シリコン基材27がコンベヤの上に入り込めるものあればよいため、高さを低くすることができる。このため、真空引き、水素ガスを充填する容量が少なくて済み、コンパクトなロードおよびアンロードチャンバーの設計が可能である。すなわち、従来のホットフィラメントCVD装置のように、CVDチャンバー全体の真空引きの必要性がない。また、本実施例によるとCVDのフィラメントおよびCVDチャンバーの温度は常に略一定である。従来のホットフィラメントCVD装置および方法のように、基材ごとに昇温、降温、真空引きを繰り返す必要性がなく、電気代等の成膜コストを著しく低減でき、さらにフィラメントも長寿命化される。
【0050】
次に、本発明の電極について説明する。本発明の電極は、導電性支持基材とダイヤモンド成膜シリコンとを備えたものである。本発明に用いる導電性支持基材は、導電性を有し、ダイヤモンド成膜シリコンを支持できるものであれば特に制限はない。即ち、導電性支持基材は、シリコン基材に成膜されたダイヤモンドに電流を供給する働きを有するとともに、ダイヤモンド成膜シリコンの機械的補強材となり、ダイヤモンド成膜シリコンが破損するのを防止する働きを有する。また、導電性支持基材は、目的とする電極の用途、電解反応、装置構造、装置デザイン等にあわせて、その材質、形状等を適宜選択することができ、電極設計、装置設計の自由度を高めることが可能となる。
【0051】
導電性支持基材の例としては、チタン,ニッケル,タンタル、銅、アルミニウム、ニオブ、鉄等の金属;カーボン等の炭素材料;ステンレス、カーボンスチール、真鋳、インコネル、モネル、ハステロイ等の各種合金を挙げることができる。これらの金属、炭素材料、合金に、白金、イリジウム、ルテニウム、金、銀等の貴金属をメッキしたもの、またはこれらの金属酸化物、混合金属酸化物を焼成等でコーティングしたものを用いてもよい。これらの導電性支持基材は、図1の工程4で示すように、支持基材の種類によって、表面処理、クリーニング等の前処理を行うことが好ましい。導電性支持基材として例えばチタンを用いる場合は、このチタン表面を酸、アルカリまたはブラスト等で予め表面を粗すことが好ましい。これらの表面処理を行い、ついで純水等でクリーニングして次工程であるダイヤモンド成膜シリコンとの溶着、接着を行うことが好ましい。また、この導電性支持基材と溶着、接着されるダイヤモンド成膜シリコンの裏面、すなわちダイヤモンド層が成膜されていないシリコン基材面も予め処理することが好ましい。このダイヤモンド成膜シリコンの裏面も、シリコンカーバイドのサンドペーパーやグラインダー等で粗してもよい。これらの表面処理を行うことでダイヤモンド成膜シリコンと導電性支持基材の密着性および/または電気導電性が改良される。
【0052】
ダイヤモンド成膜シリコンと導電性支持基材の溶着、接着には、各種方法を用いことができる。銅、アルミ、インジウム等の低融点金属または合金を用いて、はんだ付けを行ってもよい。また、はんだ付け以外に熱間静水プレス(HIP)、熱拡散接合等のより強力な接着、溶着法を用いてもよい。また金、白金、銀のパウダーをシクロヘキサン等の有機溶媒に溶かし、これをプリント印刷で導電性支持基材またはダイヤモンド成膜シリコンの裏面にプリント印刷し、400〜600℃の還元雰囲気下で焼成溶着してもよい。また、金、白金、銀、銅のペーストを同じくプリント印刷等を行い、100℃〜1000℃還元雰囲気下で焼成してダイヤモンド成膜シリコンと導電性支持基材を溶着させてもよい。さらにより低温で接着できる金、白金、銀、銅が含まれている導電性のエポキシ樹脂を用いて、導電性支持基材とダイヤモンド成膜シリコンを接着してもよい。また、より簡単な方法としては、導電性のカーボン、銅等の両面テープを用いて接着してもよい。なお、銅、アルミ、インジウム等の低融点金属または合金;金、白金、銀、銅が含まれている導電性のエポキシ樹脂;導電性のカーボン、銅等の両面テープは、本発明に用いる導電性接合材料を構成するものである。
【0053】
導電性支持基材とダイヤモンド成膜シリコンは必ずしも全面において接着、溶着されている必要性はない。なお少なくとも1カ所は接着または、溶着されていることが好ましい。局所的な点接着でもよく、適切な幅、間隔の線で接着、溶着されていてもよい。また、導電性支持基材の少なくとも1つの面とダイヤモンド成膜シリコンが接着、溶着されていてもよい。
【0054】
本発明の電極に用いるダイヤモンド成膜シリコンは、可撓性があるため、例えば円筒状の導電性支持基材にも貼り付けることができ、3次元形状の電極も製造可能となる。また、本発明の電極は、後述するように大きな面積の電極のみではなく、例えばセンサー用の微小な電極にも用いることができる。微小な電極を製造する場合は、ダイヤモンド成膜シリコンをダイヤモンドカッター等で切断して導電性支持基材に接合することにより、例えば電極部が1mm角で厚さが100μmの電気化学センサーを容易に製造することが可能となる。
【0055】
図8に、本発明の電極の例を示す。図8は、水の殺菌処理に用いることができる電極の例である。この例では、電極はダイヤモンド成膜シリコン73が接着、溶着されている導電性支持基材72、絶縁耐材料で製作されているガスケット74および対極となる電極75で構成されおり、ネジ止めでフィルタープレス方式の電解層を形成している。ここでは、ダイヤモンド成膜シリコンは陽極として作用し、ガスケット74は対極とのスペーサーとしても作用する。対極は陰極として作用するため、同じダイヤモンド成膜シリコンと導電性支持基材で構成されていてもよく、また例えばステンレス、チタン板のような耐食性がより低いものでもよい。ガスケット74に空洞部分があり、この空洞部分をライン79から挿入された処理対象となる被処理水がアップフローでながれ、陰極で発生する水素を同伴しながらライン78から排出される。ダイヤモンド膜の表面でOHラジカルが発生し、またはダイヤモンド膜の表面で被処理水に含まれている塩素イオンが次亜塩素酸に変換され、これらのOHラジカルまたは次亜塩素酸の効果で被処理水は殺菌される。ガスケット74の空洞部分の幅および長さは、ダイヤモンド成膜シリコンの幅より約5〜40mm小さくしておくことが好ましい。このようにしておくことによって、導電性支持基材が直接被処理水と接液しなくなる。被処理水と導電性支持基材が接液すると、導電性支持基材の腐食等が起こる可能性がある。ガスケット74の材料としては、シリコンゴム、天然ゴム等の各種ゴム類またはテフロン(登録商標)、軟質塩ビ等の比較的やわらかいプラスチックを用いることができるが、好ましくはフッ素系ゴムが用いられる。電極間の距離は、特に限定されないが、実用的な観点からは、1mm〜40mmである。
【0056】
図9に、本発明の電極をバイポーラ電極(副極電極)形式の電解層に用いた例を示す。このバイポーラ形式の電解層は、電極およびガスケットの数を増やしていくことで、被処理水流量の増加に対応できるものである。図9に示すものは、電解層中央に設置されている導電性支持材72bの両面に、それぞれダイヤモンド成膜シリコン73bおよび73cが接着されている2パーティション式のバイポーラー形式の電解層である。その他の構成は、図8と同様である。導電性支持基材の両面にダイヤモンド成膜シリコンを「貼り付ける」ことによって、ダイヤモンド成膜シリコン73bは陰極、73cは陽極となる。このように本発明の電極を用いてバイポーラ形式の電解セルが容易に製作でき、コンパクトな電極が提供される。なお、図8および図9の電極の間にイオン交換体を挟むことにより、隔膜式の電解層が製作できることとなる。
【0057】
図10に、一枚の導電性支持基材72に複数のダイヤモンド成膜シリコン73を貼り付けた電極の例を示す。これにより、本発明のダイヤモンド成膜シリコンを用いて、より幅の広い電極も製造できることとなる。ダイヤモンド成膜シリコン73と導電性支持基材72は、前述した焼成等で溶着される。ここでダイヤモンド成膜シリコン73が貼られていない部分、すなわち電極の外縁部またはダイヤモンド成膜シリコン73とダイヤモンド成膜シリコン73との間においては、導電性支持基材72が露出する。このような場合は、この露出した部分を耐食性のあるプラスチックポリマー類で被服または充填することが好ましい。被服材または充填材としては、各種プラスチックポリマーが使用できるが、フッ素樹脂が好ましく使用される。ここでフッ素樹脂を用いて導電性支持基材露出部分の被服方法の一例を説明するが、本発明ではこの方法に限定されるものではなく他の方法を用いてもよい。図10に示す導電性支持基材が挿入できる溶融バスを準備し、溶融バスにフッ素樹脂を挿入し250℃から450℃に加熱する。フッ素樹脂の融点は種類によって異なるが所定の温度に到達するとフッ素樹脂が溶融し、液状化する。このフッ素樹脂が液状化しているバスにダイヤモンド成膜シリコン73が貼られた導電性支持基材72を挿入し、どぶ付け被覆を行う。導電性支持基材72の片面のみにダイヤモンド成膜シリコン73が張られていて、その裏面にフッ素樹脂被服を行いたくない場合は、アルミ箔、銅箔等の薄い金属でマスキングしておくことが好ましい。溶融バスから取り出された導電性支持基材72には、全面にフッ素樹脂が被覆されている状態となる。導電性支持基材72は、図1で説明したようにブラスト等で表面処理がされているため、フッ素樹脂の密着性は良好である。逆にダイヤモンド成膜シリコン73の部分は、ダイヤモンドの結晶構造の特性により密着度は弱く、容易にはがれる。ダイヤモンド成膜シリコン73の若干内側に添ってカッターナイフ等でフッ素被服樹脂を切り取ると、ダイヤモンド成膜部分のフッ素樹脂コートのみをはがせる。このようにダイヤモンド成膜シリコン部分の表面のみが露出され、他の導電性支持基材部分は電解反応に対してイナートな電極を製造することができる。これにより、ダイヤモンドの特徴を生かした大面積の電極が、安価および効率的に製造可能となる。
【0058】
【発明の効果】
本発明によれば、ダイヤモンド電極に用いるためのダイヤモンド成膜シリコンを容易に製造することができる。また、本発明のダイヤモンド成膜シリコンを用いることにより、大面積の電極あるいは3次元形状の電極を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明のダイヤモンド成膜シリコンの構造を示す図である。
【図2】図2は、本発明のダイヤモンド成膜シリコンおよび電極の製造工程の概略を示す図である。
【図3】図3は、マイクロ波プラズマCVDを用いたダイヤモンド成膜シリコンの製造工程を示す図である。
【図4】図4は、ゴムダンパー部分の詳細を示す図である。
【図5】図5は、マイクロ波プラズマCVDを用いたダイヤモンド成膜シリコンの製造工程を示す図である。
【図6】図6は、ホットフィラメントCVDを用いたダイヤモンド成膜シリコンの製造工程を示す図である。
【図7】図7は、ホットフィラメントCVDを用いた各工程における温度変化を示す図である。
【図8】図8は、本発明の電極を示す図である。
【図9】図9は、本発明の電極を示す図である。
【図10】図10は、本発明の電極を示す図である。
【符号の説明】
20 マイクロ波発生源
21 マイクロ波の導波管
23 CVDチャンバー
24 反応ガス
26 プラズマボール
27 シリコン基材
28 回転機構
29 ゴムダンパー
29a ゴム板
29b ゴム板
29c タッパー
30 真空チャンバー
30a パーティション
31c パーティション
33 ヒーター
41 ドラム
42 ドラム
46 回転機構
50 タングステンフィラメント
51 CVDチャンバー
52 ロードチャンバー
53 アンロードチャンバー
54 ヒーティングチャンバー
55 クーリングチャンバー
56〜58 ゲート
60〜62 コンベア
63、64 水素挿入ライン
65、66 真空引きライン
70a シリコン基材
70b ダイヤモンド層
72 導電性支持基材
73 ダイヤモンド成膜シリコン
74 ガスケット
75 対極電極

Claims (18)

  1. 厚さが500μm以下のシリコン基材の少なくとも1部を導電性ダイヤモンドで成膜したダイヤモンド成膜シリコン。
  2. シリコン基材が板状結晶成長法により製造されることを特徴とする請求項1に記載のダイヤモンド成膜シリコン。
  3. 板状結晶成長法が、EFG法、ストリングリボン法またはデンドリティックウェブ法から選ばれる少なくとも1種である請求項2に記載のダイヤモンド成膜シリコン。
  4. シリコン基材が単結晶、多結晶またはアモルファスである請求項1ないし3のいずれかに記載のダイヤモンド成膜シリコン。
  5. ケミカルベーパーデポジションによりシリコン基材を導電性ダイヤモンドで成膜することにより得られる請求項1ないし4のいずれかに記載のダイヤモンド成膜シリコン。
  6. 導電性支持基材と、請求項1ないし5のいずれかに記載のダイヤモンド成膜シリコンとを備えたことを特徴とする電極。
  7. 導電性支持基材の少なくとも1カ所とダイヤモンド成膜シリコンが接合されていることを特徴とする請求項6に記載の電極。
  8. 導電性支持基材の少なくとも1つの面とダイヤモンド成膜シリコンが接合されていることを特徴とする請求項6に記載の電極。
  9. 導電性支持基材とダイヤモンド成膜シリコンが、導電性接合材料により接合されていることを特徴とする請求項7または8に記載の電極。
  10. 接合が、溶着または接着によるものである請求項7ないし9のいずれかに記載の電極。
  11. 厚さが500μm以下のシリコン基材の少なくとも1部をケミカルベーパーデポジションにより導電性ダイヤモンドで成膜することを特徴とするダイヤモンド成膜シリコンの製造方法。
  12. 板状結晶成長法により厚さが500μm以下のシリコン基材を製造する工程(a)、
    前記製造されたシリコン基材の少なくとも1部をケミカルベーパーデポジションにより導電性ダイヤモンドで成膜する工程(e)、
    を含むことを特徴とするダイヤモンド成膜シリコンの製造方法。
  13. 板状結晶成長法が、EFG法、ストリングリボン法またはデンドリティックウェブ法から選ばれる少なくとも1種である請求項12に記載のダイヤモンド成膜シリコンの製造方法。
  14. 前記工程(a)および工程(e)が連続して行われることを特徴とする請求項12または13に記載のダイヤモンド成膜シリコンの製造方法。
  15. 前記工程(a)と工程(e)との間に、
    少なくとも1回圧力を調整する工程(d)、
    をさらに含むことを特徴とする請求項12ないし14のいずれかに記載のダイヤモンド成膜シリコンの製造方法。
  16. 前記工程(e)の後に、
    少なくとも1回圧力を調整する工程(f)、
    をさらに含むことを特徴とする請求項12ないし15のいずれかに記載のダイヤモンド成膜シリコンの製造方法。
  17. 前記工程(a)と工程(e)との間、または存在する場合には工程(d)と工程(e)との間に、
    シリコン基材を巻き取る工程(b)、
    前記巻き取ったシリコン基材をケミカルベーパーデポジション装置に供給する工程(c)、
    をさらに含むことを特徴とする請求項12、13、15または16のいずれかに記載のダイヤモンド成膜シリコンの製造方法。
  18. 前記工程(e)の後、または存在する場合には工程(f)の後に、
    ダイヤモンド成膜シリコンを巻き取る工程(g)、
    をさらに含むことを特徴とする請求項12ないし17のいずれかに記載のダイヤモンド成膜シリコンの製造方法。
JP2002374788A 2002-12-25 2002-12-25 ダイヤモンド成膜シリコンおよび電極 Pending JP2004204299A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2002374788A JP2004204299A (ja) 2002-12-25 2002-12-25 ダイヤモンド成膜シリコンおよび電極
AU2003292744A AU2003292744A1 (en) 2002-12-25 2003-12-24 Diamond film-forming silicon and its manufacturing method
DE10393956T DE10393956T5 (de) 2002-12-25 2003-12-24 Diamantbeschichtetes Silizium und Elektrode
PCT/JP2003/016553 WO2004059048A1 (ja) 2002-12-25 2003-12-24 ダイヤモンド成膜シリコンおよび電極
US10/540,464 US20060124349A1 (en) 2002-12-25 2003-12-24 Diamond-coated silicon and electrode
US10/540,640 US20060216514A1 (en) 2002-12-25 2003-12-24 Diamond film-forming silicon and its manufacturing method
PCT/JP2003/016552 WO2004059047A1 (ja) 2002-12-25 2003-12-24 ダイヤモンド成膜シリコンおよびその製造方法
KR1020057012082A KR20050085907A (ko) 2002-12-25 2003-12-24 다이아몬드 막형성 규소 및 그 제조방법
KR1020057012081A KR20050084495A (ko) 2002-12-25 2003-12-24 다이아몬드 막형성 규소 및 전극
AU2003292745A AU2003292745A1 (en) 2002-12-25 2003-12-24 Diamond film-forming silicon and its manufacturing method
DE10393964T DE10393964T5 (de) 2002-12-25 2003-12-24 Diamantbeschichtetes Silizium und Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002374788A JP2004204299A (ja) 2002-12-25 2002-12-25 ダイヤモンド成膜シリコンおよび電極

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003119278A Division JP4217522B2 (ja) 2003-04-24 2003-04-24 ダイヤモンド成膜シリコンおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2004204299A true JP2004204299A (ja) 2004-07-22

Family

ID=32677311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002374788A Pending JP2004204299A (ja) 2002-12-25 2002-12-25 ダイヤモンド成膜シリコンおよび電極

Country Status (6)

Country Link
US (2) US20060216514A1 (ja)
JP (1) JP2004204299A (ja)
KR (2) KR20050085907A (ja)
AU (2) AU2003292745A1 (ja)
DE (2) DE10393964T5 (ja)
WO (2) WO2004059047A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006299392A (ja) * 2005-04-15 2006-11-02 Ebara Corp ダイアモンド電極の製造方法及び電極の構造

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004204299A (ja) * 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極
US7344760B1 (en) * 2003-09-12 2008-03-18 The United States Of America As Represented By The Secretary Of The Navy Wear-resistant electrically conductive body
JP4641817B2 (ja) * 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
JP4673696B2 (ja) * 2005-08-01 2011-04-20 ペルメレック電極株式会社 導電性ダイヤモンド電極及びその製造方法
JP4746629B2 (ja) * 2005-11-24 2011-08-10 住友電工ハードメタル株式会社 ダイヤモンド電極および電解槽
US7871912B2 (en) * 2005-12-13 2011-01-18 Versatilis Llc Methods of making semiconductor-based electronic devices by forming freestanding semiconductor structures
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US8149733B2 (en) * 2006-08-25 2012-04-03 Raytheon Bbn Technologies Corp. Systems and methods for synchronizing communication networks
WO2008076756A2 (en) * 2006-12-13 2008-06-26 Versatilis Llc Method of making semiconductor-based electronic devices on a wire and by forming freestanding semiconductor structures, and devices that can be made thereby
GB201104579D0 (en) * 2011-03-18 2011-05-04 Element Six Ltd Diamond based electrochemical sensors
KR101320620B1 (ko) * 2012-04-10 2013-10-23 한국과학기술연구원 다이아몬드 합성을 위한 화학기상증착 장치 및 이를 이용한 다이아몬드 합성 방법
JP6003513B2 (ja) * 2012-10-15 2016-10-05 株式会社Ihi 高温処理炉及び強化繊維の継ぎ方法
DE102015006514B4 (de) * 2015-05-26 2016-12-15 Condias Gmbh Verfahren zum Herstellen einer Diamant-Elektrode und Diamant-Elektrode
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4299648A (en) * 1980-08-20 1981-11-10 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for drawing monocrystalline ribbon from a melt
US5173761A (en) * 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
JPH04302172A (ja) * 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
JPH06279185A (ja) * 1993-03-25 1994-10-04 Canon Inc ダイヤモンド結晶およびダイヤモンド結晶膜の形成方法
US5423475A (en) * 1993-10-06 1995-06-13 Westinghouse Electric Corporation Diamond coatings for aluminum alloys
US5399247A (en) * 1993-12-22 1995-03-21 Eastman Kodak Company Method of electrolysis employing a doped diamond anode to oxidize solutes in wastewater
FR2731233B1 (fr) * 1995-03-03 1997-04-25 Kodak Pathe Systeme multicouche comprenant une couche de diamant, une interphase et un support metallique et procede pour obtenir ces couches
US5686152A (en) * 1995-08-03 1997-11-11 Johnson; Linda F. Metal initiated nucleation of diamond
JP3861346B2 (ja) * 1996-12-04 2006-12-20 住友電気工業株式会社 ダイヤモンド合成方法
JP3913923B2 (ja) * 1999-03-15 2007-05-09 ペルメレック電極株式会社 水処理方法及び水処理用装置
US6258408B1 (en) * 1999-07-06 2001-07-10 Arun Madan Semiconductor vacuum deposition system and method having a reel-to-reel substrate cassette
DE10130308B4 (de) * 2001-06-22 2005-05-12 Thyssenkrupp Electrical Steel Ebg Gmbh Kornorientiertes Elektroblech mit einer elektrisch isolierenden Beschichtung
JP2004204299A (ja) * 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極
US7414262B2 (en) * 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006299392A (ja) * 2005-04-15 2006-11-02 Ebara Corp ダイアモンド電極の製造方法及び電極の構造

Also Published As

Publication number Publication date
WO2004059047A1 (ja) 2004-07-15
DE10393956T5 (de) 2007-03-15
US20060216514A1 (en) 2006-09-28
AU2003292745A1 (en) 2004-07-22
DE10393964T5 (de) 2005-12-29
KR20050085907A (ko) 2005-08-29
AU2003292744A1 (en) 2004-07-22
US20060124349A1 (en) 2006-06-15
WO2004059048A1 (ja) 2004-07-15
KR20050084495A (ko) 2005-08-26

Similar Documents

Publication Publication Date Title
JP2004204299A (ja) ダイヤモンド成膜シリコンおよび電極
EP2048267B1 (en) Process for producing single-crystal substrate with off angle
KR101057208B1 (ko) 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치
WO2007149945A2 (en) Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP2009531270A (ja) 単結晶ダイヤモンド電極およびそうした電極を備える電解槽
WO2008096884A1 (ja) n型導電性窒化アルミニウム半導体結晶及びその製造方法
CN105525344A (zh) 用于金刚石单晶同质外延的籽晶托盘、基台组件及其应用
EP2058419B1 (en) Method for separating surface layer or growth layer of diamond
JP2013056803A (ja) β−Ga2O3系単結晶膜の製造方法
WO2007020729A1 (ja) 酸化亜鉛薄膜の製造方法及び製造装置
CN104630899B (zh) 金刚石层的分离方法
JP2001332749A (ja) 半導体薄膜の形成方法およびアモルファスシリコン太陽電池素子
US7118782B2 (en) Method for manufacturing diamond coatings
JP7400389B2 (ja) 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
JP4217522B2 (ja) ダイヤモンド成膜シリコンおよびその製造方法
JPH08506455A (ja) 基板温度制御されたプラズマ堆積方法
JP2008071896A (ja) 金属−絶縁膜−炭化珪素半導体構造
JP4907017B2 (ja) カーボンナノチューブ膜体の製造方法
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
JP4205909B2 (ja) ダイヤモンド薄膜製造用シリコン基板およびダイヤモンド薄膜電極
JP4073652B2 (ja) 炭化珪素単結晶およびその製造方法
JPH0487325A (ja) 多結晶膜の作製法
CN117867648A (zh) 碳化硅晶体扩径生长装置及碳化硅晶体扩径生长方法
RU2315710C2 (ru) Способ пиролитического уплотнения лент из графитовой фольги
US20150207022A1 (en) System for the production of single crystal semiconductors and solar panels using the single crystal semiconductors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408