JP2022166059A - 積層基板 - Google Patents

積層基板 Download PDF

Info

Publication number
JP2022166059A
JP2022166059A JP2022122820A JP2022122820A JP2022166059A JP 2022166059 A JP2022166059 A JP 2022166059A JP 2022122820 A JP2022122820 A JP 2022122820A JP 2022122820 A JP2022122820 A JP 2022122820A JP 2022166059 A JP2022166059 A JP 2022166059A
Authority
JP
Japan
Prior art keywords
diamond
layer
silicon
silicon layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022122820A
Other languages
English (en)
Inventor
シュイ，ウエン－チン
Wen-Qing Xu
リィウ，チャオ
Chao Liu
バルバロッサ，ジョヴァンニ
Barbarossa Giovanni
アンダーソン，トーマス，イー．
e anderson Thomas
アイスラー，エルギン，イー．
E Eissler Elgin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coherent Corp
Original Assignee
II VI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by II VI Inc filed Critical II VI Inc
Publication of JP2022166059A publication Critical patent/JP2022166059A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】シリコン層及び光学的に仕上げられたシリコン－ダイヤモンド界面を有する基板を提供する。【解決手段】積層基板は、光学的に仕上げられた表面を有するシリコン層と、前記シリコン層の前記光学的に仕上げられた表面上の化学気相蒸着（ＣＶＤ）成長したダイヤモンド層とを含む。前記シリコン層と前記ダイヤモンド層との界面は、前記シリコン層の前記光学的に仕上げられた表面が、１００ｎｍ以下の表面粗さ（Ｒａ）を有する。前記成長ダイヤモンド層の、前記シリコン層とは反対側の表面は、研磨されて光学的に仕上げられ、光管理コーティングは、前記成長ダイヤモンド層の、前記シリコン層とは反対側の表面に適用され得る。前記積層基板の形成方法もまた開示される。【選択図】図１

Description

本発明は、シリコン層及び光学的に仕上げられたシリコン‐ダイヤモンド界面を有する
ダイヤモンド層、並びに、必要に応じて光学的に仕上げられたダイヤモンド表面を含む基
板に関する。本発明は、さらに、前記基板を作る方法に関し、前記基板の適用を記載する
。
ダイヤモンドは、モース硬度１０を有する最も硬い材料の一つとして知られ、例えば切
断、切削、穴あけ、フライス削り等の適用にダイヤモンドを最も有用にさせる。ダイヤモ
ンドはまた、最大で２０００～２２００Ｗ／（ｍ・Ｋ）の熱伝導率を有する最も熱伝導性
が高い材料として知られ、厳しい条件下における温度管理での適用において望ましい材料
となる。ダイヤモンドはまた、極めて低い摩擦係数を有し、例えばブレーキ等の用途のた
めの多目的材料となる。ダイヤモンド上にダイヤモンドを用いると、摩擦係数が低く、過
酷な条件下での潤滑用途を有利にする。ダイヤモンドはまた、マイクロ波、赤外線、可視
光及び他の紫外線電磁波を送信するための望ましい光学材料である。ダイヤモンドはまた
、高フルエンス核放射線の検出器として用いる際、高い安定性を有する。その上、ダイヤ
モンドは、高温又は極低温条件下でさえ、強酸、強塩基、強酸化剤又は強還元剤を含み得
る化学的環境において、非常に不活性な材料でもある。さらに、ダイヤモンドは、高い屈
折率を有し、宝石産業における使用につながる。
その上、以下の表１に示すように、ダイヤモンドにおける音速は１８，５００ｍ／ｓで
ある。これは、単結晶シリコン（８，５００ｍ／ｓ）及び炭化ケイ素（１３，３００ｍ／
ｓ）における音速よりもさらに速い。音速は、弾性波共振器を製造する際に考慮される、
材料に固有の特性である。弾性波共振器は、ＲＦフィルター、ＲＦ発振器、ＲＦ ＭＥＭ
Ｓスイッチ及びマイクロシステム（センサー）として広く用いられている。弾性波共振器
の前記共振周波数は、前記材料の音速に正比例し、前記共振器の幾何学的寸法に反比例す
る。ダイヤモンドから作られた前記共振器（特定の幾何学的形状を有する）は、シリコン
から作られた共振器の周波数の２．２倍の周波数で共振する。したがって、特定の共振周
波数に対して、ダイヤモンドから作られた共振器は、シリコンから作られた共振器の幾何
学的寸法よりも２．２倍小さい幾何学的寸法を有し得る。ダイヤモンド共振器は、シリコ
ン共振器と比較して、振動中に低いエネルギー損失を有する。前記エネルギー損失は、品
質因子Ｑによって測定される。シリコンの前記理論Ｑ値が約３６，０００であるのに対し
て、ダイヤモンドの前記理論Ｑ値は約３８０，０００である。前記Ｑ値が高いほど、振動
中のエネルギー損失は低くなる。
Figure 2022166059000002
したがって、ダイヤモンド弾性波共振器が、高品質ダイヤモンド及び高品質ダイヤモン
ド表面の両方を有することが望ましく、これによって、高共振周波数、高Ｑ値（又は低消
費電力のための低いエネルギー損失）又は高周波数Ｑの製品の実現が容易になる。
工業的に、ダイヤモンドは、化学蒸着（ＣＶＤ）と呼ばれる方法で、反応器内で成長さ
せることができる。適した成長条件は、マイクロ波強化プラズマ、タングステン熱フィラ
メント、ＤＣジェットプラズマ、レーザー誘起プラズマ、アセチレン・トーチ等によって
達成し得る。
多くのダイヤモンドの用途では、ダイヤモンドを含む基板の前記表面が、弾性波媒体と
して又は光／電磁波を反射する基板として使用する、又は、エレクトロニクス、フォトニ
クス又はオプトエレクトロニクスから、ろう付け又は接着のような結合の特定のタイプを
介して熱エネルギーを取り除く目的のために、光学的に滑らかに仕上げる必要がある。ダ
イヤモンドは、最も硬い材料の一つとして知られているので、ダイヤモンドの研磨は、時
間がかかって費用の高い工程であり、前記工程では、ダイヤモンドを含む基板が応力にさ
らされ、同時に、熱が発生する。さらに、ダイヤモンドは壊れやすく、粉砕しやすい。ダ
イヤモンドフィルムの研磨中に発生する前記熱及び応力は、基板を構成するダイヤモンド
フィルムの層間剥離又は部分的な層間剥離を引き起こす。
熱膨張率に関して、ダイヤモンド（約１×１０－６ｍ／ｍ－Ｋ）とシリコン（約３×１
０－６ｍ／ｍ－Ｋ）との間には、大きな不整合がある。ダイヤモンドフィルムは、一般的
に高温下においてシリコン基板上で成長する。前記ダイヤモンドフィルム成長工程の最後
に、ダイヤモンド層及びシリコン層を含む前記基板は、ダイヤモンド成長温度から室温ま
で冷却される。ダイヤモンドは、シリコンよりも大幅に収縮が小さく、これにより、前記
ダイヤモンド層と前記シリコン層との間に大きな応力を生じさせ得る。その際、ダイヤモ
ンドは圧縮応力を受け、シリコンは引張応力を受ける。このような熱膨張率の不整合応力
は、ダイヤモンド層及びシリコン層を含む前記基板の幾何学的寸法とともに増加する。前
記応力が特定のレベルに達する時、前記ダイヤモンド層は、前記シリコン層から剥離され
得る。しばしば、前記剥離されたダイヤモンド層は、圧縮応力のために多くの不均整な小
片に粉砕され、又は、シリコン層、例えばシリコンウェハーが、引張応力のために砕ける
。
本明細書に開示される基板は、光学的に仕上げられたシリコン‐ダイヤモンド界面（又
はダイヤモンドの粒子密度が１０９／ｃｍ２以上である密集したダイヤモンド‐シリコン
界面）、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコン層
及びダイヤモンド層を含む。前記シリコン‐ダイヤモンド界面における前記ダイヤモンド
表面の前記表面粗さ（Ｒａ）は、１００ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎ
ｍ以下、１０ｎｍ以下又は５ｎｍ以下となり得る。前記シリコン‐ダイヤモンド界面にお
ける前記シリコン表面の前記表面粗さは、１００ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下
、２０ｎｍ以下、１０ｎｍ以下、５ｎｍ以下、２ｎｍ以下又は１ｎｍ以下となり得る。前
記ダイヤモンド層の、前記界面とは反対側の前記表面粗さは、１００ｎｍ以下、５０ｎｍ
以下、３０ｎｍ以下、２０ｎｍ以下、１０ｎｍ以下又は５ｎｍ以下となり得る。前記基板
の前記ダイヤモンド層の厚さは、５ミクロン以下、１０ミクロン以下、２０ミクロン以下
、５０ミクロン以下、１００ミクロン以下、２００ミクロン以下、５００ミクロン以下又
は２，０００ミクロン以下となり得る。前記基板の前記シリコン層の厚さは、１０ミクロ
ン以上、５０ミクロン以上、１００ミクロン以上、２００ミクロン以上、５００ミクロン
以上、２，０００ミクロン以上又は５，０００ミクロン以上となり得る。前記基板の直径
は、１インチ（２５．４ｍｍ）以上、２インチ（５０．８ｍｍ）以上、３インチ（７６．
２ｍｍ）以上、４インチ（１０１．６ｍｍ）以上、５インチ（１２７ｍｍ）以上又は６イ
ンチ（１５２．４ｍｍ）以上となり得る。前記基板の全体の厚さは、５０ミクロン以上、
１００ミクロン以上、１５０ミクロン以上、２５０ミクロン以上、５００ミクロン以上、
１ｍｍ以上、３ｍｍ以上又は５ｍｍ以上となり得る。
前記ダイヤモンド層は、ドープ又は非ドープの多結晶、ナノ結晶又は超ナノ結晶となり
得る。前記シリコン層は、ドープ又は非ドープの多結晶、単結晶等となり得る。前記ダイ
ヤモンド品質は、２０ｃｍ－１以下、１５ｃｍ－１以下、１０ｃｍ－１以下又は７ｃｍ－
１以下のラマンピーク半値幅を有し得る。
光学的に仕上げられたシリコン‐ダイヤモンド界面（又は密集したダイヤモンド‐シリ
コン界面）、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコ
ン層及びダイヤモンド層を含む前記基板を作るための成長条件もまた、本明細書に開示さ
れる。
図１は、光学的に仕上げられたシリコン‐ダイヤモンド界面、及び、必要に応じて光学的に仕上げられたダイヤモンド表面を有するシリコン層及びダイヤモンド層を含む基板の一例を示す概略図である。 図２は、図１に示す前記基板を製造する工程のフロー図である。 図３は、図１に示す前記基板の前記シリコン層上に前記ダイヤモンド層を蒸着するために使用され得るマイクロ波プラズマ化学蒸着（ＣＶＤ）システムの一例を示す概略図である。 図４（ａ）は、シリコン基板の成長表面に形成されたパターン「ＩＩ－ＶＩ」を含むシリコン基板上へ適合して成長したダイヤモンドフィルムの写真である。図４（ｂ）及び図４（ｃ）は、図４（ａ）に示すダイヤモンドフィルムの核生成側及び成長側の拡大図である。 図５は、図４（ａ）に示すダイヤモンドフィルムの成長側の中心、成長側の端、核生成側の中心及び核生成側の端のラマングラフを示す、ラマン強度対波長のグラフである。 図６は、本明細書の実施例６に従ってシリコン表面上のダイヤモンドの核生成を含む第一播種工程後にダイヤモンドフィルムが成長するポリシリコン基板のシリコン表面のＳＥＭ写真である。 図７は、本明細書の実施例６のシリコン基板上のダイヤモンドにおける研磨されたダイヤモンド成長表面の干渉計粗さ測定である。 図８は、本明細書の実施例６のシリコン基板上のダイヤモンドにおけるダイヤモンド核生成側表面の干渉計粗さ測定である。 図９は、本明細書の実施例６のシリコン基板上のダイヤモンドにおけるダイヤモンド核生成側表面のＳＥＭ写真である。 図１０は、本明細書の実施例６のシリコン基板上のダイヤモンドにおけるダイヤモンド成長表面の干渉計表面輪郭測定である。 図１１は、本明細書の実施例６のシリコン基板上のダイヤモンドにおけるシリコン基板上のアズグロウン（成長したままの）ダイヤモンド表面及び研磨されたダイヤモンド表面のラマンスペクトルである。
様々な非限定的な例を、添付の図面を参照して説明する。図中における同じ符号は、同
一又は機能的に同等の要素に対応する。
図１に関して、一実施例では、複合基板２はシリコン層４及びダイヤモンド層６を含み
、前記シリコン層と前記ダイヤモンド層との間の界面８が、光学的に仕上げられ、又は、
ダイヤモンド粒子間に空洞又は隙間が実質的に存在しない状態で物理的に密集し得る。具
体的には、シリコン‐ダイヤモンド界面８におけるダイヤモンド表面１０が、光学的に仕
上げられ得る（シリコン層４を取り除いてダイヤモンド界面表面を露出させることにより
特徴づけられ得る）、又は、ダイヤモンド粒子間に空洞又は隙間が実質的に存在しない状
態で物理的に密集し得る。シリコン‐ダイヤモンド界面におけるダイヤモンド表面１０の
表面粗さ（光学的に仕上げられた界面について）（Ｒａ）は、１００ｎｍ以下、５０ｎｍ
以下、３０ｎｍ以下、２０ｎｍ以下、１０ｎｍ以下又は５ｎｍ以下となり得る。界面でラ
ッピングされ、研削され又はエッチングされたシリコン表面に対して、ダイヤモンド‐シ
リコン界面は、ダイヤモンド粒子密度によって特徴付けることができるイヤモンド粒子間
の空洞又は隙間の存在によって特徴付けることができる。ダイヤモンドの粒子密度は、１
０４／ｃｍ２以上、１０５／ｃｍ２以上、１０６／ｃｍ２以上、１０７／ｃｍ２以上、１
０８／ｃｍ２以上又は１０９／ｃｍ２以上となり得る。シリコン‐ダイヤモンド界面にお
けるシリコン表面（光学的に仕上げられたシリコンについて）の表面粗さ（Ｒａ）は、１
００ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１０ｎｍ以下、５ｎｍ以下
、２ｎｍ以下又は１ｎｍ以下となり得る。シリコン‐ダイヤモンド界面８におけるシリコ
ン表面の表面粗さＲａは、ダイヤモンド成長前の同じシリコン表面の粗さによって決定さ
れ得る。
弾性波共振器での基板２の適用において、シリコン‐ダイヤモンド界面におけるダイヤ
モンドの密集した層は、弾性波が最小限の散乱で伝わることを可能にする。さもなければ
、弾性波は多孔質媒体中で減衰するだろう。
光学的に仕上げられたシリコン‐ダイヤモンド界面はまた、共振器の幾何学的寸法の精
密な制御を可能にし、同様に固有弾性共振周波数（ＲＦ通信フィルタ又は発信器等の臨界
値）を制御する。
光波管理での基板２の適用において、シリコン界面におけるダイヤモンドの密集した層
は、光の散乱を回避し、光学的に仕上げられた表面は、光の反射、屈折及び伝導の精密な
制御を可能にする。温度管理での基板２の適用において、シリコン‐ダイヤモンド界面に
おける密集したダイヤモンドは、ダイヤモンド粒子間の空洞又は隙間における気相又は真
空中での熱伝導の遅れを回避し、ダイヤモンド媒体中の速いフォノン伝播を利用して、温
度管理の高い性能を達成する。
必要に応じて、基板２のダイヤモンド表面１４（シリコン‐ダイヤモンド界面８の反対
側）は、光学的に仕上げられ得る。光学的に仕上げられたダイヤモンド表面１４は、研磨
工程によって達成することができる。ダイヤモンド表面１４の表面粗さ（Ｒａ）は、１０
０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１０ｎｍ以下又は５ｎｍ以下
となり得る。ダイヤモンド表面１４の光学的な仕上げは、光制御のための光学的管理、熱
源に結合するための温度管理、幾何学的寸法の精密な制御のため、及び、望ましい弾性波
共振制御及び性能を達成するための圧電及び電極構造を作り上げるための弾性波管理の要
因となり得る。
光学的に仕上げられた（又は密集した）界面を有する基板２のシリコン表面１６（シリ
コン‐ダイヤモンド界面８の反対側）、及び、必要に応じて光学的に仕上げられたダイヤ
モンド表面１４は、研削され、エッチングされ、又は、光学的に研磨され得る。
一実施例では、基板２のダイヤモンド層６は、あらゆる厚さとなり得る。一実施例では
、ダイヤモンド層６の厚さは、５ミクロン以下、１０ミクロン以下、２０ミクロン以下、
５０ミクロン以下、１００ミクロン以下、２００ミクロン以下、５００ミクロン以下又は
２，０００ミクロン以下となり得る。一実施例では、ダイヤモンド層６の厚さは、弾性波
共振、光伝播制御及び／又は温度管理における効率において必要とされる精度によって決
定され得る。
一実施例では、基板８のシリコン層４は、あらゆる厚さとなり得る。一実施例では、前
記厚さは、１０ミクロン以上、５０ミクロン以上、１００ミクロン以上、２００ミクロン
以上、５００ミクロン以上、２，０００ミクロン以上又は５，０００ミクロン以上となり
得る。シリコン層の厚さは、基板２を製造する工程の間の適用の必要性及び実質上の必要
性によって決定され得る。
基板２は、あらゆる幾何学的（最大の）寸法を有し得る。一実施例では、前記最大寸法
（例えば直径）は、１インチ（２５．４ｍｍ）以上、２インチ（５０．８ｍｍ）以上、３
インチ（７６．２ｍｍ）以上、４インチ（１０１．６ｍｍ）以上、５インチ（１２７ｍｍ
）以上又は６インチ（１５２．４ｍｍ）以上となり得る。基板２の直径は、異なる製造方
法で扱うことができるように選択され、制御され得る。
基板２は、５０ミクロン以上、１００ミクロン以上、１５０ミクロン以上、２５０ミク
ロン以上、５００ミクロン以上、１ｍｍ以上、３ｍｍ以上又は５ｍｍ以上の厚さを有し得
る。前記基板の厚さは、特定の用途における必要性を満たす製造方法によって決定され得
る。
基板２のダイヤモンド層６は、２０ｃｍ－１以下、１５ｃｍ－１以下、１０ｃｍ－１以
下又は７ｃｍ－１以下のラマンピーク半値幅を有する品質の非ドープ又はドープのｐ型又
はｎ型となり得る。ダイヤモンド層６は、多結晶、ナノ結晶又は超ナノ結晶となり得る。
ドープされた伝導性のあるダイヤモンド層６は、容量性駆動弾性共振装置に使用すること
ができる。ドープされた伝導性のあるダイヤモンド層６は、弾性波管理のための高周波高
Ｑ共振媒体の電極材料として使用することができる。ダイヤモンド層６の品質は、所望の
レベルの固有弾性速度及び弾性共振における低電力損失を達成するように選択することも
できる。ダイヤモンド層６の品質は、光波吸収及び熱伝導率に影響を及ぼし、光学的及び
熱的用途での必要性によって決定される。
基板２のシリコン層４は、非ドープ又はドープのｐ型又はｎ型の単結晶又は多結晶とな
り得る。単結晶シリコンの場合、シリコン層４は、あらゆる結晶方向から切断することが
できる。シリコン層４を構成するシリコンの種類は、弾性波管理のために選択することも
できる。一実施例では、高電気抵抗シリコン層４が必要とされる可能性がある。他の実施
例では、導電性シリコン層４が必要とされる可能性がある。最後に、他の実施例では、単
結晶又は多結晶シリコン層が必要とされる可能性がある。
基板２のダイヤモンド層６の成長は、マイクロ波プラズマ強化化学蒸着（ＣＶＤ）、Ｄ
ＣアークジェットプラズマＣＶＤプロセス、熱フィラメントＣＶＤプロセス、レーザー誘
起プラズマＣＶＤプロセス、アセチレン・トーチＣＶＤプロセス等を含むが、特に限定さ
れない、あらゆるダイヤモンド成長プロセスによって行うことができる。
基板２は、５以上、１０以上、１５以上、２０以上又は３０以上のアスペクト比を有す
ることができる。前記アスペクト比は、基板２の厚さに対する基板２の最も長い又は最も
大きい幾何学的寸法（例えば直径）の比として定義される。一実施例では、基板２の前記
アスペクト比が大きいほど、特に、製造方法における制限、並びに、ダイヤモンド６及び
シリコン４材料間における熱膨張率の不整合レベルのために、該基板２を作製することが
困難になる。
光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面８、及び、必要に
応じて光学的に仕上げられたダイヤモンド表面１４を有するシリコン層４及びダイヤモン
ド層６を含む基板２の製造方法は、図２のフロー図に示される。
図２に関して、工程Ｓ１では、シリコン基板４の表面１２（ダイヤモンドフィルム成長
用）は、研削され若しくはラッピングされ、化学的にエッチングされ、又は、化学機械的
研磨スラリーを用いて光学的に研磨され得る。工程Ｓ２では、ダイヤモンド粉末及び液体
媒体（例えば水、メタノール、エタノール、イソプロパノール又はいかなる液体媒体）で
作られたスラリーを用いたシリコン層４の超音波処理、又は、深い表面傷を形成しない軽
い摩擦によって、シリコン表面１２に従来のダイヤモンド粉末（サブミクロン～数十ミク
ロンの粒子サイズを有する）を播種することができる。前記播種は、バイアス強化播種法
によっても達成することができる。
次に、工程Ｓ３では、シリコン基板４をＣＶＤ成長システム（例えば、図３で概略的に
示すＣＶＤ反応器）内部に配置することができる。工程Ｓ４では、前記ダイヤモンド成長
工程を開始することができる。工程Ｓ８では、前記シリコン基板の表面に結合する小さな
ダイヤモンド結晶の好ましい厚さ及び密度を達成するまでの間、前記ダイヤモンド成長工
程を続けることができる。
ダイヤモンド成長の好ましい厚さ及び密度が達成されると、工程Ｓ９では、ダイヤモン
ド層６の成長が停止され、シリコン層４及びダイヤモンド層６を含む基板２が、ＣＶＤ成
長システムから取り外される。工程Ｓ１０及び工程Ｓ１１では、ダイヤモンド層６の成長
表面が、光学的な仕上げのために、必要に応じてラッピングされ（Ｓ１０）、必要に応じ
て研磨される（Ｓ１１）。工程Ｓ１０及びＳ１１は任意なので、これらの工程は所望によ
り省略することができる。工程Ｓ１０及びＳ１１を省略するならば、基板２の製造方法は
、図２に破線１８で示すように、工程Ｓ９から直接工程Ｓ１２に進めることができる。工
程Ｓ１２に示すように、シリコン層４及びダイヤモンド層６を含む基板２は、光学的に仕
上げられたシリコン‐ダイヤモンド界面を有する。基板２は、さらに、ダイヤモンド粒子
間に空洞又は隙間が実質的に存在しない、密集したダイヤモンド‐シリコン界面を有する
ことができる。最後に、基板２は、必要に応じて光学的に仕上げられたダイヤモンド（核
生成）表面１４を有することができる。
図２に示すように、基板２の製造方法は、工程Ｓ４～Ｓ８の間に、工程Ｓ５～Ｓ７を含
むこともできる。工程Ｓ５では、前記ＣＶＤダイヤモンド成長工程を必要に応じて止める
ことができ、工程Ｓ４でシリコン層４上にＣＶＤ成長したダイヤモンド層６の一部を含む
基板２を、前記ＣＶＤ成長システムから取り除くことができる。工程Ｓ６では、工程Ｓ５
でシリコン層４上にＣＶＤ蒸着されたダイヤモンド層６の一部が、ナノダイヤモンド粉末
を用いて再播種されるか、さらに播種され得る。
工程Ｓ７では、工程Ｓ６でナノダイヤモンド粉末を再播種したダイヤモンド層６の一部
を含む基板２を、前記ＣＶＤ成長システムに戻すことができる。さらなるダイヤモンド層
６の一部は、すでに成長したダイヤモンド層６の播種された部分の上で成長することがで
きる。
工程Ｓ５～Ｓ７は任意なので、これらの工程は必要に応じて省略することができる。そ
の際、工程Ｓ５～Ｓ７を省略すると仮定すれば、図２に破線２０で示すように、前記方法
は工程Ｓ４からＳ８へ直接進めることができる。
マイクロ波プラズマによるダイヤモンドの化学蒸着は、当該技術分野においてよく知ら
れている。図３は、シリコン層４上にダイヤモンド層６を成長させるために使用すること
ができるマイクロ波プラズマＣＶＤ成長システム１０２の一実施例を示す概略図である。
ＣＶＤ成長システム１０２の使用において、シリコン層４は、始めに、ＣＶＤ成長システ
ム１０２のＣＶＤ反応器１１６の底部にある基板ホルダー１２２上に配置される。その後
、水素及びメタンを含む反応性ガス１０６の混合物が、ＣＶＤ反応器１１６内へ流入され
る。反応性ガス１０６の混合物の流量は、マスフローコントローラ１０８によって調整さ
れる。排出ガス１１０は、ＣＶＤ反応器１１６から、主として真空ポンプ１１２へ流れる
。マイクロ波エネルギーは、主として、例えば、マグネトロン等のマイクロ波源１１４に
よって生成され、石英窓１１８を通ってＣＶＤ反応器１１６へ誘導される。ＣＶＤ反応器
１１６内では、前記マイクロ波エネルギーは、プラズマ１２０に変換され、反応性ガス１
０６の水素分子を水素フリーラジカルに、同様に、反応性ガス１０６のメタン分子をメチ
ルフリーラジカル、メチレンフリーラジカル、メチンフリーラジカル、及び、２以上の炭
素を含む二次又は三次フリーラジカルにラジカル化させる。ＣＶＤ反応器１１６の底部に
は、その上で、ダイヤモンド層６が成長するシリコン層４を最初に支持する基板ホルダー
又は土台１２２が置かれる。
プラズマ１２０が発生中、炭素種を含むラジカル化されたフリーラジカルは、シリコン
層４の表面に衝突し、「ヒットアンドスティック」と呼ばれるメカニズムによって炭素種
の定着につながる。プラズマ１２０の存在下で適切な長さの時間を経て、ダイヤモンド層
６は適した厚さに成長する。
反応性ガス１０６の混合ガス中における水素及びメタンの濃度は、成長温度（光度高温
計１２６によって測定され得る）に加えて、ダイヤモンド成長に影響するパラメーターで
あることが、当該技術分野においてよく知られている。望ましくは、プラズマ１２０のサ
イズは、シリコン層４の上向き表面を覆うのに充分な大きさのサイズに調整される。前記
マイクロ波エネルギー及びＣＶＤ反応器１１６内の圧力は、基板サイズに左右される。当
業者は、高品質のダイヤモンドフィルム６を成長させる目的で、プラズマ１２０を、異な
るサイズのシリコン層４を覆うのに充分な大きさの適切なサイズに調整することができる
はずである。
この第一播種工程（図２のＳ２）は、シリコン基板４上のダイヤモンドフィルム６の良
好な接着を達成することを促進する。前記第一播種工程（図２のＳ２）では、シリコン‐
ダイヤモンド界面におけるダイヤモンドがダイヤモンド粒子間にいくつかの空洞又は隙間
を有することにつながる。一般に、シリコン‐ダイヤモンド界面におけるダイヤモンド粒
子間の空洞又は隙間は、高周波及び高Ｑ（低いエネルギー損失）弾性波共振器、又は、制
御可能な光学的管理（低散乱）、効果的な温度管理（高い熱伝達）にとって望ましくない
。シリコン‐ダイヤモンド界面における空洞又は隙間の形成を回避することを助けるため
、図２に示す工程は、必要に応じてダイヤモンド播種の第二工程（図２のＳ５～Ｓ７）を
含むことができる。ダイヤモンド播種の第二工程では、前記ダイヤモンド成長工程を停止
させた後、前記反応器から前記第一工程のシリコン基板を取り出す。その後、前記シリコ
ン基板は、一つ以上のナノダイヤモンドスラリー及び超音波処理を用いて、再び播種され
得る。このようなナノダイヤモンドスラリーは、液体媒体、例えば水、メタノール、エタ
ノール、イソプロパノール又はいかなる無機／有機の液体媒体と共に、ナノダイヤモンド
粉末で作ることができる。その後、ナノダイヤモンドが播種されたシリコン基板は、前記
ＣＶＤ成長システム（反応器）に戻すことができる。続いて、ナノダイヤモンドが播種さ
れたシリコン基板上でダイヤモンド成長工程を再スタートする（図２のＳ８）。ナノダイ
ヤモンド播種は、光学的に仕上げられたシリコン‐ダイヤモンド界面（光学的に仕上げら
れたシリコン基板を用いるとすれば）又は密集したシリコン‐ダイヤモンド界面の形成に
つながり、第二ダイヤモンド播種工程（Ｓ５～Ｓ７）なしで成長したシリコン層４及びダ
イヤモンド層６を含む基板２上の空洞又は隙間を減少させる。その後、ダイヤモンドフィ
ルム成長（図２のＳ８）は、ダイヤモンドフィルム６の望ましい厚さが達成されるまで、
前記ＣＶＤ成長システム内で続く。
一実施例において、ナノダイヤモンド粉末を単独で用いた一段階のダイヤモンド播種工
程は、ダイヤモンドフィルム６の光学的に仕上げられたシリコン基板４への弱い接着につ
ながり、前記ＣＶＤ成長システムが停止した後、又は、ダイヤモンド層６及びシリコン層
４を含む基板２上に大きな熱及び応力が加わる研磨中に、ダイヤモンドフィルム６の層間
剥離又は部分的な層間剥離を引き起こすことが観察された。このような接着及び層間剥離
の問題は、基板２の直径が増すにつれて大きくなる。
上述の二段階のダイヤモンド播種工程は、ダイヤモンド層６がシリコン層４から層間剥
離することを回避して、次のダイヤモンド表面研磨に起因する前記熱及び応力に耐えるこ
とができるシリコン‐ダイヤモンド界面８におけるより強い結合を可能にさせる。同時に
、光学的に仕上げられた表面１２を有するシリコン層４を用いる場合、光学的に仕上げら
れたシリコン‐ダイヤモンド界面は、基板２及び必要に応じて光学的に仕上げられたダイ
ヤモンド成長表面１４のために達成され得る。
研削／ラッピングされ、又は、化学的にエッチングされたシリコン表面１２を用いる場
合、シリコン‐ダイヤモンド界面８におけるダイヤモンド核生成表面１０は、ダイヤモン
ド粒子間の最小の空洞又は隙間を伴って密集したものとなる。これは、シリコン‐ダイヤ
モンド界面８における、１０４／ｃｍ２以上、１０５／ｃｍ２以上、１０６／ｃｍ２以上
、１０７／ｃｍ２以上、１０８／ｃｍ２以上又は１０９／ｃｍ２以上のダイヤモンドの粒
子密度によって証明される。ＣＶＤ反応器１１６から基板２を取り出した後、ダイヤモン
ド成長表面１４は、必要に応じてラッピングされ（図２のＳ１０）、必要に応じて光学的
に研磨されて（図２のＳ１１）、シリコン層４の厚さが望ましい厚さに減少され得る。
本明細書に記載される実施例は、一の寸法（直径）が大きくなり得るシリコン層４を使
用する。シリコンの熱膨張率は約３×１０－６ｍ／ｍ－Ｋであり、一方、ダイヤモンドの
熱膨張率は約１×１０－６ｍ／ｍ－Ｋである。さらに、ダイヤモンドは主として高温時に
成長する。ＣＶＤダイヤモンド成長の停止中、温度は、おおむねダイヤモンド成長温度か
ら室温へ下がる。ダイヤモンド層６とシリコン層４との間の前記熱膨張率の不整合は、ダ
イヤモンド層６とシリコン層４との間の大きな応力につながる。これは、シリコン層４の
寸法が大きくなると、厳しくなり得る。その上、例えばタングステン及びモリブデン等の
金属基板と違って、シリコンは脆く、シリコン層４上におけるダイヤモンド層６のＣＶＤ
成長中に、プラズマの始動に耐えることができない。一実施例では、シリコンウェハー（
直径が６インチ（１５２．４ｍｍ）、厚さが６２５ミクロン）をダイヤモンド成長のため
のシリコン層４として試した。残念ながら、これらのシリコンウェハーは、ＣＶＤ反応器
１１６内で、プラズマ１２０のチューニング過程の初期段階で毎回粉砕した。一片の厚い
シリコン層６のみがプラズマ始動チューニング過程で残ったことが観察された。一実施例
では、プラズマ始動チューニング過程で耐え得るシリコン層４は、１ｍｍ以上の厚さ、２
ｍｍ以上の厚さ、４ｍｍ以上の厚さ、６ｍｍ以上の厚さ又は８ｍｍ以上の厚さである。
図１に示すように、シリコン層（ウェハー）４は、結合試薬１５を用いて、例えば、他
のシリコン基板、グラファイト基板、金属基板、セラミック基板又はガラス基板等のより
厚い基板１７に結合され得る。より厚い基板１７上に結合することによって、シリコン層
４は、粉砕、又は、中央部で撓む若しくは「ポテトチップ」変形することなく、プラズマ
始動に耐えることができる。
結合試薬１５は、ポリマー、炭素系材料、ケイ酸塩又はケイ酸塩系材料、例えば銀、金
、白金、ニッケル又は銅等の金属系材料を含むことができる。
基板２のシリコン層４及び／又はダイヤモンド層６は、例えばエッチング除去されて、
部分的に取り除かれ得る。シリコン層４を部分的に除去する場合、シリコン‐ダイヤモン
ド界面８におけるダイヤモンド表面１０は露出され得る。このようなダイヤモンド表面１
０は、ダイヤモンド粒子間の空洞又は隙間が最小であるか又は全くない高密度となり得る
。シリコン表面１２が光学的に仕上げられていれば、シリコン‐ダイヤモンド界面８にお
けるダイヤモンド表面１０は、表面粗さＲａが１００ｎｍ以下、５０ｎｍ以下、３０ｎｍ
以下、２０ｎｍ以下、１０ｎｍ以下又は５ｎｍ以下である光学的仕上げを有することもで
きる。
他の実施例では、ダイヤモンド層６は、基板又は窓として使用することができる。ダイ
ヤモンド層６は、２０／ｃｍ以下、１５／ｃｍ以下、１０／ｃｍ以下、７／ｃｍ以下又は
５／ｃｍ以下の１．０６ミクロン光散乱係数（遮蔽レンズから３４ｃｍの距離における）
を有することができ、光学的用途、温度管理用途、弾性管理用途等に適する可能性がある
。
他の実施例では、ダイヤモンド層６は、１．０×１０５／ｃｍ２以上、１．０×１０６
／ｃｍ２以上、１．０×１０７／ｃｍ２以上、１．０×１０８／ｃｍ２以上又は１．０×
１０９／ｃｍ２以上のダイヤモンド核生成密度を有し、弾性管理のための弾性波伝播、温
度管理のためのフォノン伝播、光管理のためのフォトン伝播にも適する可能性がある。前
記ダイヤモンド核生成密度は、機械的用途にも適する可能性がある。前記ダイヤモンド核
生成は、化学的不活性による低い多孔性、及び、表面摩擦制御に好ましい特性を有するダ
イヤモンドフィルム６をもたらすことができる。他の実施例では、ダイヤモンド層６がま
だシリコン層４上にある間に、アズグロウンダイヤモンド表面１４を研磨することができ
る。この場合、ダイヤモンド層６及びシリコン層４の全厚さは、従来の研磨工程が、前記
研磨工程中にダイヤモンド層６を粉砕することなく基板２を保持及び研磨するのに充分な
厚さである。ダイヤモンド層６の表面１４上で光学的仕上げを達成した後、基板２は、間
引き処理（シリコン層４側で）を経ることができる。この工程の最後に、光学的に仕上げ
られた（又は密集した）シリコン‐ダイヤモンド界面８及び必要に応じて光学的に仕上げ
られたダイヤモンド表面１４を有するシリコン層４及びダイヤモンド層６を含む基板２の
薄い一片を作製することができる。
他の実施例では、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面
８及び必要に応じて光学的に仕上げられたダイヤモンド表面１４を有するシリコン層４及
びダイヤモンド層６を含む基板２を作製した後、例えば、反射防止コーティング、ビーム
スプリッタコーティング、全反射コーティング等の一以上の光管理コーティング１９、又
は、弾性波管理のための特定のタイプの電極層と共に、圧電材料の層を、例えば、図１に
示すようにダイヤモンド層６の表面１４上に露出したあらゆる表面にも適用することがで
きる。このような基板２は、様々な用途のために、異なる幾何学的寸法にさらに切断する
こともできる。
基板２のダイヤモンド層６は、例えば赤外線、近赤外光、紫外光又はＵＶ光等の、０．
５／ｃｍ以下の吸収度を有する低電磁波吸収性を有する光学品質となり得る。マイクロ波
用途では、例えば１×１０－２の誘電正接のように、低誘電正接を有することもできる。
また、機械的及び／又は熱的グレードのダイヤモンド（暗色であり、例えば８００Ｗ／ｍ
－Ｋを超える熱伝導率を有する）となり得る。また、検出器グレードのダイヤモンド（１
００ミクロン以上の電荷収集距離を有する）又は電気化学的グレードのダイヤモンド（例
えばホウ素のドープを必要とする）となり得る。
基板２のダイヤモンド層６は、マイクロ波支援プラズマＣＶＤプロセス、熱フィラメン
トＣＶＤプロセス、熱スプレーＣＶＤプロセス、アーク放電プラズマＣＶＤプロセス、直
流熱プラズマＣＶＤプロセス、高周波プラズマＣＶＤプロセス、水プラズマＣＶＤプロセ
ス、アセチレン・トーチＣＶＤプロセス、超高周波プラズマＣＶＤプロセス等によってＣ
ＶＤ成長させることができる。
基板２のダイヤモンド層６の成長温度は、６００℃～１３００℃とすることができる。
ダイヤモンド層６の成長速度は、サブミクロン／時間～２０ミクロン／時間とすることが
できる。ダイヤモンド層６を成長させるための反応性ガス１０６のメタン濃度は、水素中
で１％に満たない値から５％に達する範囲とすることができる。反応性ガス１０６の他の
添加材は、酸素、一酸化炭素、二酸化炭素、窒素、ホウ素等を含むことができる。これら
の他の反応性ガス添加材は、ダイヤモンド成長速度制御及び／又はダイヤモンド品質制御
のために加えることができる。
ダイヤモンド層６成長のためのシリコン層４は、直径を３０ｍｍ以上、２インチ（５０
．８ｍｍ）以上、６６ｍｍ以上、３インチ（７６．２ｍｍ）以上、４インチ（１０１．６
ｍｍ）以上、５インチ（１２７ｍｍ）以上又は６インチ（１５２．４ｍｍ）以上とするこ
とができる。
前記基板２のシリコン層４の厚さは、１ｍｍ以上、２ｍｍ以上、４ｍｍ以上、６ｍｍ以
上又は８ｍｍ以上とすることができる。
基板２のシリコン層４の表面は、光学的に仕上げ、化学的にエッチングし、及び／又は
、機械的に仕上げ、例えばラッピング及び／又は研磨することができる。光学的に仕上げ
られた表面１６の表面粗さＲａは、２０ｎｍ以下、１５ｎｍ以下、１０ｎｍ以下、５ｎｍ
以下又は２ｎｍ以下とすることができる。
他の実施例では、シリコン表面１２は、必要に応じて、例えば、ＳｉＯ２、ＳｉＮ又は
１以上の他の誘電体層等の誘電体フィルム１３の薄い層を含むことができる。シリコン基
板は、絶縁体ウェハー上のシリコン（ＳＯＩ）とすることができる。誘電体フィルム１３
は、いかなる厚さにもすることができる。一実施例では、誘電体フィルム１３は、特定の
機能、例えば、弾性波管理のために弾性波共振器として特定の機能を達成するようにダイ
ヤモンドフィルム６を支持するのに適した厚さを有することができる。一実施例では、誘
電体フィルム１３の厚さは、数オングストローム～１００ミクロン、１ｎｍ～５０ミクロ
ン、１０ｎｍ～２０ミクロン、又は、５０ｎｍ～１０ミクロンとすることができる。
ダイヤモンド層６及びシリコン層４の様々な実施例の複合基板２の各々は、以下の一つ
以上の用途として使用することができる。
光／電磁波管理のための光学的用途
エレクトロニクス、フォトニクス又はオプトエレクトロニクスのための温度管理用途の基
板２
化学的不活性に伴う使用の基板２
表面及び／又はバルク弾性波共振器を含む弾性波共振器を作製する基板２
ＲＦフィルター、ＲＦ発信器、ＲＦ ＭＥＭＳスイッチ又はＭＥＭＳセンサー
摩擦制御
検出器
及び／又は、例えばフライス削り、切断、穴あけ、レース加工等の機械的使用のための材
料
以下の実施例及び比較例は、主要な要素を説明するためのものであり、以下の実施例に
限定されると解釈されるべきものではない。
＜評価方法＞
走査型電子顕微鏡（ＳＥＭ）画像は、エネルギー分散型分析Ｘ線（ＥＤＡＸ）検出器を
備えたＴｅｓｃａｎ Ｖｅｇａ走査型電子顕微鏡を用いて得た。
ラマンスペクトルは、レニショーラマン顕微鏡（共焦点）によって得た。レーザーラマ
ン分光法は、ダイヤモンド、単結晶又は多結晶の評価に標準として広く用いられている。
それは、炭素（例えばダイヤモンド、グラファイト、バッキーボール等）の異なる形態（
同素体）の各々を容易に区別可能な特徴を提供する。フォトルミエッセンス（ＰＬ）技術
を組み合わせることで、相純度、結晶サイズ及び配向、欠陥レベル及び構造、不純物の種
類及び濃度、並びに、応力及び歪みを含むダイヤモンドの様々な特性を評価するための非
破壊的方法を提供する。特に、１３３２ｃｍ－１の一次ダイヤモンドラマンピークの半値
全幅ＦＷＨＭは、ダイヤモンドピークとグラファイトピークとの間のラマン強度比（１３
５０ｃｍ－１のＤバンド及び１６００ｃｍ－１のＧバンド）と同様に、ダイヤモンド品質
を示す直接の指標である。さらに、ダイヤモンド粒子及びフィルムの応力及び歪みレベル
は、ダイヤモンドラマンピークシフトから推定することができる。静水圧応力下でのダイ
ヤモンドラマンピークシフトの割合は、約３．２ｃｍ－１／ＧＰａであり、引張応力下で
は低い波数、圧縮応力下では高い波数にピークシフトすることが報告されている。ここで
表わされるラマンスペクトルは、５１４ｎｍ励起レーザーを備えるレニショー（Ｒｅｎｉ
ｓｈａｗ）のｉｎＶｉａラマン分光器を用いて得た。
研磨されたダイヤモンドの一片の表面における表面粗さ（Ｒａ）及びＰｅａｋ－ｔｏ－
Ｖａｌｌｅｙ（ＰＶ）測定値は、２０倍対物レンズを備えたＺｙｇｏ ＮｅｗＶｉｅｗ６
００干渉計によって得られた。測定面積は、２００ミクロン×３５０ミクロンであった。
１．０６４ミクロンの波長光に対する光散乱係数は、Ｎｄ－ＹＡＧ固体１．０６４ミク
ロン波長レーザーを用いて、測定し、透過光を含む（すなわち、透過光を遮蔽しない）全
光強度に対するサンプル（透過光が遮蔽される間）から３４ｍｍの距離に集められた散乱
光強度の割合によって決定した。
実施例１：光学的に仕上げられた一つの表面を有する薄いダイヤモンド基板の製造方法
直径６６ｍｍ、厚さ１１．５ｍｍの単結晶シリコン基板４の一片は、一般的なシリコン
の製造方法を用いて製造された。このシリコン基板４の表面１２は、Ｒａが６～７ｎｍの
光学的に仕上げられた表面となるようにダイヤモンド切削した。同時に、ロゴ「ＩＩ－Ｖ
Ｉ」もまた、このシリコン基板４の表面１２上へのダイヤモンド切削によって、窪むよう
に切削した。そして、シリコン基板４は、マイクロ波プラズマＣＶＤ反応器１１６（図３
）内の基板として、ダイヤモンド切削された光学的に仕上げられた表面（表面１２）をプ
ラズマ１２０が形成される方向に向けて、使用した。
１，８５０ｍＬ／ｍｉｎの水素及び１３．６ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ照射開始後、プラズマ１２０の大き
さがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調
整した。シリコン基板４の表面１２の中央部におけるダイヤモンド成長温度は、例えば、
光度高温計１２６を用いて、８００℃に制御した。１６８時間のダイヤモンド成長後、反
応を停止させた。厚さが２８５ミクロンの多結晶ダイヤモンド層６が、シリコン層４の表
面１２に適合して蒸着された。次に、シリコン基板４は、高温でＫＯＨ水溶液を用いて剥
ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直径６６ｍｍ、厚さ２８５ミクロン、アスペクト
比２３１である自立したダイヤモンドフィルムの一片を得た。ダイヤモンド層６の核生成
表面１０は、９．１ｎｍの表面粗さ（Ｒａ）を有すると測定された。
図４（ａ）は、成長側１４における表面仕上げで光学的に透明である、この自立したダ
イヤモンド層６、及び、シリコン表面１２のダイヤモンド切削された溝上へ適合して成長
した「ＩＩ－ＶＩ」ロゴの画像である。これは、ダイヤモンドの一片におけるあらゆる非
平面表面が、例えばダイヤモンド切削プロセス、並びに、研磨、ラッピング、イオンエッ
チング及び／又は化学機械的研磨を含み得る光学製造方法等の従来の製造方法によって製
造することができる犠牲基板（例えばシリコン層４）の「負」の表面に適合したダイヤモ
ンドを成長させることによって得られることを明示している。一実施例では、非平面の核
生成ダイヤモンド表面は、光学的仕上げである。図４（ｂ）は、図４（ａ）に示す自立し
たダイヤモンド層６の核生成側１０の拡大図である。図４（ｃ）は、図４（ａ）に示す自
立したダイヤモンド層６の核生成側１４の拡大図である。
直径６６ｍｍ、厚さ１１．５ｍｍの単結晶シリコン基板４の第２の片は、一般的なシリ
コン製造方法で製造された。このシリコン基板４の表面１２もまた、Ｒａが６～７ｎｍの
光学的に仕上げられた表面となるようにダイヤモンド切削した。そして、このシリコン基
板４の表面１２は、ダイヤモンドエタノール懸濁スラリーを用いて超音波処理された。次
に、このシリコン基板４は、マイクロ波プラズマＣＶＤ反応器１１６（図３）の基板とし
て、ダイヤモンド切削された光学的に仕上げられた表面（表面１２）をプラズマ１２０が
形成される方向に向けて、使用した。
１，８５０ｍＬ／ｍｉｎの水素及び１３．６ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ照射開始後、プラズマ１２０の大き
さがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調
整した。シリコン基板４の表面１２の中央部におけるダイヤモンド成長温度は、例えば、
光度高温計１２６によって、８００℃に制御した。１４８時間のダイヤモンド成長後、反
応を停止させた。厚さが２３３ミクロンの多結晶ダイヤモンド層６が、シリコン層４の表
面１２に適合して蒸着された。次に、シリコン基板４は、高温でＫＯＨ水溶液を用いて剥
ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直径６６ｍｍ、厚さ２３３ミクロン、アスペクト
比２８３である自立したダイヤモンドフィルムの一片を得た。ダイヤモンド層６の核生成
表面１０は、１１．５ｎｍの表面粗さ（Ｒａ）を有すると測定された。
この後者のダイヤモンドフィルム６の品質は、ラマン分光法によって評価した。図５に
示すように、成長側１４のダイヤモンド結晶は、ラマンシフトの中心が１３３１．９～１
３３２．１ｃｍ－１であるとともに、２．８ｃｍ－１の狭いＦＷＨＭ（単結晶ダイヤモン
ド片のＦＷＨＭ３．５ｃｍ－１と比較して）によって証明されるように、優れた品質であ
り、成長側のダイヤモンドフィルムに応力がないことを示唆している。核生成側のダイヤ
モンド結晶もまた、３．８～４．１ｃｍ－１のＦＷＨＭで、中心が１３３１．６ｃｍ－１
のラマンピークによって証明されるように（核生成側のダイヤモンドフィルムで応力が低
いことを示す）、とても優れている。
実施例２：光学的に仕上げられた一表面又は二表面を有する薄いダイヤモンド基板又は
窓の製造
直径２インチ（５０．８ｍｍ）、厚さ１０ｍｍの単結晶シリコン基板（又は層）４の一
片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板４の両表面を、
一般的な化学機械的研磨工程によって、１ｎｍ未満のＲａまで光学的に仕上げた。そして
、このシリコン基板４を、ダイヤモンドエタノール懸濁スラリーで超音波処理し、表面１
２をプラズマ１２０が形成される方向に向けてマイクロ波プラズマＣＶＤ反応器１１６（
図３）に投入した。
１，８５０ｍＬ／ｍｉｎの水素及び１３．６ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマ１２０
の大きさがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧
力を調整した。シリコン基板４の表面１２の中央部におけるダイヤモンド成長温度は、例
えば、光度高温計１２６を用いて、８００℃に制御した。１４０時間のダイヤモンド成長
後、反応を停止させ、シリコン基板４の表面１２に適合して蒸着された厚さが２００～２
２０ミクロンの多結晶ダイヤモンドフィルム６を得た。そして、ダイヤモンド成長表面１
４は、ダイヤモンド層６が依然としてシリコン基板４上にある間にラッピングし、Ｒａ５
．０ｎｍの表面粗さに研磨した。ラッピング及び研磨後、シリコン基板４上のダイヤモン
ド層６の厚さは、１２５ミクロンであった。そして、シリコン層４は、高温でＫＯＨ水溶
液を用いて剥ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直径２インチ（５０．８ｍｍ）、厚
さ１２５ミクロン、アスペクト比４０６である自立したダイヤモンドフィルム６の一片を
得た。自立したダイヤモンドフィルム６の両表面は、光学的に仕上げられ、光学窓又は他
の用途の基板として適用することができる。
直径２インチ（５０．８ｍｍ）、厚さ１０ｍｍの単結晶シリコン基板（又は層）４の第
二の片は、一般的なシリコンの製造方法を用いて製造された。このシリコン基板４の両表
面１２及び１６は、一般的な化学機械的研磨工程によって、１ｎｍ未満のＲａまで光学的
に仕上げられた。そして、このシリコン基板４を、ダイヤモンドメタノール懸濁スラリー
で超音波処理した。次に、このシリコン基板４を、表面１２をプラズマ１２０が形成され
る方向に向けてマイクロ波プラズマＣＶＤ反応器１１６に投入した。
２，７００ｍＬ／ｍｉｎの水素及び１６．２ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ照射開始後、プラズマ１２０の大き
さがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調
整した。表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６
を用いて、８３２℃～８６６℃の間に制御した。７２時間のダイヤモンド成長後、反応を
停止させ、シリコン層４の表面１２に適合して蒸着された厚さが１１０～１３０ミクロン
の多結晶ダイヤモンドフィルム６を得た。そして、ダイヤモンド成長表面１４は、ダイヤ
モンド層６が依然としてシリコン基板４上にある間にラッピングし、５．８ｎｍの表面粗
さ（Ｒａ）に研磨した。ラッピング及び研磨後、シリコン基板４上のダイヤモンド層６の
厚さは、６０～７０ミクロンであった。そして、シリコン層４は、高温でＫＯＨ水溶液を
用いて剥ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直径２インチ、厚さ６０～７０ミクロン
、アスペクト比７８１である自立したダイヤモンドフィルム６の一片を得た。自立したダ
イヤモンドフィルム６の両表面は、光学的に仕上げられ、光学窓又は他の用途の基板とし
て適用することができる。
直径２インチ（５０．８ｍｍ）、厚さ１０ｍｍの単結晶シリコン基板（又は層）４の第
三の片は、一般的なシリコン製造方法を用いて製造された。このシリコン基板４の両表面
１２及び１６は、一般的な化学機械的研磨工程によって、１ｎｍ未満のＲａまで光学的に
仕上げられた。そして、このシリコン基板４は、０．２５ミクロンダイヤモンドスラリー
で擦って光学的に仕上げ、続いて一般的な洗浄工程を行った。次に、このシリコン基板４
を、ダイヤモンドスラリーで擦り、光学的に仕上げた表面１２をプラズマ１２０が形成さ
れる方向に向けて、マイクロ波プラズマＣＶＤ反応器１１６に投入した。
２，７００ｍＬ／ｍｉｎの水素及び１６．２ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマ１２０
の大きさがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧
力を調整した。表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計
１２６を用いて、７９４～８３５℃に制御した。９５時間のダイヤモンド成長後、反応を
停止させ、シリコン基板４の表面１２に適合して蒸着させた厚さが１５６ミクロンの多結
晶ダイヤモンドフィルム６を得た。得られたダイヤモンドフィルム６（シリコン層４を取
り除くことにより）は、アスペクト比が３２６であった。アズグロウンダイヤモンド表面
に一般的なように、核生成側１０の表面粗さは７．７ｎｍで、ダイヤモンドフィルム６の
成長側１４の表面は粗かった。
実施例３：化学的にエッチングされた両表面を有する１６６ｍｍ×１０ｍｍ単結晶Ｓｉ
基板の一片におけるダイヤモンド成長、光学的に仕上げられた一表面を有する薄いダイヤ
モンド基板の製造
直径１６６ｍｍ、厚さ１０ｍｍの単結晶シリコン基板４の一片は、一般的なシリコン製
造方法を用いて製造された。このシリコン基板４の両表面１２及び１６は、一般的な化学
エッチング工程によって仕上げられた。そして、このシリコン基板４を、ダイヤモンド粉
末で擦り、マイクロ波プラズマＣＶＤ反応器１１６内へ投入した。
２，８００ｍＬ／ｍｉｎの水素及び８４ｍＬ／ｍｉｎのメタンの混合物を、マイクロ波
プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマの大きさが
シリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調整し
た。表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６を用
いて、１１２０℃に制御した。４４時間のダイヤモンド成長後、反応を停止させ、シリコ
ン基板４の表面１２に適合して蒸着させた厚さが３５０ミクロンの多結晶ダイヤモンドフ
ィルム６を含む複合基板２を得た。ダイヤモンド成長表面１４は、ダイヤモンドが依然と
してシリコン基板４上にある間に、平坦にラッピングされた。ラッピング後、ダイヤモン
ドフィルム６の厚さは３００ミクロンであった。そして、ダイヤモンド・オン・シリコン
基板２の一片の露出したシリコン表面１６は、この複合基板２の厚さの合計が１．７～１
．８ｍｍになるまで、ラッピングされた。
次に、ラッピングされたダイヤモンド表面１４は、さらに研磨して光学的に仕上げ、直
径１６６ｍｍのシリコン基板４上に薄いダイヤモンドフィルム（すなわち、厚さが３００
ミクロンよりも薄い）を製造した。この複合基板２は、光学ミラー、又は、エレクトロニ
クス、フォトニクス若しくはオプトエレクトロニクスのための基板として用いることがで
きる。次に、シリコン基板４を剥ぎ、アスペクト比が５３３以上である光学的に仕上げら
れた成長表面を有する、自立した薄いダイヤモンドフィルム６を製造した。
シリコン基板４を除去する前に、ダイヤモンド成長表面１４を研磨するため、直径が５
０ｍｍの一つの片及び直径が１インチの複数の片をダイヤモンド・オン・シリコン複合基
板２からレーザーカットした。５０ｍｍ片の成長表面１４の粗さは１ｎｍに到達し、仕上
げられたダイヤモンド層６の厚さは１７０～１８０ミクロンと推定された。そして、シリ
コン基板４は、高温でＫＯＨ水溶液を用いて剥ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直
径５０ｍｍ、厚さ１７５ミクロン、アスペクト比２８５である自立したダイヤモンドフィ
ルム６を得た。このダイヤモンド成長表面１４は光学的に仕上げられ、光学ミラー又は例
えば熱管理等の他の用途のための基板として用いることができる。あるいは、シリコン基
板４を除去するために、シリコン基板４を薄くし、表面１６を研磨して、光学的に仕上げ
られたダイヤモンド表面１４を少なくとも有するダイヤモンド・シリコン複合基板２の一
片が得られる。
実施例４：化学的にエッチングされた両表面を有する１６６ｍｍ×１０ｍｍ多結晶Ｓｉ
基板の一片におけるダイヤモンド成長、光学的に仕上げられた一表面を有する薄いダイヤ
モンド基板の製造
直径１６６ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４の一片は、一般的なシリコン製
造方法を用いて製造された。このシリコン基板４の両表面１２及び１６は、一般的な化学
エッチング工程によって仕上げられた。そして、このシリコン基板４の一片を、ダイヤモ
ンド粉末で擦り、マイクロ波プラズマＣＶＤ反応器１１６内へ投入した。
２，８００ｍＬ／ｍｉｎの水素及び８４ｍＬ／ｍｉｎのメタンの混合物を、マイクロ波
プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマの大きさが
シリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調整し
た。表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６を用
いて、１１２０℃に制御した。２４時間のダイヤモンド成長後、反応を停止させ、シリコ
ン基板４の表面１２に適合して蒸着させた厚さが１７５ミクロンの多結晶ダイヤモンドフ
ィルム６を得た。ダイヤモンド成長表面１４は、ダイヤモンドが依然としてシリコン基板
４上にある間に、平坦にラッピングされた。ラッピングされたダイヤモンド成長表面１４
は、さらに研磨して光学的に仕上げた。そして、シリコン基板４は、高温でＫＯＨ水溶液
を用いて剥ぎ、続いてＨＦ－ＨＮＯ３により剥ぎ、直径１６６ｍｍ、厚さ１７５ミクロン
未満、アスペクト比９４８である自立したダイヤモンドフィルム６を得た。このダイヤモ
ンド成長表面１４は、光学的に仕上げられ、光学ミラー又は例えば熱管理等の他の用途の
ための基板として用いることができる。あるいは、シリコン基板４を除去するために、シ
リコン基板４（ダイヤモンド層６が依然として付着している間に）を必要に応じて薄くし
、表面１６を研磨して、光学的に仕上げられたダイヤモンド表面１４を少なくとも有する
ダイヤモンド・シリコン複合基板２の一片が得られ、光学ミラー、又は、エレクトロニク
ス、フォトニクス若しくはオプトエレクトロニクスのための基板として用いることができ
る。
実施例５：化学機械的研磨工程により光学的に仕上げられた一表面（Ｒａ：１．３ｎｍ
）を有する１６６ｍｍ×１０ｍｍ多結晶Ｓｉ基板の一片におけるダイヤモンド成長、薄い
ダイヤモンド窓、又は、光学的に仕上げられた一表面若しくは両表面を有する基板の製造
直径１６６ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４の一片は、一般的なシリコン製
造方法を用いて製造された。このシリコン基板４の両表面１２及び１６は、一般的な化学
エッチング工程によって仕上げられた。そして、表面１２は、化学機械的研磨工程を用い
て研磨し、光学的に仕上げられた（Ｒａ：１．３ｎｍ）。次に、このシリコン基板４の一
片は、含水ダイヤモンドスラリーを用いて超音波処理した後、表面１２をプラズマ１２０
が形成される方向に向けてマイクロ波プラズマＣＶＤ反応器１１６に投入した。
２，８００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマの大き
さがシリコン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調
整した。表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６
を用いて、８４６～８６８℃に制御した。１６４時間のダイヤモンド成長後、反応を停止
させ、シリコン基板４の表面１２に適合して蒸着させた厚さが２９５ミクロンの多結晶ダ
イヤモンドフィルム６を得た。ダイヤモンド成長表面１４は、ダイヤモンド層６が依然と
してシリコン層４上にある間に、平坦にラッピングされた。ラッピングされたダイヤモン
ド表面１４は、さらに研磨して光学的に仕上げられ、アスペクト比５６３であるダイヤモ
ンド層６を得た。
このダイヤモンド・シリコン複合基板２のシリコン層４側は、合計の厚さが１．７～２
．０ｍｍに研磨された。そして、ダイヤモンド・シリコン複合基板２は、直径が１インチ
（２５．４ｍｍ）及び直径が８５ｍｍの片にレーザーカットし、続いて、ダイヤモンド層
６の成長表面１４を光学的に研磨して、ダイヤモンド層６の厚さが１５０ミクロン以下の
光学的に仕上げられた表面を得た。
一実施例では、シリコン層４は、高温でＫＯＨ水溶液を用いて剥ぎ、続いてＨＦ－ＨＮ
Ｏ３により剥ぎ、直径１インチ（２５．４ｍｍ）及び８５ｍｍ、厚さ１５０ミクロン以下
、アスペクト比５６６である自立したダイヤモンド層６を得た。ダイヤモンド成長表面１
４は、光学的に仕上げられ、光学ミラー又は例えば熱管理等の他の用途のための基板とし
て用いることができる。あるいは、シリコン基板４を除去するために、シリコン基板４（
ダイヤモンド層６が依然として付着している）を薄くし、表面１６を研磨して、光学的に
仕上げられたダイヤモンド表面１４を少なくとも有するダイヤモンド・シリコン複合基板
２の一片が得られ、光学ミラー、又は、エレクトロニクス、フォトニクス若しくはオプト
エレクトロニクスのための基板として用いることができる。
比較例１：シリコンウェハー（直径６インチ、厚さ６２５ミクロン）上のダイヤモンド
成長の失敗
３つのシリコン基板又はウェハー４（ｎタイプ、直径６インチ（１５２．４ｍｍ）、厚
さ６２５ミクロン）を準備した。各シリコンウェハー４の表面１２は、化学機械的に研磨
して光学的表面に仕上げ、各シリコンウェハー４の他の表面１６は化学エッチングで仕上
げられた。そして、各シリコンウェハー４の表面１２（光学的に仕上げられた）をダイヤ
モンド粉末を用いて剥ぎ、シリコンウェハー４を、光学的に仕上げられた表面１２をプラ
ズマ１２０が形成される方向に向けて、ダイヤモンド成長のためのマイクロ波プラズマＣ
ＶＤ反応器１１６内に配置した。
２，５００ｍＬ／ｍｉｎの水素及び７５ｍＬ／ｍｉｎのメタンの混合物を、マイクロ波
プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマの大きさが
シリコンウェハー４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調
整した。このプラズマ調整工程の間に、シリコンウェハー４は多数の小片に粉砕した。こ
の実験は、粉末速度及び圧力増加を変化させて、他の２つのシリコンウェハー４を用いて
繰り返し、同様の結果、すなわち、他の二つのシリコンウェハーもまた多数の小片に粉砕
した。
比較例２：厚さが４００ミクロンよりも薄い、光学的に仕上げられたダイヤモンドの不
達成
直径５０ｍｍ、７５ｍｍ、８５ｍｍ及び１００ｍｍのダイヤモンド片は、厚さが５５０
ミクロンよりも大きいアズグロウンダイヤモンドウェハーからレーザーカットされた。一
実施例では、このアズグロウンダイヤモンドウェハーは、アズグロウンダイヤモンドウェ
ハーと基板ホルダー１２２との間にシリコン層４を有さずに、マイクロ波プラズマＣＶＤ
反応器１１６の基板ホルダー１２２上に直接成長させた。そして、各ダイヤモンド片の成
長表面は、平坦にラッピングされた。次に、これらのダイヤモンド片の、成長表面又は核
生成表面のどちらか一方の表面である片面は、従来の研磨工程によって研磨して光学的に
仕上げられた。裏返して他の表面を薄く研磨しようとする際、これらのダイヤモンド片は
、厚さが４００ミクロンに達する前に粉砕され、従来のダイヤモンド研磨工程では、アス
ペクト比１２５を達成することは困難であることが示唆された。
実施例６：光学的に仕上げられた両表面を有するシリコン基板上の薄いダイヤモンドコ
ーティングの製作
直径７５ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４を、ダイヤモンド層６のダイヤモ
ンドＣＶＤ成長のための基板として用いた。このシリコン基板４の表面１２は、研磨して
、粗さＲａが１ｎｍ未満である鏡面仕上げされた。鏡面仕上げしたシリコン表面１２上で
高いダイヤモンド核生成密度を達成すべく、ダイヤモンド層がこのシリコン基板４から剥
離することを防ぐためにダイヤモンド及びシリコンの良好な密着を得ると同時に、二段階
の播種工程を要した。まず、このシリコン基板４は、超音波浴中で平均サイズ０．２５μ
ｍのダイヤモンド粉末／メタノール懸濁溶液を用いて処理した。そして、表面１２上にダ
イヤモンド核生成工程を行う第一段階は、マイクロ波プラズマＣＶＤ反応器１１６内で１
時間、シリコン基板４上で行われた。その後、シリコン基板４を、マイクロ波プラズマＣ
ＶＤ反応器１１６から取り外した。この核生成工程は、比較的低密度（１０５／ｃｍ２未
満）なダイヤモンド核生成をもたらした。
図６は、第一核生成工程後のシリコン表面のＳＥＭ写真である。
次に、このシリコン基板４（第一核生成工程後）は、超音波浴中でナノ結晶ダイヤモン
ド粉末／メタノール懸濁溶液を用いて処理した。そして、このシリコン基板４は、第二核
生成工程及びシリコン表面１２上の連続したダイヤモンド成長のために、マイクロ波プラ
ズマＣＶＤ反応器１１６内に再度投入した。
この目的を達成するために、２，４００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎ
のメタンの混合物を、ダイヤモンド核生成工程の第一段階及び第二段階でマイクロ波プラ
ズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマの大きさがシリ
コン基板４の表面１２を覆うように、マイクロ波エネルギー及び反応器圧力を調整した。
表面１２の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６を用いて
、基板ホルダー４を冷却することによって８００℃に制御した。第二核生成工程において
１４時間のダイヤモンド成長後、反応を停止させ、シリコン基板４の表面１２に適合して
蒸着させた厚さが２０μｍの多結晶ダイヤモンドフィルム６を得た。そして、ダイヤモン
ド成長表面１４は、依然としてシリコン基板４上にある間に、ダイヤモンドフィルム６が
１０μｍの厚さ、平均Ｒａ＝２．５ｎｍの表面１４粗さを有するまで研磨した（図７に示
す）。
シリコン‐ダイヤモンド界面８におけるダイヤモンド核生成側１０の表面粗さは、シリ
コンを剥いだ後、同様の二段階播種工程を用いて形成した別のダイヤモンドサンプルにつ
いて測定された。平均表面粗さは、平均Ｒａ＝１．７ｎｍであると測定された（図８に示
す）。ダイヤモンド核生成密度は、第二核生成工程後、ＳＥＭによって１０９／ｃｍ２を
超えると評価された（図９に示す）。研磨されたダイヤモンド成長表面１４の平坦度は、
光学干渉計によって観察された。ダイヤモンド成長表面１４は、直径７５ｍｍの表面の全
体における山と谷の高さの差が１．５３μｍであり、凹凸が０．５３μｍであり（図１０
に示す）、わずかに凸であると判断された。
ダイヤモンド品質及び相純度は、ラマン分光器を用いて評価した。図１１は、（ａ）ア
ズグロウンダイヤモンド成長表面１４及び（ｂ）５１４ｎｍ励起レーザーで研磨されたダ
イヤモンド成長表面１４から得たラマンスペクトルを示す。ピーク幅（ＦＷＨＭ）が４．
３～６．２ｃｍ－１である１３３２ｃｍ－１の鋭いダイヤモンドピークは、ｓｐ２炭素シ
グナルが検出されずに観察され、高品質のダイヤモンド層６がシリコン層４上に蒸着され
たことを意味する。強いピークは５２０ｃｍ－１にも現れ、これはシリコンラマンピーク
である。このシリコンピークは、ダイヤモンド層６の下のシリコン基板又は層４に由来す
る。
実施例７：光学的に仕上げられた一表面を有するシリコン基板上の薄いダイヤモンドコ
ーティングの製作
直径７５ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４を、ダイヤモンド層６のダイヤモ
ンドＣＶＤ成長のための基板として用いた。このシリコン基板４の両表面１２及び１６を
、化学エッチングした。そして、このシリコン基板４は、ダイヤモンド核生成を促進する
ために、超音波浴中でナノ結晶ダイヤモンド粉末／メタノール懸濁溶液を用いて処理した
。次に、シリコン基板を、マイクロ波プラズマＣＶＤ反応器１１６内に投入した。
２，４００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物を、マイク
ロ波プラズマＣＶＤ反応器１１６に流した。プラズマ１２０照射開始後、プラズマ１２０
の大きさがプラズマ１２０に面したシリコン基板４の表面１２を覆うように、マイクロ波
エネルギー及び反応器圧力を調整した。プラズマ１２０に面したシリコン基板４の表面１
２の中央部におけるダイヤモンド成長温度は、光度高温計１２６を用いて、基板ホルダー
１２２を冷却することによって８００℃に制御した。１０時間のダイヤモンド成長後、反
応を停止させ、シリコン基板４の表面１２に適合して蒸着させた厚さが１４ミクロンの多
結晶ダイヤモンドフィルム６を得た。ダイヤモンド成長表面１４は、依然としてシリコン
基板４上にある間に、ダイヤモンドフィルム６が８ミクロンの厚さ、平均Ｒａ＝３．０ｎ
ｍの表面粗さを有するまで研磨した。
実施例８：０．２５ｍｍダイヤモンド粉末播種によって光学的に仕上げられた多結晶シ
リコン基板（直径１６６ｍｍ、厚さ１０ｍｍ）上でのダイヤモンド成長
他の実施例では、直径１６６ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４を、ダイヤモ
ンド層６のＣＶＤ成長のための基板として用いた。このシリコン基板４の両表面１２及び
１６は、一般的な化学エッチング工程によって仕上げられた。そして、シリコン基板４の
表面１２は、化学機械的に研磨し、粗さＲａを１．５ｎｍ未満に鏡面仕上げした。次に、
シリコン基板４全体は、超音波浴中で平均サイズ０．２５μｍのダイヤモンド粉末／メタ
ノール懸濁溶液を用いて超音波処理（播種）し、表面１２を石英窓１１８に向けて（図３
）ＣＶＤ反応器１１６内に配置した（図２）。
２，８００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物を、マスフ
ローコントローラ１０８によって調整して、マイクロ波プラズマＣＶＤ反応器１１６に流
した。プラズマ１２０照射開始後、プラズマ１２０の大きさがシリコン基板４の表面１２
を覆うように、マイクロ波１１４エネルギー及び反応器１１６圧力を調整した。基板中央
部におけるダイヤモンド成長温度は、例えば、光度高温計１２６を用いて、８４５～８６
８℃の間に制御した。１６３時間のダイヤモンド成長後、反応を停止させ、シリコン基板
４の表面１２に適合して蒸着させた厚さが２９５μｍ、アスペクト比５６３の多結晶ダイ
ヤモンドフィルム６と共にシリコン‐ダイヤモンド複合基板を得た。
ダイヤモンドフィルム６がシリコン基板４に付着している間に、ダイヤモンドフィルム
６の成長表面は、光学的に仕上げ（Ｒａ：３～５ｎｍ）、厚さ（ダイヤモンドフィルム６
の）を９９ミクロン、アスペクト比を１６８に研磨した。ダイヤモンドフィルム６がシリ
コン基板４に付着している間に、シリコン‐ダイヤモンド複合基板は、異なる直径を有す
る異なる多数の片にレーザーカットされた後、各片のシリコン基板４を除去（ＫＯＨ水溶
液によって溶解）し、自立したダイヤモンドフィルム６片を形成した。自立したダイヤモ
ンドフィルム６のこれらの片の核生成表面は、５～９ｎｍの平均表面粗さ（Ｒａ）、１０
５／ｃｍ２以上の核生成密度を有した。自立したダイヤモンドフィルム６のこれらの片の
一つは、９９ミクロンの厚さを有し、散乱光収集レンズから３４．０ｍｍの距離で光散乱
係数が８．２２／ｃｍであるとともに、光散乱波長が１．０６μｍであると特徴付けられ
た。
実施例９：第一播種工程（０．２５ｍｍダイヤモンド粉末播種）及び続く第二播種工程（
ナノダイヤモンド粉末播種）による光学的に仕上げられたシリコン基板（直径２インチ（
５０．８ｍｍ）、厚さ１０ｍｍ）上のダイヤモンド成長
他の実施例において、直径５０．８ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４を、ダ
イヤモンド層６のＣＶＤ成長のための基板として用いた。このシリコン基板４の両表面１
２及び１６は、化学機械的に研磨して、粗さＲａ１．５ｎｍ未満に鏡面仕上げした。次に
、シリコン基板４全体は、平均サイズ０．２５μｍのダイヤモンド粉末／メタノール懸濁
溶液を用いて超音波処理（播種）し、ＣＶＤ反応器１１６内に配置した（図３）。そして
、このシリコン基板４を、マイクロ波プラズマＣＶＤ反応器１１６に投入した。
２，８００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物を、マスフ
ローコントローラ１０８によって調整して、ＣＶＤ反応器１１６に流した。プラズマ１２
０照射開始後、プラズマ１２０の大きさが石英窓１１８に面したシリコン基板４の表面１
２を覆うように、マイクロ波１１４エネルギー及び反応器１１６圧力を調整した。シリコ
ン基板４の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６を用いて
、７８０℃に制御した。１時間のダイヤモンド成長後、反応を停止させた。ダイヤモンド
を播種したシリコン基板４は、シリコン基板４の表面１２に蒸着したダイヤモンド粉末を
有することが観察された。
次に、ダイヤモンドを播種したシリコン基板４をＣＶＤ反応器１１６から取り外し、超
音波浴中でナノ結晶ダイヤモンド粉末（一般的な粒子サイズ２０ｎｍ未満）／メタノール
懸濁溶液を用いて超音波処理した。そして、ナノダイヤモンド処理されたダイヤモンド播
種したシリコン基板を、表面１２を再びプラズマ１２０に向けてＣＶＤ反応器１１６内に
再投入した。２，８００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物
を、マスフローコントローラ１０８によって調整して、マイクロ波プラズマＣＶＤ反応器
１１６に流した。プラズマ１２０照射開始後、プラズマ１２０の大きさがシリコン基板４
の表面１２を覆うように、マイクロ波１１４エネルギー及び反応器１１６圧力を調整した
。シリコン基板４の中央部におけるダイヤモンド成長温度は、例えば、光度高温計１２６
を用いて、７９０～８２１℃の間に制御した。
１４３時間のダイヤモンド成長後、ダイヤモンド成長反応を停止させ、厚さが２４５ミ
クロン、アスペクト比が２０７のダイヤモンドフィルム６を備えたシリコン‐ダイヤモン
ド複合基板を得た。ダイヤモンド成長表面は、ダイヤモンド層６が依然としてシリコン基
板４上にある間に、光学的に仕上げ（Ｒａが３～５ｎｍ）、厚さ（ダイヤモンドフィルム
６の）を１９７ミクロン、アスペクト比を２５８に研磨した。
次に、このシリコン－ダイヤモンド複合基板からシリコン基板４を除去（ＫＯＨ水溶液
を用いて溶解）し、自立したダイヤモンドフィルム６を残した。この自立したダイヤモン
ドフィルム６の核生成表面は、平均表面粗さ（Ｒａ）が２．７３ｎｍ、核生成密度が１０
９／ｃｍ２以上で、滑らかな表面仕上げであった。これらのうち後者の２つは、例えば熱
管理、光学的管理、半導体デバイス、摩擦制御、弾性波管理等の用途に非常に適している
。この自立したダイヤモンドフィルム６は、散乱光収集レンズから３４．０ｍｍの距離で
光散乱係数が２．６９／ｃｍであるとともに、光散乱波長が１．０６μｍであると特徴付
けられた。１．０６μｍの光散乱波長は、当該技術分野で低ミクロン光散乱と考えられて
おり、光学、熱、音響用途等に非常に適している。
実施例１０：一段階播種（ナノダイヤモンド粉末播種）によって光学的に仕上げられた
シリコン基板（直径２インチ（５０．８ｍｍ）、厚さ１０ｍｍ）上のダイヤモンド成長
他の実施例において、直径５０．８ｍｍ、厚さ１０ｍｍの多結晶シリコン基板４を、ダ
イヤモンド層６のＣＶＤ成長のための基板として使用した。このシリコン基板４の表面１
２を、化学機械的に研磨し、粗さＲａを１．５ｎｍ未満に鏡面仕上げした。一方で、他の
表面１６を、一般的な化学エッチング工程によってエッチングした。次に、このシリコン
基板４は、超音波浴中でナノ結晶ダイヤモンド粉末（一般的な粒子径が２０ｎｍ未満）／
メタノール懸濁溶液を用いて超音波処理された。そして、このシリコン基板は、表面１２
を石英窓１１８に向けてＣＶＤ反応器１１６内に投入された。
２，８００ｍＬ／ｍｉｎの水素及び１６．８ｍＬ／ｍｉｎのメタンの混合物を、マスフ
ローコントローラ１０８によって調整して、ＣＶＤ反応器１１６に流した。プラズマ１２
０照射開始後、プラズマ１２０の大きさがシリコン基板４の表面１２を覆うように、マイ
クロ波１１４エネルギー及び反応器１１６圧力を調整した。シリコン基板４の中央部にお
けるダイヤモンド成長温度は、例えば、光度高温計１２６を用いて、８００℃に制御した
。
１１８時間のダイヤモンド成長後、ダイヤモンド成長反応を停止させ、シリコン基板４
の表面１２に適合して蒸着させた厚さが１９０μｍのダイヤモンドフィルム６を備えたシ
リコン‐ダイヤモンド複合基板を得た。ダイヤモンド成長表面は、ダイヤモンドフィルム
６がシリコン基板４に付着している間に、光学的に仕上げ、厚さ（ダイヤモンドフィルム
６の）を１４０ミクロンに研磨した。
次に、このシリコン‐ダイヤモンド複合基板からシリコン基板４を除去（ＫＯＨ水溶液
を用いて溶解）し、自立したダイヤモンドフィルム６を残した。この自立したダイヤモン
ドフィルム６の核生成表面は、平均表面粗さ（Ｒａ）が２～３ｎｍの間、核生成密度が１
０９／ｃｍ２以上で、滑らかな表面仕上げであった。これらのうち後者の２つは、例えば
熱管理、光学的管理、半導体デバイス、摩擦制御等の用途に非常に適している。
この自立したダイヤモンドフィルム６は、散乱光収集レンズから３４ｍｍの距離で光散
乱係数が２．０９／ｃｍであるとともに、光散乱波長が１．０６μｍであると特徴付けら
れた。
同じダイヤモンド成長条件下で、異なるシリコン基板４上において、この実施例１０の
指針に従って行ったいくつかの追加の実験では、問題が発生した。一例では、ダイヤモン
ドフィルム６がシリコン基板４から剥離され、剥離したダイヤモンドフィルムの成長表面
上でさらなる研磨を行うことができなかった。これらの例は、ナノダイヤモンド播種単独
では、少なくとも一つの光学的に仕上げられた表面を有する薄いダイヤモンド基板を製造
するために信頼できる工程ではない可能性を示唆している。これは、ダイヤモンドフィル
ム６が、ナノダイヤモンド播種工程でシリコン基板４に強く付着していないことを示唆す
る。
一実施例では、誘電体フィルム１３を介した基板上へのダイヤモンドフィルム６の付着
への助けになる可能性として、誘電体フィルム１３が、本明細書に記載されたいずれか１
以上の基板の表面１２上に含まれ得る。しかしながら、これは限定的な意味に解釈される
べきではない。
本明細書に開示されるように、積層複合基板は、光学的に仕上げられた表面を有するシ
リコン層と、前記シリコン層の光学的に仕上げられた表面上に化学蒸着（ＣＶＤ）成長し
たダイヤモンド層とを含み、シリコン層とダイヤモンド層との界面において、シリコン層
の光学的に仕上げられた表面は１００ｎｍ以下の表面粗さ（Ｒａ）を有する。
積層複合基板は、必要に応じて、シリコン層とダイヤモンド層との間に誘電体層又はフ
ィルムを含むことができる。誘電体層はＳｉＯ２又はＳｉＮとすることができる。
シリコン層とダイヤモンド層との界面において、シリコン層の光学的に仕上げられた表
面は、１ｎｍ以下のＲａを有することができる。
シリコン層とダイヤモンド層との界面において、ダイヤモンド層の表面は、シリコン層
の光学的に仕上げられた表面のＲａ以上のＲａを有することができる。
シリコン層とダイヤモンド層との界面において、ダイヤモンドの粒子密度は、１０９ダ
イヤモンド粒子／ｃｍ２以上又は１０４ダイヤモンド粒子／ｃｍ２以上とすることができ
る。
シリコン層は、５０００μｍ以上の厚さ又は１０μｍ以上の厚さを有することができる
。
ダイヤモンド層は、２０００μｍ以下の厚さ又は５μｍ以下の厚さを有することができ
る。
積層基板は、２５．４ｍｍ以上の最大寸法又は１５２．４ｍｍ以上の最大寸法を有する
ことができる。
積層基板は、シリコン層及びダイヤモンド層の全厚さを５０μｍ以上、又は、シリコン
層及びダイヤモンド層の全厚さを５ｍｍ以上とすることができる。
ダイヤモンド層の、シリコン層とは反対側の表面は、１００ｎｍ以下のＲａ又は５ｎｍ
以下のＲａを有することができる。
光管理コーティングは、ダイヤモンド層の、シリコン層とは反対側の表面上に含まれ得
る。
ダイヤモンド層の、シリコン層とは反対側の表面上におけるダイヤモンド結晶は、１３
３１．９～１３３２．１ｃｍ－１の間にラマンピークを有し、２．８～６．２ｃｍ－１の
間にラマンスペクトルの半値全幅（ＦＷＭＨ）を有し、又は、その両方を有することがで
きる。
さらに、（ａ）前記光学的に仕上げられた表面を有するシリコン層を提供する工程と、
（ｂ）（ａ）工程の後、前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド
粉末を播種する工程と、（ｃ）（ｂ）工程の後、前記シリコン層の光学的に仕上げられた
表面に播種された前記ダイヤモンド上に、ダイヤモンド層をＣＶＤ蒸着させる工程と、（
ｄ）前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に、前
記ダイヤモンド層をＣＶＤ蒸着させる工程を、所定の厚さの前記ダイヤモンド層が、前記
シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に蒸着されるま
で続ける工程と、を含む、請求項１の積層基板を形成する方法が開示される。
前記方法は、（ｃ）工程と（ｄ）工程との間に、（ｃ１）前記シリコン層の光学的に仕
上げられた表面に播種された前記ダイヤモンド上に、前記ダイヤモンド層をＣＶＤ蒸着す
る工程を停止する工程と、（ｃ２）（ｃ）工程の前記ＣＶＤ蒸着されたダイヤモンド層を
含む前記シリコン層の前記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程
と、を含むことができる。
（ａ）工程のシリコン層は、シリコン層の、光学的に仕上げられた表面とは反対側の面
に結合された基板を含むことができる。前記基板は、前記シリコン層よりも厚くすること
ができる。
前記方法は、（ｅ）前記シリコン層とは反対側の前記ダイヤモンド層の表面を光学的仕
上げのために研磨する工程をさらに含むことができる。
前記方法は、前記ダイヤモンド層の、前記シリコン層とは反対側の研磨された表面に光
管理コーティングを適用する工程をさらに含むことができる。
上述の実施例は、シリコン層の表面上に蒸着された化学蒸着（ＣＶＤ）成長ダイヤモン
ド層を有するシリコン層を含む積層複合基板に関して説明されているが、本明細書に記載
された指針に従った積層複合基板は、あらゆる適切な及び／又は望ましい格子整合基板の
表面上のダイヤモンド層ＣＶＤ成長を含むことができることも想定される。
一実施例では、３００Ｋでダイヤモンドが３．５７オングストロームの格子定数を有し
、シリコンが５．４３オングストロームの格子定数を有する。３００Ｋにおける他の成分
の格子定数は、当該技術分野において既知であり、簡略のため本明細書では説明しない。
一実施例では、ダイヤモンド層６は、あらゆる適切な及び／又は望ましい材料又は材料
の組合せからなる基板上に成長させることができる。前記基板は、結晶質又は非晶質（非
結晶）材料となり得る。一実施例では、前記基板が結晶質材料からなる場合、ダイヤモン
ド層６と前記基板との間の完全な格子不整合、すなわち、ダイヤモンド層の格子定数と前
記基板の格子定数との差は、０～４．５オングストロームとなり得る。ここで、「格子一
致基板」とは、前記基板（あらゆる材料の）とダイヤモンド層６との間の完全な格子不整
合、すなわち、ダイヤモンド層の格子定数と前記基板の格子定数との間の差が、０～４．
５オングストローム、例えば、４．５オングストローム以下、３．５オングストローム以
下、２．５オングストローム以下、又は、２．０オングストローム以下であることを意味
する。ダイヤモンド層６は、当該技術分野で知られる一以上の格子一致基板の表面上に、
本明細書に記載された指針に従って、首尾よくＣＶＤ成長し得ると考えられる。
上述の実施例は、添付の図面を参照して説明されている。説明の目的のために提供され
、限定的な意味に解釈されるべきではない上述の実施例を読み理解すると、設計変更及び
部分変更は他の物にも行われる。したがって、上述の実施例は、限定的な開示として解釈
されるべきではない。

Claims (24)

  1. 光学的に仕上げられた表面を有するシリコン層と、
    前記シリコン層の前記光学的に仕上げられた表面上の化学気相蒸着（ＣＶＤ）成長した
    ダイヤモンド層とを含み、
    前記シリコン層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的
    に仕上げられた表面が、１００ｎｍ以下の表面粗さ（Ｒａ）を有する、積層基板。
  2. 前記シリコン層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的
    に仕上げられた表面が、１ｎｍ以下のＲａを有する、請求項１に記載の積層基板。
  3. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンド層の表面が
    、前記シリコン層の前記光学的に仕上げられた表面のＲａ以上のＲａを有する、請求項１
    に記載の積層基板。
  4. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンドの粒子密度
    が１０４ダイヤモンド粒／ｃｍ２以上である、請求項１に記載の積層基板。
  5. 前記シリコン層と前記ダイヤモンド層との界面において、前記ダイヤモンドの粒子密度
    が１０９ダイヤモンド粒／ｃｍ２以上である、請求項１に記載の積層基板。
  6. 前記シリコン層が１０μｍ以上の厚さを有する、請求項１に記載の積層基板。
  7. 前記シリコン層が５０００μｍ以上の厚さを有する、請求項１に記載の積層基板。
  8. 前記ダイヤモンド層が５μｍ以下の厚さを有する、請求項１に記載の積層基板。
  9. 前記ダイヤモンド層が２０００μｍ以下の厚さを有する、請求項１に記載の積層基板。
  10. 最大寸法が２５．４ｍｍ以上である、請求項１に記載の積層基板。
  11. 最大寸法が１５２．４ｍｍ以上である、請求項１に記載の積層基板。
  12. 前記シリコン層及び前記ダイヤモンド層の全厚さが５０μｍ以上である、請求項１に記
    載の積層基板。
  13. 前記シリコン層及び前記ダイヤモンド層の全厚さが５ｍｍ以上である、請求項１に記載
    の積層基板。
  14. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面が、５ｎｍ以下のＲａを有す
    る、請求項１に記載の積層基板。
  15. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面が、１００ｎｍ以下のＲａを
    有する、請求項１に記載の積層基板。
  16. さらに、前記ダイヤモンド層の、前記シリコン層とは反対側の表面に光管理コーティン
    グを含む、請求項１に記載の積層基板。
  17. 前記ダイヤモンド層の、前記シリコン層とは反対側の表面のダイヤモンド結晶が、１３
    ３１．９～１３３２．１ｃｍ－１の間にラマンピークを有し、２．８～６．２ｃｍ－１の
    間にラマンスペクトルの半値全幅（ＦＷＭＨ）を有し、又は、その両方を有する、請求項
    １に記載の積層基板。
  18. （ａ）前記光学的に仕上げられた表面を有するシリコン層を提供する工程と、
    （ｂ）（ａ）工程の後、前記シリコン層の前記光学的に仕上げられた表面にダイヤモン
    ド粉末を播種する工程と、
    （ｃ）（ｂ）工程の後、前記シリコン層の光学的に仕上げられた表面に播種された前記
    ダイヤモンド上に、ダイヤモンド層をＣＶＤ蒸着させる工程と、
    （ｄ）前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に
    、前記ダイヤモンド層をＣＶＤ蒸着させる工程を、所定の厚さの前記ダイヤモンド層が、
    前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上に蒸着され
    るまで続ける工程と、
    を含む、請求項１に記載の積層基板を形成する方法。
  19. （ｃ）工程と（ｄ）工程との間に、
    （ｃ１）前記シリコン層の光学的に仕上げられた表面に播種された前記ダイヤモンド上
    に、前記ダイヤモンド層をＣＶＤ蒸着する工程を停止する工程と、
    （ｃ２）（ｃ）工程の前記ＣＶＤ蒸着されたダイヤモンド層を含む前記シリコン層の前
    記光学的に仕上げられた表面にダイヤモンド粉末を播種する工程と、
    を含む、請求項１８に記載の方法。
  20. （ａ）工程の前記シリコン層は、前記シリコン層の、前記光学的に仕上げられた表面と
    は反対側の面に結合された基板を含み、
    前記基板は、前記シリコン層よりも厚さがある、請求項１８に記載の方法。
  21. （ｅ）前記シリコン層とは反対側の前記ダイヤモンド層の表面を光学的仕上げのために
    研磨する工程をさらに含む、請求項１８に記載の方法。
  22. 前記ダイヤモンド層の、前記シリコン層とは反対側の研磨された表面に光管理コーティ
    ングを適用する工程をさらに含む、請求項２１に記載の方法。
  23. 前記シリコン層と前記ダイヤモンド層との間に誘電体層又はフィルムをさらに含む、請
    求項１に記載の積層基板。
  24. 光学的に仕上げられた表面を有する材料層と、
    前記材料層の前記光学的に仕上げられた表面上の化学気相蒸着（ＣＶＤ）成長したダイ
    ヤモンド層とを含み、
    前記材料層と前記ダイヤモンド層との界面において、前記シリコン層の前記光学的に仕
    上げられた表面が、１００ｎｍ以下の表面粗さ（Ｒａ）を有し、
    前記ダイヤモンド層と前記材料層との間の絶対的な格子不整合は４．５オングストロー
    ム以下である、積層基板。
JP2022122820A 2016-03-08 2022-08-01 積層基板 Pending JP2022166059A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662305197P 2016-03-08 2016-03-08
US62/305,197 2016-03-08
US15/450,110 2017-03-06
US15/450,110 US10584412B2 (en) 2016-03-08 2017-03-06 Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
JP2019202382A JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019202382A Division JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Publications (1)

Publication Number Publication Date
JP2022166059A true JP2022166059A (ja) 2022-11-01

Family

ID=59786198

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017043979A Pending JP2017226593A (ja) 2016-03-08 2017-03-08 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2019202382A Active JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2022122820A Pending JP2022166059A (ja) 2016-03-08 2022-08-01 積層基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017043979A Pending JP2017226593A (ja) 2016-03-08 2017-03-08 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板
JP2019202382A Active JP7117281B2 (ja) 2016-03-08 2019-11-07 シリコン層、及び、光学的に仕上げられた（又は密集した）シリコン‐ダイヤモンド界面を有するダイヤモンド層を含む基板

Country Status (3)

Country Link
US (3) US10584412B2 (ja)
JP (3) JP2017226593A (ja)
KR (1) KR102019162B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio
US11594416B2 (en) 2020-08-31 2023-02-28 Applied Materials, Inc. Tribological properties of diamond films
CN113725075B (zh) * 2021-07-13 2024-01-09 西安电子科技大学芜湖研究院 一种金刚石混合终端表面电导的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07506799A (ja) * 1991-12-20 1995-07-27 ノースカロライナ　ステート　ユニバーシティ ダイアモンドの化学的気相成長のための結晶核生成の強化
JP2005306617A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
JP2006507204A (ja) * 2002-11-21 2006-03-02 エレメント シックス リミテッド 光学品質のダイヤモンド材料
JP2007537127A (ja) * 2004-05-13 2007-12-20 チェン−ミン スン， ダイヤモンド担持半導体デバイスおよび形成方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863529A (en) 1987-03-12 1989-09-05 Sumitomo Electric Industries, Ltd. Thin film single crystal diamond substrate
US5006203A (en) 1988-08-12 1991-04-09 Texas Instruments Incorporated Diamond growth method
WO1990007796A1 (en) 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
US5304461A (en) 1989-01-10 1994-04-19 Kabushiki Kaisha Kobe Seiko Sho Process for the selective deposition of thin diamond film by gas phase synthesis
JPH06103757B2 (ja) 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
FR2650529B1 (fr) 1989-08-03 1991-11-08 Aerospatiale Dispositif applicateur pour machine de nappage au moyen de ruban de matiere composite
US5023109A (en) 1989-09-06 1991-06-11 General Atomics Deposition of synthetic diamonds
US4981818A (en) 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
US5114696A (en) 1990-08-06 1992-05-19 Texas Instruments Incorporated Diamond growth method
US5173761A (en) 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
US5800879A (en) 1991-05-16 1998-09-01 Us Navy Deposition of high quality diamond film on refractory nitride
US5242711A (en) 1991-08-16 1993-09-07 Rockwell International Corp. Nucleation control of diamond films by microlithographic patterning
US5561303A (en) 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5371382A (en) 1992-04-27 1994-12-06 Kobe Steel Usa, Inc. Amorphous silicon rectifying contact on diamond and method for making same
US5439492A (en) * 1992-06-11 1995-08-08 General Electric Company Fine grain diamond workpieces
JP3194820B2 (ja) 1992-09-03 2001-08-06 株式会社神戸製鋼所 配向性ダイヤモンド膜の形成方法
WO1994007613A2 (en) * 1992-10-02 1994-04-14 The Penn State Research Foundation Method for synthesizing solids such as diamond and products produced thereby
US5236545A (en) 1992-10-05 1993-08-17 The Board Of Governors Of Wayne State University Method for heteroepitaxial diamond film development
US5272104A (en) 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5368681A (en) 1993-06-09 1994-11-29 Hong Kong University Of Science Method for the deposition of diamond on a substrate
US6087005A (en) 1993-10-22 2000-07-11 The United States Of America As Represented By The Secretary Of The Navy Adhesion of silicon oxide to diamond
DE69535861D1 (de) 1994-06-24 2008-11-27 Sumitomo Electric Industries Wafer und sein Herstellungsverfahren
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
AU5346596A (en) 1995-04-24 1996-11-18 Toyo Kohan Co. Ltd. Articles with diamond coating formed thereon by vapor-phase synthesis
GB2300425A (en) 1995-05-01 1996-11-06 Kobe Steel Europ Ltd Nucleation of diamond films using an electrode
JPH0920592A (ja) 1995-07-05 1997-01-21 Shin Etsu Chem Co Ltd 多結晶ダイヤモンド板の製造方法
JPH1081589A (ja) 1996-06-12 1998-03-31 Matsushita Electric Ind Co Ltd ダイヤモンド膜およびその製造方法
US6063187A (en) 1997-08-13 2000-05-16 City University Of Hong Kong Deposition method for heteroepitaxial diamond
US6508911B1 (en) 1999-08-16 2003-01-21 Applied Materials Inc. Diamond coated parts in a plasma reactor
US6509124B1 (en) 1999-11-10 2003-01-21 Shin-Etsu Chemical Co., Ltd. Method of producing diamond film for lithography
JP4815065B2 (ja) 2001-05-30 2011-11-16 株式会社トクヤマ ヒートシンク及びその製造方法
US6940096B2 (en) 2002-04-30 2005-09-06 Intel Corporation Double gate field effect transistor with diamond film
JP2004204299A (ja) 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極
DE10320133B4 (de) 2003-05-06 2011-02-10 Universität Augsburg Verfahren zur Herstellung von einkristallinen oder quasi-einkristallinen Diamantschichten und auf einem Körper angeordnete einkristalline oder quasi-einkristalline Diamantschicht
US6964880B2 (en) 2003-06-27 2005-11-15 Intel Corporation Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
US6924170B2 (en) 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US20050025973A1 (en) 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7713839B2 (en) 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US20060113545A1 (en) 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
JP2006206971A (ja) 2005-01-28 2006-08-10 Sumitomo Electric Ind Ltd ダイヤモンド被覆電極
US7695564B1 (en) 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
JP4641817B2 (ja) 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
GB0505752D0 (en) 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
JP4746629B2 (ja) 2005-11-24 2011-08-10 住友電工ハードメタル株式会社 ダイヤモンド電極および電解槽
US20070257265A1 (en) 2006-05-03 2007-11-08 The University Of Chicago Use of tungsten interlayer to enhance the initial nucleation and conformality of ultrananocrystalline diamond (UNCD) thin films
US7498191B2 (en) 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8784766B1 (en) 2009-01-16 2014-07-22 The University Of Puerto Rico Diamond synthesis employing nanoparticle seeds
JP5707682B2 (ja) * 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US8218934B1 (en) 2009-10-02 2012-07-10 Rockwell Collins, Inc. Monolithic optically-driven high frequency power amplifier
US8815641B2 (en) 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US9077588B2 (en) 2010-07-31 2015-07-07 Arash Daghighi Double insulating silicon on diamond device
TWI396267B (zh) 2010-08-12 2013-05-11 Ind Tech Res Inst 電子封裝、用於電子裝置的散熱結構及其製造方法
US20120288698A1 (en) * 2011-03-23 2012-11-15 Advanced Diamond Technology, Inc Method of fabrication, device structure and submount comprising diamond on metal substrate for thermal dissipation
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US9159641B2 (en) 2013-03-15 2015-10-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates
US9469918B2 (en) 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US11085122B2 (en) 2014-06-26 2021-08-10 Vapor Technologies, Inc. Diamond coated electrodes for electrochemical processing and applications thereof
US10494713B2 (en) 2015-04-16 2019-12-03 Ii-Vi Incorporated Method of forming an optically-finished thin diamond film, diamond substrate, or diamond window of high aspect ratio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07506799A (ja) * 1991-12-20 1995-07-27 ノースカロライナ　ステート　ユニバーシティ ダイアモンドの化学的気相成長のための結晶核生成の強化
JP2006507204A (ja) * 2002-11-21 2006-03-02 エレメント シックス リミテッド 光学品質のダイヤモンド材料
JP2005306617A (ja) * 2004-04-16 2005-11-04 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜およびその製造方法
JP2007537127A (ja) * 2004-05-13 2007-12-20 チェン−ミン スン， ダイヤモンド担持半導体デバイスおよび形成方法

Also Published As

Publication number Publication date
JP7117281B2 (ja) 2022-08-12
KR20170104952A (ko) 2017-09-18
US20200157676A1 (en) 2020-05-21
US11891691B2 (en) 2024-02-06
JP2017226593A (ja) 2017-12-28
US10584412B2 (en) 2020-03-10
US20170260625A1 (en) 2017-09-14
US20220205084A1 (en) 2022-06-30
KR102019162B1 (ko) 2019-09-06
JP2020073433A (ja) 2020-05-14
US11313037B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
US20230193457A1 (en) Optically-finished thin diamond substrate or window of high aspect ratio and a method of production thereof
JP2022166059A (ja) 積層基板
TWI638900B (zh) 包括鑽石層及鑽石、碳化矽與可選的矽之複合層之基板
Auciello et al. Review on advances in microcrystalline, nanocrystalline and ultrananocrystalline diamond films-based micro/nano-electromechanical systems technologies
JP4009090B2 (ja) ダイヤモンド被覆非ダイヤモンド炭素部材の製造方法
JP2007277088A (ja) ダイヤモンド被覆非ダイヤモンド炭素部材
Mallik et al. Synthesis and characterisation of freestanding diamond coatings
JP3561102B2 (ja) Ｘ線透過材
LIU et al. Preparation of free-standing diamond films for high frequency SAW devices
Chung et al. Heteroepitaxial Growth of 3C-SiC Thin Films on Si (100) Substrates by Single Source Chenical Vapor Deposition for MEMS Applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240426