CN117242547A - 含碳材料的循环等离子体刻蚀 - Google Patents

含碳材料的循环等离子体刻蚀 Download PDF

Info

Publication number
CN117242547A
CN117242547A CN202280032710.5A CN202280032710A CN117242547A CN 117242547 A CN117242547 A CN 117242547A CN 202280032710 A CN202280032710 A CN 202280032710A CN 117242547 A CN117242547 A CN 117242547A
Authority
CN
China
Prior art keywords
gas
layer
plasma
substrate
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280032710.5A
Other languages
English (en)
Inventor
金允镐
张度
张仕昇
王明美
安德鲁·梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117242547A publication Critical patent/CN117242547A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

用于处理衬底的方法包括进行包括多个循环的循环工艺，其中该循环工艺包括：在等离子体处理室中，通过以下在含碳层中的凹部的侧壁上形成钝化层：将该衬底暴露于包括硼、硅或铝的第一气体，该含碳层设置在衬底上，用包括含氢气体、含氧气体或分子氮的第二气体吹扫该等离子体处理室，并将该衬底暴露于由该第二气体产生的等离子体，其中该多个循环中的每个循环使该凹部竖直地延伸到该含碳层中。

Description

含碳材料的循环等离子体刻蚀
相关申请的交叉引用
本申请要求2021年5月21日提交的美国非临时申请号17/327,305的权益，该美国非临时申请通过引用以其全文并入本文。
技术领域
本发明总体上涉及一种处理衬底的方法，并且在具体实施例中，涉及含碳材料的循环等离子体蚀刻。
背景技术
通常，诸如集成电路(IC)等半导体器件是通过在衬底上依次沉积和图案化电介质材料层、导电材料层和半导体材料层以形成集成在整体结构中的电子部件和互连元件(例如，晶体管、电阻器、电容器、金属线、触点和通孔)的网络来制造的。用于形成半导体器件的组成结构的许多处理步骤是使用等离子体工艺进行的。
半导体行业一再将半导体器件中的最小特征尺寸降低到几纳米以增加部件的封装密度。因此，半导体行业越来越需要等离子体处理技术以提供具有准确度、精确度和轮廓控制的图案化特征的工艺，通常在原子级尺寸上。应对这一挑战以及大容量IC制造所需的一致性和可重复性需要等离子体处理技术的进一步创新。
发明内容
根据本发明的实施例，用于处理衬底的方法包括进行包括多个循环的循环工艺，其中该循环工艺包括：在等离子体处理室中，通过以下在含碳层中的凹部的侧壁上形成钝化层：将该衬底暴露于包括硼、硅或铝的第一气体，该含碳层设置在衬底上，用包括含氢气体、含氧气体或分子氮的第二气体吹扫该等离子体处理室，并将该衬底暴露于由该第二气体产生的等离子体，其中该多个循环中的每个循环使该凹部竖直地延伸到该含碳层中。
根据本发明的实施例，用于处理衬底的方法包括在具有等离子体源的等离子体处理室中进行循环钝化工艺，该循环钝化工艺包括多个循环，其中该循环钝化工艺的循环包括：通过以下形成钝化层：在不对该等离子体源供电的情况下将该衬底暴露于包括硼、硅或铝的第一气体，该衬底包括含碳层，该第一气体与该含碳层相互作用以形成该钝化层，用包括氢气的第二气体吹扫该等离子体处理室，以及通过对该等离子体源供电将该衬底暴露于由该第二气体产生的等离子体。
根据本发明的实施例，用于处理衬底的方法包括进行循环蚀刻工艺的多个循环以在装载在处理室中的衬底的含碳层中形成凹部，每个循环包括：通过以下由该含碳层形成钝化层：将该衬底暴露于由包括含氢气体的第一气体形成的等离子体，在关闭该等离子体的电源之后，用包括硼和卤素的第二气体吹扫该处理室，以及用该第一气体吹扫该处理室并开启该等离子体的电源。
附图说明
为了更完整地理解本发明和其优点，现在将参考以下结合附图给出的描述，在这些附图中：
图1A-1K展示了根据各种实施例的在包括循环蚀刻工艺的半导体制造的示例工艺期间在各个阶段的示例衬底的截面图，其中图1A展示了包括图案化层堆叠、含碳层和下方层堆叠的来料衬底，图1B展示了硬掩模层图案化后的衬底，图1C展示了第一各向异性等离子体蚀刻后的衬底，图1D展示了第一次暴露于第一钝化气体后的衬底，图1E展示了第一次暴露于第二钝化气体的等离子体后的衬底，图1F展示了第二各向异性等离子体蚀刻后的衬底，图1G展示了第二次暴露于第一钝化气体、接着第二次暴露于第二钝化气体后的衬底，图1H展示了多个蚀刻和钝化循环后的衬底，图1I展示了在循环蚀刻工艺后最终暴露于第一钝化气体、接着最终暴露于第二钝化气体后的衬底，图1J展示了下方层堆叠的各向异性等离子体蚀刻后的衬底，以及图1K展示了，在另一个实施例中，第一次暴露于第三钝化气体的等离子体后的衬底；
图2A-2C展示了根据替代实施例的在循环蚀刻工艺期间在各个阶段的示例衬底的截面图，其中图2A展示了包括图案化硬掩模层、含碳层和下方层堆叠的来料衬底，并且展示了第一次暴露于第一钝化气体后的衬底，图2B展示了第一次暴露于第二钝化气体的等离子体后的衬底，图2C展示了第一各向异性等离子体蚀刻后的衬底。其余工艺与1D-1J中所展示的工艺相同。
图3A-3C展示了根据各种实施例的循环蚀刻工艺的方法的工艺流程图，其中图3A展示了实施例工艺流程(例如，图1C-1I)，图3B展示了替代实施例工艺流程(例如，图2A-2C、1E、1K和1F-1I)，以及图3C展示了另一替代实施例工艺流程；以及
图4展示了根据本披露的实施例的示例等离子体处理工具。
具体实施方式
本申请涉及半导体器件的制造，例如，包括半导体器件的集成电路，并且更具体地涉及存储器器件，诸如3D-NAND、3D-NOR或动态随机存取存储器(DRAM)器件以及3-D晶体管。制造此类器件的挑战之一涉及形成电路元件的保形、高纵横比特征(例如，接触孔)。
本申请的实施例披露了在含碳层中形成高纵横比特征的方法。
本披露的各种实施例描述了各向异性地蚀刻具有侧壁钝化的含碳层的改进方法。本申请的诸位发明人已经确认，用等离子体蚀刻形成高纵横比特征的常规技术可能引起许多问题，诸如弯曲、侧壁粗糙度和条纹，尤其是当蚀刻用作蚀刻掩模的非晶碳层时。本申请的诸位发明人已经进一步确认，这可能大概是由在蚀刻期间形成的侧壁的不良钝化引起的。
在下文中，图1A-1K展示了根据各种实施例的包括循环蚀刻工艺的半导体制造的步骤。图2A-2C中描述了根据替代实施例的步骤。然后参考图3A-3C描述了半导体制造的若干个实施例工艺流程。图4中展示了用于实施例方法的示例等离子体处理工具。
图1A展示了来料衬底100的截面图，该衬底包括在衬底100上形成的第一中间层102和第二中间层104；在第二中间层104上形成的下方层110；在下方层110上形成的含碳层120；在含碳层120上形成的硬掩模层130，在硬掩模层130上形成的第三中间层140和第四中间层150；以及在第四中间层150上形成的图案化层160。
在一个或多个实施例中，衬底100可以是硅晶片或绝缘体上硅(SOI)晶片。在某些实施例中，衬底可以包括硅锗晶片、碳化硅晶片、砷化镓晶片、氮化镓晶片和其他化合物半导体。在其他实施例中，衬底包括异质层，诸如硅上硅锗、硅上氮化镓、硅上硅碳、以及硅上硅或SOI衬底的层。
在各种实施例中，衬底100是半导体器件的一部分，并且可能经历了例如常规工艺之后的多个处理步骤。例如，半导体结构可以包括衬底100，在该衬底中形成各种器件区域。在此阶段，衬底100可以包括诸如浅沟槽隔离(STI)区域等隔离区域以及在其中形成的其他区域。
如图1A进一步所展示，衬底100可以包括第一和第二中间层102和104以及下方层110，它们共同可以被认为是包括衬底100的半导体器件的底层。在某些实施例中，第一和第二中间层102和104以及下方层110是电介质层，并且可以包括氧化硅、氮化硅、氧化物/氮化物层的交替层堆叠，或者可以在例如三维3D-NAND堆叠中使用的任何合适的材料。下面进一步描述第一和第二中间层102和104以及下方层110中的每一个。
在各种实施例中，第一中间层102可以是氧化物层诸如氧化硅层并且可以用作蚀刻停止层。第一中间层102可以使用适当的技术诸如气相沉积(包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD))以及其他等离子体工艺诸如等离子体增强CVD(PECVD)和其他工艺沉积在衬底100上。在一个实施例中，第一中间层102具有在10nm与30nm之间的厚度。
在各种实施例中，第二中间层104可以是硅基层，诸如氮化硅层，并且可以用作阻挡层以进一步支撑蚀刻停止层。第二中间层104可以使用适当的技术诸如气相沉积(包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD))以及其他等离子体工艺诸如等离子体增强CVD(PECVD)和其他工艺沉积。在一个实施例中，第二中间层104具有在200nm与250nm之间的厚度。尽管展示并描述了衬底100与下方层110之间的这些特定的中间层(第一和第二中间层102和104)，但是衬底100可以省略这些特定的中间层和/或包括不同的中间层。
可以在第二中间层104上形成下方层110。在各种实施例中，下方层110是目标层，其将用含碳层120作为蚀刻掩模被图案化为一个或多个特征，如下面进一步描述的。被蚀刻到另一层(例如，下方层110或如下面所述的，含碳层120)中的特征可以是任何合适的特征。例如，尽管本披露主要描述了关于本披露的图的“凹部”，但是将理解，使用本披露的实施例，可以在半导体层中形成其他合适的特征，包括线、孔、沟槽、通孔和/或其他合适的结构。在一个实施例中，下方层110可以是氧化硅层。在各种实施例中，下方层110可以包括膜的堆叠。在某些实施例中，下方层110可以包括电介质材料和/或导电材料(诸如氧化物、氧化硅、氮化硅、氮氧化硅、碳化硅、氮化钛、氮化钽、其合金以及其组合)的膜。在一个实施例中，下方层110可以是交替的氧化硅/氮化硅层。下方层110可以使用适当的技术诸如气相沉积(包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD))以及其他等离子体工艺诸如等离子体增强CVD(PECVD)和其他工艺沉积。在一个实施例中，下方层110具有在1μm与4μm之间的厚度。
如图1A还所展示，在下方层110上形成含碳层120。在各种实施例中，如下面进一步描述的，含碳层120可以被蚀刻以形成高纵横比特征，并且在随后的蚀刻步骤中被用作蚀刻掩模层(例如，用于蚀刻下方层110)。含碳层120可以使用例如适当的旋涂技术或气相沉积技术诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)以及其他等离子体工艺诸如等离子体增强CVD(PECVD)和其他工艺沉积在下方层110上。在一个实施例中，含碳层120具有在0.2μm与5μm之间的厚度。在一个替代实施例中，含碳层120具有在1μm与5μm之间的厚度。在另一个替代实施例中，含碳层120具有在2μm与4μm之间的厚度。在各种实施例中，含碳层120可以是非晶碳层(ACL)。在替代实施例中，含碳层120可以是其他合适的有机材料，其作为碳掩模，例如，旋涂碳硬掩模(SOH)材料或含硅抗反射涂膜(SiARC)。这些材料可以通过涂覆工艺诸如旋涂工艺形成。
可以在含碳层120上形成硬掩模层130。在各种实施例中，硬掩模层130可用于在循环蚀刻工艺期间图案化含碳层120。在一个实施例中，硬掩模层130可以包括氧化硅。在各种实施例中，硬掩模层130可以包括氮化硅、碳氮化硅(SiCN)、氧氮化硅(SiON)或碳氧化硅(SiOC)。在替代实施例中，硬掩模层130可以包括氮化钛。此外，硬掩模层130可以是堆叠的硬掩模，其包括例如使用两种不同材料的两个或更多个层。硬掩模层130的第一硬掩模可以包括金属基层诸如氮化钛、钛、氮化钽、钽、钨基化合物、钌基化合物或铝基化合物，并且硬掩模层130的第二硬掩模材料可以包括电介质层诸如SiO2、氮化硅、SiCN、SiOC、氮氧化硅、碳化硅、非晶硅或多晶硅。硬掩模层130可以使用沉积技术诸如气相沉积(包括化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD))以及其他等离子体工艺诸如等离子体增强CVD(PECVD)、溅射和其他工艺沉积。在一个实施例中，硬掩模层130具有约50nm至约500nm的厚度，例如，在一个实施例中100nm至300nm。
可以在硬掩模层130上形成第三中间层140。第三中间层140是任选层并且在各种实施例中可以是有机电介质层(ODL)。在某些实施例中，ODL可以包括光敏有机聚合物或蚀刻型有机化合物。在某些实施例中，ODL可以是聚丙烯酸酯树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂聚苯硫醚树脂或苯并环丁烯(BCB)。第三中间层140可以使用适当的旋涂技术沉积在硬掩模层130上。在一个实施例中，中间层140具有在100nm与800nm之间的厚度。
此外，如图1A所展示，可以在第三中间层140上形成第四中间层150。第四中间层150可以是硅抗反射涂层(SiARC)膜或其他抗反射涂层材料。第四中间层150可以使用例如适当的旋涂技术或气相沉积工艺沉积在第三中间层140上。在一个实施例中，第四中间层150具有在20nm与40nm之间的厚度。
尽管展示并描述了这些特定的第三和第四中间层140和150，但是本披露考虑了省略第三中间层140和/或第四中间层150或包括不同中间层的衬底100。
在各种实施例中，图案化层160可以是光刻胶层并且图案化以使得能够在含碳层120中形成相应特征。例如，当在硬掩模层130中形成相应特征时，图案化层160可以用作第一蚀刻掩模，并且随后在硬掩模层130中形成的特征可以在用于移除含碳层120的循环蚀刻工艺期间用作第二蚀刻掩模，使得图案化层160的特征致使在随后的蚀刻工艺期间保留在含碳层120中对应的特征，如下面描述的。在某些实施例中，光刻胶层可以包括248nm抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、EUV(极紫外)抗蚀剂或电子束(EB)敏感抗蚀剂。图案化层160可以使用合适的旋涂技术沉积在第四中间层150上。在一个实施例中，图案化层160具有在50nm与60nm厚之间的厚度。图案化层160的图案可以使用适当的光刻工艺(诸如EUV光刻工艺或EB光刻工艺)形成。
待使用图案化层160图案化的特征可以具有用于图案化层160的期望的关键尺寸或宽度。在一个实施例中，宽度可以在70nm与250nm之间。在替代实施例中，宽度可以是约90nm。提供这些值仅用于示例目的，因为待使用图案化层160图案化的特征可以具有任何合适的关键尺寸。宽度可以是光刻系统在显影之后可达到的光刻胶膜的关键尺寸。
本披露中的所有图，包括特征的纵横比，都不是按比例绘制的并且仅用于说明目的。
如图1B所展示，可以进行等离子体蚀刻工艺以移除硬掩模层130的一部分，以使用图案化层160作为蚀刻掩模来图案化硬掩模层130。在此阶段，由图案化层160限定的图案可以被转移到硬掩模层130。在各种实施例中，作为此蚀刻工艺的一部分，可以移除第三和第四中间层140和150以及图案化层160。尽管在该示例中仅展示了在含碳层120上的硬掩模层130，但是本披露还考虑了在硬掩模层130上形成的第三中间层140的一部分。在下文中，进一步描述了在具有侧壁钝化的含碳层120中形成特征的循环蚀刻工艺。
在图1C中，根据一个实施例，展示了循环蚀刻工艺的第一各向异性等离子体蚀刻工艺后的衬底100。循环蚀刻工艺可以在配备有一个或多个等离子体源(诸如电感耦合等离子体(ICP)、电容耦合等离子体(CCP)、微波等离子体(MW)或其他)的合适的等离子体处理室中进行。移除含碳层120的一部分以形成对应于硬掩模层130的图案的竖直凹部180。在第一等离子体蚀刻工艺后的此阶段，竖直凹部180具有的高度小于含碳层120的厚度。在一个实施例中，竖直凹部180具有的高度约为含碳层120的四分之一。竖直凹部180待通过循环蚀刻工艺的循环逐步延伸以形成含碳层120的高纵横比特征，如下面进一步描述的。
在各种实施例中，第一等离子体蚀刻工艺可以是反应离子蚀刻(RIE)工艺，并且可以使用蚀刻气体，例如，包括含氧气体(例如，O2或CO2)、含硫气体(例如，SO2或COS)、或含氮气体(例如，N2)或含氢气体(例如，H2或NH3)。蚀刻气体可以是以任何比率与任何组合混合的任何以上示例气体的混合物。此外，在某些实施例中，蚀刻气体可以进一步包含包括Ar、He、Xe或Ne的惰性气体的任选混合物。在某些实施例中，RIE工艺可以在1sccm与5000sccm之间的总气体流量、在1毫托与760托之间的压力、在-100℃与200℃之间的温度以及在100kHz与10GHz之间的操作频率下进行。在各种实施例中，RIE工艺可以用在10s与120s之间的工艺时间进行，例如，在一个实施例中10s至30s。为了说明，在一个实施例中，RIE工艺的蚀刻时间为60s，压力为15毫托，源功率为1500W，偏压功率为400W，O2流速为200sccm，SO2流速为200cccm，并且Ar流速为50sccm。可以选择RIE工艺的蚀刻气体以提供对掩模材料诸如SiO2、氮化硅和SiON的良好的蚀刻选择性。此外，等离子体蚀刻工艺的工艺参数可以关于随后的钝化步骤进行优化(例如，图1D和1E)以提供对侧壁保护层的良好选择性。
接下来，图1D展示了第一次暴露于第一钝化气体以在竖直凹部180中的含碳层120上形成中间层170A后的衬底。中间层170A在随后的等离子体蚀刻工艺步骤中提供侧壁钝化。在各种实施例中，中间层170A的形成可以通过在没有等离子体的情况下将衬底暴露于第一钝化气体来进行(等离子体关闭钝化步骤，即，当关闭等离子体的电源时)。在此阶段，第一钝化气体可以被吸附在竖直凹部180中的含碳层120上并且可以在没有等离子体的情况下与含碳层120的表面热反应。中间层170A可以是第一钝化气体的主要吸附或聚合物质。可以选择第一钝化气体和工艺参数以提供对硬掩模层130的良好选择性，尽管不是必需的。在图1D所展示的示例实施例中，第一钝化气体在含碳层120上的吸附对硬掩模层130不是选择性的，其中在含碳层120和硬掩模层130上形成中间层170A。此外，在暴露于第一钝化气体期间没有等离子体激发可以有利地使得能够在竖直凹部180中保形形成中间层170A。实施例方法也可以依赖于较少的等离子体使用，这可以提供功率效率和较长室寿命的益处。
在某些实施例中，第一钝化气体可以包括含硼气体、含硅气体或含铝气体。含硼气体的示例包括BCl3、BH3和BBr3。含硅气体的示例包括SiClxH4-x(x＝0-4)和Si2ClxH6-x(x＝0-6)。含铝气体的示例包括AlCl3和AlFx(CH3)3-x(x＝0-2)。在一些实施例中，第一钝化气体可以是以任何比率的任何以上这些气体的混合物。此外，在某些实施例中，第一钝化气体可以进一步包含包括Ar、He、Xe或Ne的惰性气体的任选混合物。在某些实施例中，中间层170A的形成可以在1sccm与5000sccm之间的总气体流量、在5毫托与760托之间的压力以及在-100℃与200℃之间的温度下进行。在各种实施例中，用第一钝化气体的等离子体关闭步骤可以用在1s与100s之间的工艺时间进行，例如，在一个实施例中10s至300s。可以选择一些工艺参数诸如流速、压力以提供中间层170A对侧壁的充分覆盖，同时保持工艺时间尽可能短以获得更好的工艺效率。此外，等离子体关闭钝化步骤的工艺参数可以关于先前的等离子体蚀刻工艺(例如，图1C)和随后的钝化步骤(等离子体开启钝化步骤)(例如，表1E)进行优化。
随后，图1E展示了第一次暴露于第二钝化气体的等离子体后的衬底100。与暴露于第一钝化气体(等离子体关闭钝化步骤)不同，暴露于第二钝化气体的这一步骤是在等离子体条件下进行的(等离子体开启钝化步骤)。在各种实施例中，暴露于第二钝化气体的等离子体可以化学地或物理地改性中间层170A以形成钝化层170B。此外，在某些实施例中，与中间层170A相比，钝化层170B可以在随后的等离子体蚀刻工艺中具有改进的抗蚀刻性，并且从而具有更好的侧壁钝化。
在各种实施例中，第二钝化气体可以包括第一含氢气体、第一含氧气体或分子氮(N2)。第一含氢气体的示例包括H2、CH4、HBr、CH3F、H2O、NH3及其组合。第一含氧气体的示例包括O2、CO、CO2及其组合。在某些实施例中，第二钝化气体可以是包括H2/N2、H2/O2、H2/CO、H2/CO2或H2/H2O的混合物。在其中第二钝化气体包括氢气的一些实施例中，第二钝化气体可以进一步包括混合气体，该混合气体包括以任何比率混合的O2、CO2、CO或N2。尽管不希望受到任何理论的限制，但是第二钝化气体的等离子体中的自由基物质可能负责改性中间层170A。此种改性可以导致增强的侧壁钝化。因此，可以选择等离子体处理系统和参数以实现优化的侧壁钝化。例如，在某些实施例中，可能期望具有适合于产生H2等离子体的高密度自由基的等离子体系统诸如电感耦合等离子体(ICP)或微波等离子体(MW)。此外，在一些实施例中，氧化和/或氮物质可以至少部分地诱导中间层170A的氧化和/或氮化。在一个实施例中，第一钝化气体包括BCl3并且第二钝化气体包括H2和N2。
此外，在某些实施例中，第二钝化气体可以进一步包含包括Ar、He、Xe或Ne的惰性气体的任选混合物。在某些实施例中，暴露于第二钝化气体的等离子体可以在1sccm与5000sccm之间的总气体流量、在1毫托与760托之间的压力、在-100℃与200℃之间的温度以及在100kHz与10GHz之间的操作频率下进行。在各种实施例中，暴露于第二钝化气体的等离子体可以用在1s与300s之间的工艺时间进行，例如，在一个实施例中1s至30s。为了说明在一个实施例中，工艺时间为约10-60s，压力为约5毫托至1托，源功率为约500W至2500W，偏压功率为约0W至500W，H2流速为约100sccm至400sccm，并且N2流速为约10sccm至75sccm。可以选择一些工艺参数诸如流速、压力以提供中间层170A的充分改性，同时保持工艺时间尽可能短以获得更好的工艺效率。此外，等离子体开启钝化步骤的工艺参数可以关于先前的等离子体蚀刻工艺(例如，图1C)和等离子体关闭钝化步骤(例如，表1D)进行优化。
在下文中，图1F展示了第二各向异性等离子体蚀刻工艺后的衬底100，对应于循环蚀刻工艺的第二循环的开始。在此阶段，第二各向异性蚀刻延伸并加深竖直凹部180。在各向异性地移除含碳层120的情况下，竖直凹部180在钝化层170B下方延伸。含碳层120的新暴露的外表面可以在如下的随后步骤中被钝化。在一个实施例中，在此阶段的竖直凹部180具有的高度约为含碳层120的一半。在第二各向异性等离子体蚀刻工艺期间，钝化层170B提供侧壁钝化，从而保持竖直凹部180的保形轮廓。钝化层170B的存在减少或防止有问题的“弯曲”，这是凹部特征的侧壁顶部附近的凹部特征的开口的不期望的加宽。这种弯曲可能导致半导体器件的关键尺寸的加宽，并且最终也可能导致制造的特征的坍塌。实施例方法可以通过增强的侧壁钝化来减轻或消除“弯曲”。
在各种实施例中，第二各向异性等离子体蚀刻工艺可以是第二反应离子蚀刻(RIE)工艺。在各种实施例中，第二RIE工艺可以使用与第一RIE工艺相同的蚀刻气体和工艺参数。在某些实施例中，第二RIE工艺可以使用与第一RIE工艺不同的经修改的蚀刻气体组成和工艺参数。
在第二各向异性等离子体蚀刻工艺之后，循环蚀刻工艺进行到第二钝化系列，即在没有等离子体的情况下第二次暴露于第一钝化气体和第二次暴露于第二钝化气体的等离子体(图1G)。如图1G所展示，钝化层170B可以沉积在竖直凹部180上。钝化层170B可以在随后的第三各向异性等离子体蚀刻工艺期间提供侧壁钝化。在各种实施例中，第二钝化系列可以使用与第一钝化系列相同的第一和/或第二钝化气体组成和工艺参数。在某些实施例中，第二钝化系列可以使用与第一钝化系列不同的第一和/或第二钝化气体组成和工艺参数。
根据如以上所展示的各种实施例(例如，图1C-1E，分别对应于各向异性等离子体蚀刻工艺、等离子体关闭钝化步骤和等离子体开启钝化步骤)，通过进行循环蚀刻工艺的多个循环，竖直凹部180可以逐步且保形地延伸，而没有太多弯曲或加宽关键尺寸。在各种实施例中，可以进行任意数量的循环直到可以实现期望水平的蚀刻。在某些实施例中，在一个或多个循环中，可以跳过各向异性等离子体蚀刻工艺，使得接下来的钝化系列可以紧接在先前钝化系列之后。此类实施例可以有利地用于改进钝化层的抗蚀刻性和/或确保钝化层覆盖整个凹部。
图1H展示了完成多个循环蚀刻循环后和最终的各向异性等离子体蚀刻工艺后的衬底。竖直凹部180延伸到下方层110并且暴露该下方层。钝化层170B的高度可以比竖直凹部180短。在某些实施例中，随后的制造步骤可以紧接着使用图案化为蚀刻掩模的含碳层120来蚀刻下方层110(图1J)。
在替代实施例中，如图1I所展示，在最终的各向异性等离子体蚀刻工艺之后，可以进行最终的钝化系列，即在没有等离子体的情况下再次暴露于第一钝化气体(等离子体关闭钝化步骤)和再次暴露于第二钝化气体的等离子体(等离子体开启钝化步骤)。在最终的钝化系列之后，钝化层170B完全覆盖含碳层120的侧壁。可以进行随后的制造步骤以使用图案化为蚀刻掩模的含碳层120来蚀刻下方层110(图1J)。在另一替代实施例中，可以通过在没有等离子体的情况下暴露于第一钝化气体但不暴露于第二钝化气体的等离子体来进行最终钝化。
在循环蚀刻工艺之后，可以进行蚀刻工艺以使用含碳层120作为蚀刻掩模图案化具有高纵横比的下方层110(图1J)。如图1J所展示，可以在下方层中形成竖直凹部190，转移含碳层120的图案。蚀刻工艺可以使用适当的蚀刻技术诸如干法蚀刻工艺或湿法蚀刻工艺和/或其组合来进行。在某些实施例中，用于下方层110的蚀刻工艺可以在与用于循环蚀刻工艺的等离子体系统不同的等离子体系统中进行；然而，用于下方层110的蚀刻工艺可以在与用于循环蚀刻工艺的等离子体系统相同的等离子体系统中进行。
在替代实施例中，循环蚀刻工艺的钝化可以额外使用第三钝化气体。图1K展示了根据此类实施例的第一次暴露于第三钝化气体的等离子体(作为额外步骤)后的衬底100。暴露于第三钝化气体的等离子体可以在第一次暴露于第二钝化气体的等离子之后(例如，在图1E之后)立即进行。此额外暴露步骤可以形成进一步改性的钝化层170C，其也可以提供增强的侧壁钝化。尽管此额外暴露步骤被展示和描述为循环蚀刻工艺的第一循环中的额外步骤，但是本披露考虑在循环蚀刻工艺期间的任何一个或多个循环中如此增加暴露于第三气体的等离子体。
在各种实施例中，第三钝化气体可以包括第二含氢气体、第二含氧气体或分子氮(N2)。第二含氢气体的示例包括H2、CH4、HBr、CH3F、H2O、NH3及其组合。第二含氧气体的示例包括O2、CO、CO2及其组合。在某些实施例中，第三钝化气体可以是包括H2/N2、H2/O2、H2/CO、H2/CO2或H2/H2O的混合物。在其中第三钝化气体包括氢气的一些实施例中，第三钝化气体可以进一步包括混合气体，该混合气体包括O2、CO2、CO或N2。此外，在某些实施例中，第三钝化气体可以进一步包含包括Ar、He、Xe或Ne的惰性气体的任选混合物。第三钝化气体可以具有与第二钝化气体不同的气体组成。在一个实施例中，第一钝化气体包括BCl3，第二钝化气体包括H2，并且第三钝化气体包括N2。
图2A-2C展示了根据替代实施例的在循环蚀刻工艺期间在各个阶段的示例衬底的截面图。
与先前实施例不同，在替代实施例中，循环蚀刻工艺可以开始于暴露于第一钝化气体(等离子体开启钝化步骤)，接着是第一各向异性等离子体蚀刻工艺(图2A-2C)。相比之下，在图1C-1E的先前实施例中，循环蚀刻工艺开始于暴露于第一各向异性等离子体蚀刻工艺，接着是第一钝化气体(等离子体开启钝化步骤)。
图2A展示了第一次暴露于第一钝化气体后的衬底100。此工艺遵循上述图1A-1B。因此，类似于图1B，衬底100包括第一和第二中间层102和104、下方层110、含碳层120、硬掩模层130。在此阶段，如所展示，由于还没有通过第一各向异性等离子体蚀刻工艺移除含碳层，所以在含碳层120中可能没有竖直凹部。然而，在不同的实施例中，来料衬底100可以具有通过其他工艺步骤形成的凹部。可以选择第一钝化气体和工艺参数以提供对硬掩模层130的良好选择性，尽管不是必需的。在图2A所展示的示例实施例中，第一钝化气体在含碳层120上的吸附对硬掩模层130不是选择性的，其中从而在含碳层120和硬掩模层130上形成中间层170A。
图2B展示了第一次暴露于第二钝化气体的等离子体后的衬底100，其中形成了钝化层170B。类似于上述先前实施例，暴露于第二钝化气体的等离子体可以化学地或物理地改性中间层170A以形成钝化层170B。此外，在某些实施例中，与中间层170A相比，钝化层170B可以在随后的等离子体蚀刻工艺步骤中具有改进的抗蚀刻性，并且从而具有更好的侧壁钝化。
图2C展示了类似于图1C中描述的第一各向异性等离子体蚀刻工艺的第一各向异性等离子体蚀刻工艺后的衬底100。通过移除含碳层120来形成竖直凹部180。在其中钝化层170B也在硬掩模层130上形成的某些实施例中，如图2C所展示，钝化层170B在硬掩模层130的侧壁上的部分可以改进第一各向异性等离子体蚀刻工艺以形成竖直凹部180。在此阶段，竖直凹部180的侧壁还没有被钝化层170B覆盖。循环蚀刻工艺可以进行到第二钝化系列(等离子体关闭和开启钝化步骤)以为接下来的各向异性等离子体蚀刻工艺提供侧壁钝化。在第二钝化系列之后，衬底可能类似于图1E，并且预计接下来的循环产生类似的结构(图1E-1I)。
图3A-3C展示了根据各种实施例的循环蚀刻工艺的方法的工艺流程图，其中图3A展示了实施例工艺流程(例如，图1C-1I)，图3B展示了替代实施例工艺流程(例如，图2A-2C、1E、1K和1F-1I)，以及图3C展示了在循环蚀刻工艺之后包括各向异性等离子体蚀刻的另一替代实施例工艺流程。这些工艺流程可以遵循以上讨论的图并且因此将不再描述。
图3A展示了在等离子体处理室中的循环蚀刻工艺的实施例工艺流程(例如，图1C-1I)。循环蚀刻工艺30开始于在包括含碳层的衬底上进行各向异性等离子体蚀刻以在含碳层中形成竖直凹部(框310A)(例如，图1C)。接下来，在没有等离子体的情况下(等离子体关闭钝化步骤)，将衬底暴露于包括硼、硅或铝的第一钝化气体以形成钝化层(框320A)(例如，图1D)。然后用包括氢气、氧气或分子氮(N2)的第二钝化气体吹扫包括衬底的等离子体处理室(框330A)。最后，将衬底暴露于第二钝化气体的等离子体(等离子体开启钝化步骤)(框340A)(例如，图1E)。可以循环此序列以逐步蚀刻含碳层以形成高纵横比特征。可以进行多个循环以达到期望的蚀刻水平(例如，图1F-1I)。
图3B展示了替代实施例工艺流程(例如，图2A-2C、1E、1K和1F-1I)，其中循环蚀刻工艺32开始于进行循环钝化工艺33。循环钝化工艺33开始于将衬底暴露于包括硼、硅或铝的第一气体(等离子体关闭钝化步骤)(框320B)(例如，图2A)。然后用包括氢气的第二气体吹扫等离子体处理室(框330B)，接着将衬底暴露于第二气体的等离子体(等离子体开启钝化步骤)(框340B)(例如，图2B)。可以重复这三个步骤(框320B、330B和340B)。任选地，循环钝化工艺33可以进行到用包括H2、N2、CH4、HBr、CH3F、H2O或NH3的第三气体吹扫等离子体处理室(框350B)，接着将衬底暴露于第三气体的等离子体(框360B)(例如，图1K)。可以重复这五个步骤(框320B、330B、340B、350B和360B)。循环钝化工艺33可以在任何暴露(框320B、340B或360B)之后完成。在完成循环钝化工艺33之后，进行各向异性等离子体蚀刻(框310B)，并且可以重复各向异性等离子体刻蚀(框310B)和循环钝化工艺33以达到期望的蚀刻水平(例如，图2A-2C和1E-1I)。
图3C展示了在循环蚀刻工艺之后包括各向异性等离子体蚀刻(例如，图1J)的另一替代实施例工艺流程。循环蚀刻工艺34可以开始于循环钝化工艺35。循环钝化工艺35开始于将包括含碳层的衬底暴露于包括含氢气体的第一气体的等离子体(等离子体开启钝化步骤)(框340C)。接下来，关闭等离子体的电源并用包括硼和卤素的第二气体吹扫处理室(等离子体关闭钝化步骤)(框320C)。然后用第一气体吹扫处理室并开启等离子体的电源(框330C)。可以重复这三个步骤以完成循环钝化工艺35的循环。在完成循环钝化工艺35之后，进行各向异性等离子体蚀刻(框310C)，并且可以重复各向异性等离子体刻蚀(框310C)和循环钝化工艺35以达到期望的蚀刻水平并形成含碳层的高纵横比特征。在完成循环蚀刻工艺34之后，可以进行第二各向异性等离子体蚀刻以使用含碳层作为蚀刻掩模来移除下方层。
在本披露的各种实施例中，循环蚀刻工艺可以在等离子体处理室中进行。图4中展示了用于实施例方法的示例等离子体处理工具。
在图4中，等离子体处理系统400包括等离子体处理室450，该等离子体处理室被配置为直接在装载到衬底固持器410上的衬底402上方维持等离子体。工艺气体可以通过气体入口422被引入等离子体处理室450并且可以通过气体出口424被泵出等离子体处理室450。气体入口422和气体出口424可以分别包括一组多个气体入口和气体出口。气体流速和室压力可以由联接到气体入口422和气体出口424的气体流量控制系统420控制。气体流量控制系统420可以包括各种部件，诸如高压气体罐、阀(例如，节流阀)、压力传感器、气体流量传感器、真空泵、管道和电子可编程控制器。RF偏置电源434和RF源电源430可以联接到等离子体处理室450的相应电极。衬底固持器410也可以是联接到RF偏置电源434的电极。RF源电源430被示出为联接到螺旋电极432，该螺旋电极围绕电介质侧壁416盘绕。在图4中，气体入口422是顶板412中的开口并且气体出口424是底板414中的开口。顶板412和底板414可以是导电的并且电连接到系统接地(参考电位)。
上述等离子体处理系统400的配置仅作为示例。在替代实施例中，各种替代配置可用于等离子体处理系统400。例如，可以使用电感耦合等离子体(ICP)，其中RF源功率耦接到顶部电介质盖上的平面线圈，或者使用等离子体处理室450中的圆盘形顶部电极产生的电容耦合等离子体(CCP)，气体入口和/或气体出口可以联接到侧壁等。在一些实施例中也可以使用脉冲RF电源和脉冲DC电源(与连续波RF电源相对)。此外，可以使用微波等离子体(MW)或其他合适的系统。在各种实施例中，RF功率、室压力、衬底温度、气体流速和其他等离子体工艺参数可以根据相应的工艺配方来选择。在一些实施例中，等离子体处理系统400可以是诸如螺旋谐振器等谐振器。在一个实施例中，可以使用适用于产生H2等离子体的高密度自由基的等离子体系统。
此外，本发明的实施例也可以应用于远程等离子体系统以及分批系统。例如，衬底固持器可以能够支撑多个晶片，当这些晶片穿过不同的等离子体区时它们围绕中心轴旋转。
如各种实施例中所述，通过等离子体蚀刻工艺同时形成的钝化层有助于防止或减少弯曲、侧壁粗糙度和条纹。在各种实施例中，侧壁钝化步骤可以包括在没有等离子体的情况下使用第一钝化气体形成钝化层(等离子体关闭钝化步骤)，接着用第二钝化气体进行等离子体处理(等离子体开启钝化步骤)。在各种实施例中使用等离子体关闭和开启钝化步骤可以提供比仅使用两个步骤中的一个更好的侧壁钝化。在含碳层的高纵横比特征的形成中，基于等离子体关闭和开启钝化的实施例方法可以有利地减轻弯曲和条纹，并且在不损害蚀刻速率的情况下改进侧壁表面粗糙度，从而提供具有改进质量的碳掩模。通过实施例方法实现的随后蚀刻工艺中的更好的碳掩模性能可以改进整个器件制造的工艺效率。此外，实施例方法可以通过使用较少的等离子体来提供功率效率和较长室寿命的益处(例如，在必须修理/更换等离子体处理室的室壁之前可以处理更多的晶片)。
这里总结了本发明的示例实施例。从说明书的整体以及本文提出的权利要求中也可以理解其他实施例。
示例1.用于处理衬底的方法包括进行包括多个循环的循环工艺，其中该循环工艺包括：在等离子体处理室中，通过以下在含碳层中的凹部的侧壁上形成钝化层：将该衬底暴露于包括硼、硅或铝的第一气体，该含碳层设置在衬底上，用包括含氢气体、含氧气体或分子氮的第二气体吹扫该等离子体处理室，并将该衬底暴露于由该第二气体产生的等离子体，其中该多个循环中的每个循环使该凹部竖直地延伸到该含碳层中。
示例2.如示例1所述的方法，其中，该循环工艺进一步包括：用由包括含氧气体、含硫气体、含氮气体或含氢气体的第三气体产生的第二等离子体延伸该含碳层中的该凹部。
示例3.如示例1或2之一所述的方法，其进一步包括，在暴露该衬底的主表面之后，重复将该衬底暴露于第一气体、吹扫该等离子体处理室以及将该衬底暴露于等离子体以使该钝化层延伸到该衬底。
示例4.如示例1至3之一所述的方法，其进一步包括：在形成该钝化层之前，通过经由使用蚀刻掩模进行各向异性等离子体蚀刻工艺来形成该凹部，该蚀刻掩模包括在该含碳层上的图案化掩模层，该衬底包括该含碳层和该图案化掩模层。
示例5.如示例1至4之一所述的方法，其中，该图案化掩模层包括氮化硅、氧化硅(SiO2)或氮氧化硅(SiON)。
示例6.如示例1至5之一所述的方法，其中，该各向异性等离子体蚀刻工艺用包括含氧气体、含硫气体、含氮气体或含氢气体的蚀刻气体进行。
示例7.如示例1至6之一所述的方法，其中，该含碳层包括非晶碳。
示例8.如示例1至7之一所述的方法，其进一步包括通过涂覆旋涂碳硬掩模(SOH)材料或含硅抗反射涂膜(SiARC)在该衬底上形成该含碳层。
示例9.如示例1至8之一所述的方法，其中，该第一气体包括BCl3、BH3、BBr3、SiClxH4-x(x＝0-4)、Si2ClxH6-x(x＝0-6)、AlCl3或AlFx(CH3)3-x(x＝0-2)。
示例10.如示例1至9之一所述的方法，其中，该含氢气体包括H2、H2O、CH4、HBr、CH3F、CH4、HBr、CH3F或NH3，该含氧气体包括O2、CO、CO2或H2O，并且该含氮气体包括N2或NH3。
示例11.一种用于处理衬底的方法，其包括在具有等离子体源的等离子体处理室中进行循环钝化工艺，该循环钝化工艺包括多个循环，其中该循环钝化工艺的循环包括：通过以下形成钝化层：在不对该等离子体源供电的情况下将该衬底暴露于包括硼、硅或铝的第一气体，该衬底包括含碳层，该第一气体与该含碳层相互作用以形成该钝化层，用包括氢气的第二气体吹扫该等离子体处理室，以及通过对该等离子体源供电将该衬底暴露于由该第二气体产生的等离子体。
示例12.如示例11所述的方法，其中，该第一气体包括BCl3、BH3、BBr3、SiClxH4-x(x＝0-4)、Si2ClxH6-x(x＝0-6)、AlCl3或AlFx(CH3)3-x(x＝0-2)，并且其中，该第二气体包括含氢等离子体。
示例13.如示例11或12之一所述的方法，其中，该第二气体包括H2、N2、O2、CO、CO2、H2O、CH4、HBr、CH3F、NH3、CH4、HBr、CH3F、H2O或NH3。
示例14.如示例11至13之一所述的方法，其进一步包括使用包括含氧气体、含硫气体、含氮气体或含氢气体的蚀刻气体进行各向异性等离子体蚀刻工艺以图案化该含碳层，其中该图案包括该含碳层中的竖直凹部。
示例15.如示例11至14之一所述的方法，其中，该循环钝化工艺的循环进一步包括：用第三气体吹扫该等离子体处理室；以及将该衬底暴露于第三气体的第三等离子体，其中该第三气体包括H2、N2、CH4、HBr、CH3F、H2O、O2或NH3，该第三气体不同于该第二气体。
示例16.一种用于处理衬底的方法，其包括进行循环蚀刻工艺的多个循环以在装载在处理室中的衬底的含碳层中形成凹部，每个循环包括：通过以下由该含碳层形成钝化层：将该衬底暴露于由包括含氢气体的第一气体形成的等离子体，在关闭该等离子体的电源之后，用包括硼和卤素的第二气体吹扫该处理室，以及用该第一气体吹扫该处理室并开启该等离子体的电源。
示例17.如示例16所述的方法，其中，该多个循环的循环进一步包括通过进行第一等离子体蚀刻工艺以各向异性地移除由第一蚀刻掩模暴露的该含碳层来延伸该凹部。
示例18.如示例16或17之一所述的方法，其进一步包括，在该循环蚀刻工艺之后，使用该含碳层作为第二蚀刻掩模来进行第二等离子体蚀刻工艺以各向异性地移除下方层。
示例19.如示例16至18之一所述的方法，该下方层包括氧化物、氧化硅(SiO2)、氮化硅、氮氧化硅(SiON)、碳化硅、氮化钛或氮化钽。
示例20.如示例16至19之一所述的方法，在进行该多个循环之后，该凹部具有在5与100之间的纵横比。
尽管已参考说明性实施例描述了本发明，但此描述并非旨在以限制性意义来解释。参考说明书，说明性实施例以及本发明的其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (20)

1.一种用于处理衬底的方法，该方法包括：
进行包括多个循环的循环工艺，其中该循环工艺包括：
在等离子体处理室中，通过以下在含碳层中的凹部的侧壁上形成钝化层：
将该衬底暴露于包括硼、硅或铝的第一气体，该含碳层设置在衬底上，
用包括含氢气体、含氧气体或含氮气体的第二气体吹扫该等离子体处理室，以及
将该衬底暴露于由该第二气体产生的等离子体，
其中该多个循环中的每个循环使该凹部竖直地延伸到该含碳层中。
2.如权利要求1所述的方法，其中，该循环工艺进一步包括：
用由包括含氧气体、含硫气体、含氮气体或含氢气体的第三气体产生的第二等离子体延伸该含碳层中的该凹部。
3.如权利要求2所述的方法，其进一步包括，在暴露该衬底的主表面之后，重复将该衬底暴露于第一气体、吹扫该等离子体处理室以及将该衬底暴露于等离子体以使该钝化层延伸到该衬底。
4.如权利要求1所述的方法，其进一步包括：
在形成该钝化层之前，通过经由使用蚀刻掩模进行各向异性等离子体蚀刻工艺来形成该凹部，该蚀刻掩模包括在该含碳层上的图案化掩模层，该衬底包括该含碳层和该图案化掩模层。
5.如权利要求4所述的方法，其中，该图案化掩模层包括氮化硅、氧化硅(SiO2)或氮氧化硅(SiON)。
6.如权利要求4所述的方法，其中，该各向异性等离子体蚀刻工艺用包括含氧气体、含硫气体、含氮气体或含氢气体的蚀刻气体进行。
7.如权利要求1所述的方法，其中，该含碳层包括非晶碳。
8.如权利要求1所述的方法，其进一步包括通过涂覆旋涂碳硬掩模(SOH)材料或含硅抗反射涂膜(SiARC)在该衬底上形成该含碳层。
9.如权利要求1所述的方法，其中，该第一气体包括BCl3、BH3、BBr3、SiClxH4-x(x＝0-4)、Si2ClxH6-x(x＝0-6)、AlCl3或AlFx(CH3)3-x(x＝0-2)。
10.如权利要求1所述的方法，其中，该含氢气体包括H2、H2O、CH4、HBr、CH3F、CH4、HBr、CH3F或NH3，该含氧气体包括O2、CO、CO2或H2O，并且该含氮气体包括N2或NH3。
11.一种用于处理衬底的方法，该方法包括：
在具有等离子体源的等离子体处理室中进行循环钝化工艺，该循环钝化工艺包括多个循环，其中该循环钝化工艺的循环包括：
通过以下形成钝化层
在不对该等离子体源供电的情况下将该衬底暴露于包括硼、硅或铝的第一气体，该衬底包括含碳层，该第一气体与该含碳层相互作用以形成该钝化层，
用包括氢气的第二气体吹扫该等离子体处理室，以及
通过对该等离子体源供电将该衬底暴露于由该第二气体产生的等离子体。
12.如权利要求11所述的方法，其中，该第一气体包括BCl3、BH3、BBr3、SiClxH4-x(x＝0-4)、Si2ClxH6-x(x＝0-6)、AlCl3或AlFx(CH3)3-x(x＝0-2)。
13.如权利要求11所述的方法，其中，该第二气体包括H2、N2、O2、CO、CO2、H2O、CH4、HBr、CH3F、NH3、CH4、HBr、CH3F、H2O或NH3。
14.如权利要求11所述的方法，其进一步包括
使用包括含氧气体、含硫气体、含氮气体或含氢气体的蚀刻气体进行各向异性等离子体蚀刻工艺以图案化该含碳层，其中该图案包括该含碳层中的竖直凹部。
15.如权利要求11所述的方法，其中，该循环钝化工艺的循环进一步包括：
用第三气体吹扫该等离子体处理室；以及
将该衬底暴露于第三气体的第三等离子体，其中该第三气体包括H2、N2、CH4、HBr、CH3F、H2O、O2或NH3，该第三气体不同于该第二气体。
16.一种用于处理衬底的方法，该方法包括：
进行循环蚀刻工艺的多个循环以在装载在处理室中的衬底的含碳层中形成凹部，每个循环包括：
通过以下由该含碳层形成钝化层
将该衬底暴露于由包括含氢气体的第一气体形成的等离子体，
在关闭该等离子体的电源之后，用包括硼和卤素的第二气体吹扫该处理室，以及
用该第一气体吹扫该处理室并开启该等离子体的电源。
17.如权利要求16所述的方法，其中，该多个循环的循环进一步包括通过进行第一等离子体蚀刻工艺以各向异性地移除由第一蚀刻掩模暴露的该含碳层来延伸该凹部。
18.如权利要求17所述的方法，其进一步包括，在该循环蚀刻工艺之后，使用该含碳层作为第二蚀刻掩模来进行第二等离子体蚀刻工艺以各向异性地移除下方层。
19.如权利要求18所述的方法，该下方层包括氧化物、氧化硅(SiO2)、氮化硅、氮氧化硅(SiON)、碳化硅、氮化钛或氮化钽。
20.如权利要求16所述的方法，在进行该多个循环之后，该凹部具有在5与100之间的纵横比。
CN202280032710.5A 2021-05-21 2022-04-20 含碳材料的循环等离子体刻蚀 Pending CN117242547A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/327,305 2021-05-21
US17/327,305 US11538692B2 (en) 2021-05-21 2021-05-21 Cyclic plasma etching of carbon-containing materials
PCT/US2022/025534 WO2022245461A1 (en) 2021-05-21 2022-04-20 Cyclic plasma etching of carbon-containing materials

Publications (1)

Publication Number Publication Date
CN117242547A true CN117242547A (zh) 2023-12-15

Family

ID=84103142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280032710.5A Pending CN117242547A (zh) 2021-05-21 2022-04-20 含碳材料的循环等离子体刻蚀

Country Status (6)

Country Link
US (1) US11538692B2 (zh)
JP (1) JP2024519085A (zh)
KR (1) KR20240011725A (zh)
CN (1) CN117242547A (zh)
TW (1) TW202312270A (zh)
WO (1) WO2022245461A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
US20210391181A1 (en) * 2020-06-15 2021-12-16 Tokyo Electron Limited Forming a semiconductor device using a protective layer

Also Published As

Publication number Publication date
JP2024519085A (ja) 2024-05-08
TW202312270A (zh) 2023-03-16
US11538692B2 (en) 2022-12-27
KR20240011725A (ko) 2024-01-26
US20220375759A1 (en) 2022-11-24
WO2022245461A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP7267926B2 (ja) 半導体デバイス製造における酸化スズ膜
TWI759747B (zh) 形成氮碳氧化矽薄膜的方法
CN107278324B (zh) 用于图案化的掩模蚀刻
US7294580B2 (en) Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
JP2021511673A (ja) パターニングにおける酸化スズマンドレル
CN111316405A (zh) 用于3d nand和dram应用的含有-nh2官能团的氢氟烃
WO2013192323A1 (en) Sidewall protection of low-k material during etching and ashing
US7858270B2 (en) Method for etching using a multi-layer mask
JP7241894B2 (ja) 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法
TW202029334A (zh) 半導體裝置之製造方法及系統
US11538692B2 (en) Cyclic plasma etching of carbon-containing materials
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
US20230369064A1 (en) Pre-etch treatment for metal etch
WO2020170865A1 (ja) 半導体装置の製造方法
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
TWI844483B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
US20240249936A1 (en) Methods for reducing micro and macro scalloping on semiconductor devices
KR20220085728A (ko) 반도체 패터닝 애플리케이션들을 위한 틴 옥사이드 및 틴 카바이드 재료들
TW202422701A (zh) 高深寬比接點(harc)蝕刻
JP2024521903A (ja) 繰り返しプラズマ処理
TW202349493A (zh) 多晶半導體的蝕刻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination