CN103140920A - 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置 - Google Patents

薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置 Download PDF

Info

Publication number
CN103140920A
CN103140920A CN2011800470232A CN201180047023A CN103140920A CN 103140920 A CN103140920 A CN 103140920A CN 2011800470232 A CN2011800470232 A CN 2011800470232A CN 201180047023 A CN201180047023 A CN 201180047023A CN 103140920 A CN103140920 A CN 103140920A
Authority
CN
China
Prior art keywords
film transistor
thin
metal oxide
protective layer
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800470232A
Other languages
English (en)
Other versions
CN103140920B (zh
Inventor
今村千裕
原田由香里
小山浩晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN103140920A publication Critical patent/CN103140920A/zh
Application granted granted Critical
Publication of CN103140920B publication Critical patent/CN103140920B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种可以高质量且低成本制造的薄膜晶体管、制造该薄膜晶体管的方法以及装备有该薄膜晶体管的图像显示装置。一种薄膜晶体管，在绝缘基板上至少包括：栅电极；栅极绝缘层；源电极；漏电极；包含半导体区和绝缘区的金属氧化物层，半导体区和绝缘区中的每一个由相同的金属氧化物材料组成；和绝缘保护层。半导体区包括在源电极与漏电极之间的区域，且其覆盖源电极和栅电极中的每一个的一部分。半导体区形成在栅极绝缘层与绝缘保护层之间以与栅极绝缘层和绝缘保护层中的至少一层邻接。与半导体区邻接的栅极绝缘层或绝缘保护层的一部分中含有的氢原子浓度设定在1X1020/cm3至5X1022/cm3的范围内，包括端点值。不与半导体区邻接的栅极绝缘层或绝缘保护层的另一部分中含有的氢原子浓度设定为低于1X1020/cm3。

Description

薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
技术领域
本发明涉及薄膜晶体管、制造薄膜晶体管的方法以及装备有薄膜晶体管的图像显示装置。
背景技术
通过具有非晶硅或多晶硅沟道层的薄膜晶体管来驱动的有源矩阵FPD（平板显示器）是普通FPD的主流。
高品质的非晶硅或多晶硅的生产需要大约300°C的高沉积温度。由于该原因，为了制造柔性器件，必须使用非常昂贵的高吸水性膜，即，很难与高热阻的聚胺亚酰膜共同使用的膜，作为它们的基板。
近些年来，积极地研究利用有机半导体材料的薄膜晶体管。
由于这种有机半导体材料可以在印刷工艺中制造，而不需要利用真空工艺，因此，潜在地可以降低成本制造它们。
有机半导体材料还有一个优点是，它们可以安装在柔性塑料基板上。
然而，有机半导体材料具有非常低的迁移率和低抗老化能力，因此他们不被广泛应用。
在这样的情况下，最近人们开始关注能够在低温下形成的金属氧化物半导体材料。
在非专利文献1中公开了一种薄膜晶体管，其通过在PET（聚对苯二甲酸乙二醇酯）基板上形成非晶InGaZnO材料，一种在低温下可形成的金属氧化物半导体材料的实例，作为沟道层来制造，具有包括大约10cm2/Vs的迁移率的优良特性。
具有这种高迁移率的晶体管可以在室温下制造，使得能够在诸如PET的便宜且广泛引用的塑料基板上形成晶体管。这导致增强了对轻且持久柔韧的显示器的广泛应用的期望。
引用列表：
非专利文献1
K.Nomura,et al,Nature,432,48,8,2004
发明内容
发明要解决的技术问题
如在非专利文献1中所述，通常使用湿法蚀刻来涂敷金属氧化物半导体材料作为沟道层。
然而，湿法蚀刻会带来缺点，诸如低的微制造精度，和由于干法工艺的必然性导致的低产量。
为了处理这些缺点，本发明旨在提供一种利用金属氧化物半导体材料的底栅薄膜晶体管，由于除去了用于半导体层的构图工艺，因此其可以高质量且低成本地制造。本发明旨在提供制造这种底栅薄膜晶体管的方法，和提供装备有该底栅薄膜晶体管的图像显示装置。
解决技术问题的手段
本发明权利要求1中所述的发明方案是一种薄膜晶体管。该薄膜晶体管包括：在绝缘基板上的至少一个栅电极、一个栅极绝缘层、源电极、漏电极、包括半导体区和绝缘区的金属氧化物层和绝缘保护层，半导体区和绝缘区中的每一个由相同的金属氧化物材料组成。半导体区包括在源电极与漏电极之间的区域，且覆盖在源电极和栅电极中的每一个的一部分上。该半导体区形成在栅极绝缘层与绝缘保护层之间以邻接栅极绝缘层与绝缘保护层中的至少一层。邻接于半导体区的栅极绝缘层或绝缘保护层的一部分在其中含有氢原子。将栅极绝缘层或绝缘保护层的这部分中含有的氢原子浓度设置在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。不与半导体区邻接的栅极绝缘层或绝缘保护层的另一部分在其中含有氢原子。将栅极绝缘层或绝缘保护层的该另一部分中含有的氢原子浓度设置为低于1X1020/cm3。
接着，本发明权利要求2中所述的发明方案是根据权利要求1的薄膜晶体管。在根据权利要求2的薄膜晶体管中，栅电极形成在绝缘基板上，且栅极绝缘层形成在栅电极和绝缘基板上，金属氧化物层形成在栅极绝缘层上，且源电极和漏电极形成在金属氧化物层上以邻接半导体区。绝缘保护层形成在源电极、漏电极和金属氧化物层上，且栅极绝缘层由邻接于金属氧化物层中的半导体区的第一栅极绝缘层和邻接于金属氧化物层中的绝缘区的第二栅极绝缘层组成。将第一栅极绝缘层中含有的氢原子浓度设置在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。将第二栅极绝缘层中含有的氢原子浓度设置为低于1X1020/cm3。
接着，本发明权利要求3中所述的发明方案是根据权利要求2的薄膜晶体管，其中，第一栅极绝缘层由氮化硅组成。
本发明权利要求4中所述的发明方案是根据权利要求2或3的薄膜晶体管，其中，第二栅极绝缘层包括氧化硅、氮化硅、氧氮化硅和氧化铝中的任何一种。
本发明权利要求5中所述的发明方案是根据权利要求1的薄膜晶体管，其中，栅电极形成在绝缘基板上，且栅极绝缘层形成在栅电极和绝缘基板上。金属氧化物层形成在栅极绝缘层上，源电极和漏电极形成在栅极绝缘层上，且金属氧化物层形成在栅极绝缘层、源电极和漏电极上。绝缘保护层形成在源电极、漏电极和金属氧化物层上，且绝缘保护层由邻接于金属氧化物层中的半导体区的第一绝缘保护层和邻接于金属氧化物层中的绝缘区的第二绝缘保护层组成。将第一绝缘保护层中含有的氢原子浓度设置在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。将第二绝缘保护层中含有的氢原子浓度设置为低于1X1020/cm3。
接着，本发明权利要求6中所述的发明方案是根据权利要求5的薄膜晶体管，其中，第一绝缘保护层由氮化硅组成。
本发明权利要求7中所述的发明方案是根据权利要求5或6的薄膜晶体管，其中，第二绝缘保护层包括氧化硅、氮化硅、氧氮化硅和氧化铝中的任何一种。
本发明权利要求8中所述的发明方案是根据权利要求1至7中的任意一项的薄膜晶体管，其中将半导体区的导电率设置在从10-7S/cm至10-3S/cm的范围内，包括端点值，且将绝缘区的导电率设置为小于10-9S/cm。
接着，本发明权利要求9中所述的发明方案是根据权利要求1至8中的任意一项的薄膜晶体管，其中金属氧化物材料包括铟、锌和镓中的任何一种。
本发明权利要求10中所述的发明方案是根据权利要求1至9中的任意一项的薄膜晶体管，其中绝缘基板是树脂基板。
本发明权利要求11中所述的发明方案是图像显示装置。该图像显示装置包括：装备有根据权利要求1至10中任意一项的薄膜晶体管的薄膜晶体管阵列；和图像显示介质。
本发明权利要求12中所述的发明方案是根据权利要求11的图像显示装置，其中所述图像显示介质是电泳显示介质。
本发明权利要求13中所述的发明方案是制造薄膜晶体管的方法。该薄膜晶体管包括：在绝缘基板上的至少一个栅电极、栅极绝缘层、源电极、漏电极和包括半导体区和绝缘区的金属氧化物层。半导体区和绝缘区中的每一个由相同的金属氧化物材料组成。该薄膜晶体管包括绝缘保护层。该方法包括下述步骤：利用相同的金属氧化物材料同时形成金属氧化物层中的半导体区和绝缘区；在栅极绝缘层与绝缘保护层之间如此形成半导体区以使得半导体区与栅极绝缘层和绝缘保护层中的至少一层邻接；以及利用CVD形成栅极绝缘层或绝缘保护层中的一部分。栅极绝缘层或绝缘保护层中的该部分邻接于半导体区。
接着，本发明权利要求14中所述的发明方案是根据权利要求13的制造薄膜晶体管的方法。该方法还包括：依次的下述步骤：在绝缘基板上形成栅电极；在栅电极和绝缘基板上形成栅极绝缘层；在栅极绝缘层上形成金属氧化物层；在金属氧化物层上如此形成源电极和漏电极从而源电极和漏电极邻接于半导体区；以及在源电极、漏电极和金属氧化物层上形成绝缘保护层。在该方法中，形成栅极绝缘层的步骤还包括下述步骤：利用CVD在绝缘基板和栅电极上形成第一栅极绝缘层以邻接于金属氧化物层中的半导体区；和利用CVD在绝缘基板和栅电极上形成第二栅极绝缘层以邻接于金属氧化物层中的绝缘区。
本发明权利要求15中所述的发明方案是根据权利要求13的制造薄膜晶体管的方法。该方法还包括：依次的下述步骤：在绝缘基板上形成栅电极；在栅电极和绝缘基板上形成栅极绝缘层；在栅极绝缘层上形成源电极和漏电极；在栅极绝缘层、源电极和漏电极上形成金属氧化物层；在源电极、漏电极和金属氧化物层上形成绝缘保护层。在该方法中，形成绝缘保护层的步骤还包括下述步骤：利用CVD在金属氧化物层中的半导体区上形成第一绝缘保护层以邻接于半导体区；和利用CVD在金属氧化物层中的绝缘区上形成第二绝缘保护层以邻接于绝缘区。
发明效果
根据本发明权利要求1中所述的发明方案，基于金属氧化物半导体的底栅薄膜晶体管能够省略金属氧化物层的构图工艺，即湿法蚀刻工艺。这使得能够简化薄膜晶体管的制造工艺。
这提供了可高质量且低成本制造的薄膜晶体管和制造该薄膜晶体管的方法，以及装备有该薄膜晶体管的图像显示装置。
根据本发明权利要求2中所述的发明方案，形成在第一栅极绝缘层上作为金属氧化物层的半导体区的导电率高于形成在第二栅极绝缘层上作为金属氧化物层的绝缘区的导电率。
值得注意的是，本发明基于改变膜中的成分来使得金属氧化物层中的导电率易于控制的事实。如果用作金属氧化物层的基础层的栅极绝缘层含有氢原子，氢原子从栅极绝缘层扩散到金属氧化物层，且扩散的氢原子充当施主。这增加了导电率。
第一栅极绝缘层和第二栅极绝缘层的每一个中的氢原子浓度被改变。这种改变，在构成薄膜晶体管的金属氧化物层的沉积期间，允许同时形成分别在栅极绝缘层上具有高氢原子浓度的和在栅极绝缘上具有低氢原子浓度的半导体区和绝缘区。即，半导体区具有高导电率并显示半导体特性，而绝缘区具有低导电率且显示绝缘特性。这导致消除了半导体层的构图工艺。
根据本发明权利要求5中所述的发明方案，形成在第一绝缘保护层下方的金属氧化物层的导电率高于形成在第二绝缘保护层下方的金属氧化物层的导电率。
值得注意的是，本发明基于改变膜中的成分来使得金属氧化物层中的导电率易于控制的事实。如果邻接于金属氧化物层的绝缘保护层含有氢原子，氢原子从绝缘保护层扩散到金属氧化物层，以便于扩散的氢原子充当施主。这增加了金属氧化物的导电率。
第一栅极绝缘层和第二栅极绝缘层的每一个中的氢原子浓度被改变。这种改变，在构成薄膜晶体管的金属氧化物层的沉积期间，允许同时形成分别在栅极绝缘层上具有高氢原子浓度的和在栅极绝缘上具有低氢原子浓度的半导体区和绝缘区。即，半导体区具有高导电率并显示半导体特性，而绝缘区具有低导电率且显示绝缘特性。这导致消除了半导体层的构图工艺。
改变邻接于金属氧化物层的第一绝缘保护层中的和第二绝缘保护层中的氢原子浓度。这些改变允许在形成于绝缘保护层下方的单一金属氧化物层中形成具有不同导电率特性的区域。即，尽管是单一的金属氧化物层，半导体区形成在金属氧化物层的一部分中，其位于具有高氢原子浓度的第一绝缘保护层的下方；而绝缘区形成在金属氧化物层的另一部分，其位于具有低氢原子浓度的第二绝缘保护层下方。
根据本发明权利要求8中所述的发明方案，栅极绝缘层和包括半导体区和绝缘区的金属氧化物层如此沉积以使得将半导体区的导电率设置在从10-7S/cm至10-3S/cm的范围内，包括端点值，而将绝缘区的导电率设置为小于10-9S/cm。这使得能够获得具有高可靠性的薄膜晶体管。
根据本发明权利要求9中所述的发明方案，金属氧化物材料包括铟、锌和镓中的任何一种。这使得能够获得具有优良晶体管特性的薄膜晶体管。
根据本发明权利要求10中所述的发明方案，绝缘基板为树脂基板，使得能够获得重量轻的柔性薄膜晶体管。
根据本发明权利要求5中所述的发明方案，第一栅极绝缘层由通过CVD沉积的氮化硅形成。这容易使第一栅极绝缘层中的氢原子浓度在从1X1020/cm3至5X1022/cm3的范围内，包括端点值，且能够使栅极绝缘层具有充足的耐压。
根据本发明权利要求13中所述的发明方案，在例如大约150°C的低温下通过CVD沉积的氮化硅层具有许多来自原材料的氢原子，具体地，通常NH3用作原材料。由于该原因，氢原子很可能扩散到邻接于氮化硅层的金属氧化物层中，导致容易增加半导体区的导电率。
根据本发明权利要求14中所述的发明方案，利用通过CVD形成的氧化硅形成第二栅极绝缘层使得能够容易控制金属氧化物层，即，绝缘层，中的氢原子浓度，使之等于或低于1020/cm3。此外，能够使得第二栅极绝缘层作为栅极绝缘层具有足够的耐压。
根据本发明权利要求15中所述的发明方案，利用通过CVD形成的氧化硅形成第二绝缘保护层使得能够容易控制金属氧化物层，即，绝缘层，中的氢原子浓度，使之等于或低于1020/cm3。此外，能够使得第二绝缘保护层作为栅极绝缘层具有足够的耐压。
附图的简要描述
图1是示意性示出根据本发明第一实施例的薄膜晶体管的横截面图；
图2是示意性示出根据本发明第一实施例的第一实例、第二实例和第二比较实例中的每一个的薄膜晶体管的横截面图；
图3是示意性示出根据本发明第一实施例的第三实例的薄膜晶体管的横截面图；
图4是示意性示出根据本发明第一实施例的第三实例的图像显示装置的横截面图；
图5是示意性示出根据本发明第一实施例的第一和第三比较实例中的每一个的薄膜晶体管的横截面图；
图6是示出根据本发明第二实施例的薄膜晶体管的示意性横截面图；
图7是示出根据本发明第二实施例的第四实例、第五实例、第六实例和第一比较实例中的每一个的薄膜晶体管的示意性横截面图；
图8是示出根据本发明第二实施例的第四实例、第五实例、第六实例和第一比较实例中的每一个的图像显示装置的一个像素的示意性横截面图；
图9是示出根据本发明第二实施例的第五实例和第五比较实例中的每一个的薄膜晶体管的示意性横截面图；
图10是示出根据本发明第二实施例的第五实例和第五比较实例中的每一个的图像显示装置的一个像素的示意性横截面图。
实施例的详细说明
根据本发明的每一薄膜晶体管包括：绝缘基板上的栅电极、栅极绝缘层、源电极、漏电极、具有由相同金属氧化物材料组成的半导体区和绝缘层的金属氧化物层、以及绝缘保护层。所述半导体区包括在源电极与漏电极之间的区域，其覆盖源电极和栅电极中的每一个的一部分。
该半导体区如此形成在栅极绝缘层与绝缘保护层之间以便于邻接栅极绝缘层和绝缘保护层中的任意一层。
将栅极绝缘层或绝缘保护层中与半导体区邻接的部分中含有的氢原子浓度设置在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。将栅极绝缘层或绝缘保护层中不与半导体区邻接的另外的部分中含有的氢原子浓度设置为低于1X1020/cm3。
这导致：
金属氧化层中的一部分，其接触栅极绝缘层中具有高氢原子浓度的部分或接触具有高氢原子浓度的绝缘保护层，成为半导体区；而
金属氧化层的另一部分，其接触栅极绝缘层中具有低氢原子浓度的另一部分或接触绝缘保护层中具有低氢原子浓度的另一部分，成为绝缘区。
因此，能够将半导体区与绝缘区分离，而不需对金属氧化物层构图。
接着，下文将详细描述作为本发明的具体结构实例的第一和第二实施例。
第一实施例
参考附图，将详细描述根据本发明第一实施例的薄膜晶体管和装备有该薄膜晶体管的图像显示装置的结构、以及制造该薄膜晶体管的方法。
（结构）
参考图1，将详细描述根据第一实施例的薄膜晶体管的结构。
参考图1，薄膜晶体管1由绝缘基板2、栅电极4、栅极绝缘层6、半导体区8、绝缘区10、源电极12和漏电极14组成。
具体地，将薄膜晶体管1设计为底栅顶接触薄膜晶体管。
（绝缘基板2的详细结构）
下文，将参考图1来详细描述绝缘基板2的具体结构。
作为绝缘基板2的材料，例如，可以使用玻璃或塑料基板。
在第一实施例中，使用塑料基板作为绝缘基板2的材料，以便于将树脂基板形成为绝缘基板2。
作为塑料基板，例如，可以使用聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚乙烯硫化物、聚醚砜（PES）、聚烯烃、聚对苯二甲酸乙二醇酯、聚乙烯萘甲醛（PEN）、环烯聚合物、聚醚砜、三乙酰纤维素、聚氟乙烯膜、乙烯基四氟乙烯共聚物树脂、耐风化的聚对苯二甲酸乙二醇酯、耐风化的聚丙烯、玻璃纤维强化丙烯酸树脂膜、玻璃纤维强化聚碳酸酯、透明聚酰亚胺、氟基树脂、环聚烯烃等。
可以使用这些基板中的单一基板，且可以使用通过叠加两层或更多的基板形成的复合基板。可以将在其上形成诸如滤色镜的树脂层的基板叠加到玻璃或塑料基板上。
（栅电极4的具体结构）
下文，将参考图1来详细描述栅电极4的具体结构。
将栅电极4行成为覆盖绝缘基板2的一部分。
作为栅电极4的材料，优选可以优选使用氧化物，例如，氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化镉（CdO）、氧化铟镉（CdIn2O4）、氧化锡镉（Cd2SnO4）、氧化锡锌（Zn2SnO4）或氧化铟锌（In-Zn-O）。
利用诸如掺杂的上述氧化物材料作为栅电极4的材料是优选的以增加导电率。例如，可以使用锡掺杂的氧化铟、钼掺杂的氧化铟、钛掺杂的氧化铟、锑掺杂的氧化锡、氟掺杂的氧化锡、铟掺杂的氧化锌、铝掺杂的氧化锌、镓掺杂的氧化锌或其他类似的掺杂氧化物材料。在这些掺杂氧化物材料中被称为ITO的掺锡氧化铟由于其低电阻系数而特别适合。
例如，利用诸如Au、Ag、Cu、Cr、Al、Mg或Li的低阻抗金属材料作为栅电极4的材料是合适的。
可以使用导电氧化物材料和低阻抗金属材料的叠层作为栅电极4的材料。在这种情况下，导电氧化物膜、金属膜和导电氧化物膜的三层叠层特别适合用于防止金属材料的氧化和老化。
利用诸如聚乙烯基二氧噻吩（PEDOT）的有机导电材料作为栅电极4的材料是合适的。
（栅极绝缘层6的具体结构）
下文，将参考图1来具体描述栅极绝缘层6的具体结构。
将栅极绝缘层6形成在绝缘基板2和栅电极4上以覆盖栅电极4的一部分。栅极绝缘层6由第一栅极绝缘层6a和第二栅极绝缘层6b组成。
栅极绝缘层6的厚度优选在从50nm至2μm的范围内，包括端点值。
将第一绝缘层6a形成为覆盖栅电极4的一部分，并设置在与半导体区8邻接。
作为第一栅极绝缘层6a的材料，例如使用通过CVD沉积的氮化硅。作为通过CVD沉积的氮化硅的初始材料，使用SiH4/NH3或其等同物。值得注意的是第一栅极绝缘层6a的材料不限于通过CVD沉积的氮化硅。
第一绝缘层6a中含有的氢原子浓度被设置在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。
将第一绝缘层6a中含有的氢原子浓度设置在从1X1020/cm3至5X1022/cm3且包括端点值的范围内的原因是，可以增高形成在第一绝缘层6a上的半导体区8的导电率。
由于栅极绝缘层6包括大量氢原子，氢原子容易扩散到作为形成在栅极绝缘层6上的作为金属氧化物层的半导体区8中。因此，扩散的氢原子充当金属氧化层中的P型杂质以增高作为金属氧化物层的半导体层8的导电率。
如果包含在第一栅极绝缘层6a的氢原子浓度低于1X1020/cm3，则扩散到金属氧化物层的小量氢原子不能有助于金属氧化物层的导电率提高。这会使得形成于第一栅极绝缘层6a上的半导体区8很难用作半导体层。
在第一实施例中，由后面要叙述的通过CVD沉积的材料形成第一栅极绝缘层6a。由于该原因，第一栅极绝缘层6a中含有的氢原子来自于通常用作源气体的NH3气体。
因此，如果第一栅极绝缘层6a中含有的氢原子浓度高于5X1022/cm3，则作为源气体的NH3气体的浓度会非常得高。这会使得很难形成SiN膜，导致难于利用CVD沉积栅极绝缘层6。
第一栅极绝缘层6a的阻抗优选设置为等于或高于1011Ω·cm，更为优选地等于或高于1012Ω·cm。如果第一栅极绝缘层6a的阻抗低于1011Ω·cm，则绝缘层6整体很难发挥充分的性能，导致栅极泄漏电流的增加。由此，很难获得器件的良好特性。
第二栅极绝缘层6b形成为覆盖绝缘层2和未被第一栅极绝缘层6a覆盖的栅电极4的部分。第二栅极绝缘层6b设置成与绝缘区10邻接。
作为第二栅极绝缘层6b的材料，例如，氧化硅、氮化硅、氮氧化硅或氧化铝是特别合适的。
在第一实施例中，将通过CVD沉积的氧化硅用作第二栅极绝缘层6b的材料。
在第一实施例中，将第二栅极绝缘层6b形成为包含氧化硅、氮化硅、氮氧化硅或氧化铝中的任意一种的层。
可以使用氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛或等同物作为第二栅极绝缘层6b的材料。利用这些材料中的一种用于第二栅极绝缘层6b可以获得充分的绝缘性能以减小栅极泄漏电流。
值得注意的是，第二栅极绝缘层6b的材料不限于这些材料。
第二栅极绝缘层6b中含有的氢原子浓度设置为低于1X1020/cm3。
将第二栅极绝缘层6b中含有的氢原子浓度设置为低于1X1020/cm3的原因是，允许形成在作为金属氧化物层的第二栅极绝缘层6b上的绝缘层10的导电率低于形成在第一绝缘层6a上的半导体区8的导电率。这允许第二栅极绝缘层6b将TFT的彼此相邻的金属氧化物半导体层绝缘。
如果第二栅极绝缘层6b中含有的氢原子浓度等于或高于1020/cm3，则第二栅极绝缘层6b中含有的氢原子会扩散到第二栅极绝缘层6b上作为金属氧化物层的绝缘区10。这会增加第二栅极绝缘层6b上作为金属氧化物层的绝缘区10的导电率，导致绝缘区的正常活性变差。
第二栅极绝缘层6b的阻抗优选设置为等于或高于1011Ω·cm，更为优选地等于或高于1012Ω·cm。如果第二栅极绝缘层6b的阻抗低于1011Ω·cm，则绝缘层6整体很难发挥充分的性能，导致泄漏电流的增加。由此，很难获得器件的良好特性。
（半导体区8的具体结构）
下文，将参考图1来详细描述半导体区8的具体结构。
半导体区8包括沟道，且形成在栅极绝缘层6中的第一栅极绝缘层6a上。
半导体区8和绝缘区10组成如上所述的金属氧化物层16。特别地，将半导体区8和绝缘区10同时沉积以存在于单一金属氧化物层16的膜中。
作为半导体区8的材料，可以使用包含下述元素：锌、铟、锡、钨、镁和镓中的任何一种的氧化物。
在第一实施例中，使用包含铟、锌、和镓中的一种的材料作为半导体区8的材料。作为半导体区8的材料，可以使用包括氧化锌、氧化铟、氧化铟锌、氧化锡、氧化钨、氧化铟镓锌（In-Ga-Zn-O）的公知材料。
半导体区8的材料不限于这些材料。
值得注意的是，半导体区8的厚度，即膜厚，优选设置为等于或高于10nm。这是因为，如果半导体区8的膜厚低于10nm，则岛生长会导致在半导体区8中形成非半导体部分。
（绝缘区10的具体结构）
下文，将参考图1来详细描述绝缘区10的具体结构。
绝缘区10形成在栅极绝缘层6的一部分上；栅极绝缘层6的这部分邻接于第二栅极绝缘层6b。
如同半导体区8，作为绝缘区10的材料，可以使用包含下述元素：锌、铟、锡、钨、镁和镓中的任何一种的氧化物。
在第一实施例中，使用包含铟、锌、和镓中的一种的材料作为绝缘区10的材料。如同半导体区8，作为绝缘区10的材料，可以使用包括氧化锌、氧化铟、氧化铟锌、氧化锡、氧化钨、氧化铟镓锌（In-Ga-Zn-O）的公知材料。
绝缘区10的材料不限于这些材料。
值得注意的是，绝缘区10的厚度，即膜厚，优选设置为等于或高于10nm。这是因为，如果绝缘区10的膜厚低于10nm，则岛生长会导致在绝缘区10中形成非半导体部分。绝缘区的导电率优选设置为低于10-9S/cm。这是因为，如果绝缘区10的导电率等于或高于10-9S/cm，则绝缘区10不能展现出充足的性能，且会从半导体区8流出漏电电流。
（源电极12的具体结构）
下文，将参考图1详细描述源电极12的具体结构。
源电极12形成为覆盖金属氧化物层16的一部分。
如同栅电极4，作为源电极10的材料，优选可以使用氧化物，例如氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化镉（CdO）、氧化铟镉（CdIn2O4）、氧化锡镉（Cd2SnO4）、氧化锡锌（Zn2SnO4）或氧化铟锌（In-Zn-O）。
如同栅电极4，利用诸如掺杂的上述氧化物材料作为源电极12的材料是优选的以增加导电率。例如，可以使用锡掺杂的氧化铟、钼掺杂的氧化铟、钛掺杂的氧化铟、锑掺杂的氧化锡、氟掺杂的氧化锡、铟掺杂的氧化锌、铝掺杂的氧化锌、镓掺杂的氧化锌或其他类似的掺杂氧化物材料。在这些掺杂氧化物材料中被称为ITO的掺锡氧化铟由于其低电阻系数而特别适合。
如同栅电极4，例如，利用诸如Au、Ag、Cu、Cr、Al、Mg或Li的低阻抗金属材料作为源电极12的材料是合适的。
如同栅电极4，可以使用导电氧化物材料和低阻抗金属材料的叠层作为源电极12的材料。在这种情况下，导电氧化物膜、金属膜和导电氧化物膜的三层叠层特别适合用于防止金属材料的氧化和老化。
如同栅电极4，利用诸如聚乙烯基二氧噻吩（PEDOT）的有机导电材料作为源电极12的材料是合适的。
（漏电极14的具体结构）
下文，将参考图1详细描述漏电极14的具体结构。
漏电极14形成为覆盖金属氧化物层16的未被源电极12覆盖的部分。
如同栅电极4，作为漏电极14的材料，优选可以使用氧化物，例如，氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化镉（CdO）、氧化铟镉（CdIn2O4）、氧化锡镉（Cd2SnO4）、氧化锡锌（Zn2SnO4）或氧化铟锌（In-Zn-O）。
如同栅电极4，利用诸如掺杂的上述氧化物材料作为漏电极14的材料是优选的以增加导电率。例如，可以使用锡掺杂的氧化铟、钼掺杂的氧化铟、钛掺杂的氧化铟、锑掺杂的氧化锡、氟掺杂的氧化锡、铟掺杂的氧化锌、铝掺杂的氧化锌、镓掺杂的氧化锌或其他类似的掺杂氧化物材料。在这些掺杂氧化物材料中被称为ITO的掺锡氧化铟由于其低电阻系数而特别适合。
如同栅电极4，例如，利用诸如Au、Ag、Cu、Cr、Al、Mg或Li的低阻抗金属材料作为漏电极14的材料是合适的。
如同栅电极4，可以使用导电氧化物材料和低阻抗金属材料的叠层作为漏电极14的材料。在这种情况下，导电氧化物膜、金属膜和导电氧化物膜的三层叠层特别适合用于防止金属材料的氧化和老化。
如同栅电极4，利用诸如聚乙烯基二氧噻吩（PEDOT）的有机导电材料作为漏电极14的材料是合适的。
值得注意的是，可以使用相同的材料作为栅电极4、源电极12和漏电极14的材料。也可以使用不同的材料作为栅电极4、源电极12和漏电极14的材料。然而，为了减少制造工艺的数量，优选使用相同的材料作为源电极12和漏电极14的材料。
（图像显示装置）
接着，将参考图1来描述装备有薄膜晶体管1的图像显示装置的结构。
例如，将图像显示装置（未示出）设计成彩色显示器，且设置有包含薄膜晶体管1的薄膜晶体管阵列（未示出）和图像显示介质（未示出）。
图像显示装置的图像显示介质为电泳显示介质。
值得注意的是，作为图像显示装置装备的薄膜晶体管1，可以使用下文所述的制造薄膜晶体管的方法来制造的薄膜晶体管。
接下来，将参考图1来详细描述制造薄膜晶体管1的方法。
在制造薄膜晶体管1期间，执行栅电极形成工艺，其在绝缘基板2上形成栅电极4。特别地，制造薄膜晶体管1的方法包括栅电极形成工艺。
在栅电极形成工艺期间，作为形成栅电极4的方法，例如，可以使用真空沉积、离子镀、溅射、激光烧蚀、等离子体CVD（化学气相沉积）、光助CVD或热线CVD。
作为形成栅电极4的方法，例如，将呈糊状形式的上述导电材料或墨水通过丝网印刷、凸版印刷、凹版印刷、反向偏移印刷、喷墨印刷或等同方式来涂敷，并且烧制以形成为栅电极4。
值得注意的是，形成栅电极的方法不限于前述方法。
在将栅电极4形成于绝缘基板2上之后，执行栅极绝缘层形成工艺，其在绝缘基板2和栅电极4上形成栅极绝缘层6。具体地，制造薄膜晶体管1的方法包括栅极绝缘层形成工艺。
在栅极绝缘层形成工艺期间，可以使用CVD作为形成第一栅极绝缘层6a的方法。
在栅极绝缘层形成工艺期间，优选可以使用诸如溅射、等离子体CVD或原子层沉积作为形成第二栅极绝缘层6b的方法。另外，可以使用真空沉积、离子镀或激光烧蚀作为形成第二栅极绝缘层6b的方法。
在形成第二栅极绝缘层6b的工艺中，可以沿着膜厚方向形成组分梯度。
在栅极绝缘层形成工艺中将栅极绝缘层6形成于绝缘基板2和栅电极4上之后，执行金属氧化物层形成工艺，该工艺在栅极绝缘层6上形成金属氧化物层4。具体地，制造薄膜晶体管1的方法包括金属氧化物形成工艺。
金属氧化物形成工艺包括用于形成半导体区8的半导体区形成工艺和用于形成绝缘区10的绝缘区形成工艺。
在根据第一实施例的金属氧化物层形成工艺中，同时执行半导体区形成工艺和绝缘区形成工艺。具体地，在制造根据第一实施例的薄膜晶体管1的方法中，同时沉积半导体区8和绝缘区10。
在金属氧化物层形成工艺中，作为同时形成半导体区8和绝缘区10的方法，例如，使用溅射、脉冲激光沉积、真空沉积、CVD、溶胶-凝胶工艺或等同方式。优选，作为同时形成半导体区8和绝缘区10的方法，使用溅射、脉冲激光沉积、真空沉积或CVD。
作为溅射，可以使用RF磁控管溅射、DC溅射或离子束溅射。作为真空沉积，可以使用加热沉积、电子束沉积或离子镀。作为CVD，可以使用热线CVD或等离子体CVD。
值得注意的是，形成半导体区8和绝缘区10的方法不限于前述方法。
在金属氧化物形成工艺中，在形成半导体区8期间，当将半导体区8的导电率设置在从10-7S/cm至10-3S/cm且包括端点值的范围内时，沉积半导体8。
在该工艺期间，仅在栅极绝缘层6上均匀地沉积半导体区8而不构图，这允许氢原子从第一栅极绝缘层6a扩散，导致位于第一栅极绝缘层6a上的半导体区8成为半导体层。
另一方面，在金属氧化物形成工艺期间，在形成绝缘区10时，沉积导电率被设置成低于10-7S/cm的绝缘区10。
由于位于第二栅极绝缘层6b上的绝缘层10作为具有低于10-7S/cm的导电率的绝缘层被保留，所以能够将TFT中相邻的半导体层绝缘，而不需要执行半导体层构图工艺，由此消除了该半导体层构图工艺。
在半导体区8的导电率等于或高于10-7S/cm且等于或低于10-3S/cm而绝缘区10的导电率低于10-9S/cm时，沉积栅极绝缘层6和金属氧化物层16能够获得具有高可靠性的薄膜晶体管1。还能够提供高产量的制造薄膜晶体管1的方法，因为不需要构图工艺。
在金属氧化物层形成工艺中将金属氧化物层16沉积到栅极绝缘层6之后，执行源电极形成工艺和漏电极形成工艺，该工艺将源电极12和漏电极14形成在金属氧化物层16上。具体地，制造薄膜晶体管1的方法包括源电极形成工艺和漏电极形成工艺。
源电极形成工艺和漏电极形成工艺中的每一个中，作为形成源电极12和漏电极14中的相应一个的方法，可以以与形成栅电极14相同的方式使用诸如真空沉积、离子电镀、溅射、激光烧蚀、等离子体CVD、光辅助CVD或热线CVD。
作为形成源电极12和漏电极14中的每一个的方法，例如，将呈糊状形式的上述导电材料或墨水通过丝网印刷、凸版印刷、凹版印刷、反向偏移印刷、喷墨印刷或等同方式来涂敷，并且烧制以形成为源电极12和漏电极14中的相应一个。
值得注意的是，形成源电极12和漏电极14中的每一个的方法不限于前述方法。
在源电极12和漏电极14形成之后，薄膜晶体管1的制造方法终止。
如果需要，优选在金属氧化物层的半导体区上形成密封层。作为构成密封层的无机材料，氧化硅、氮化硅、氮氧化硅或氧化铝特别适合。可以使用氧化钽、氧化钇、铝酸铪、氧化锆、氧化钛或等同物作为构成密封层的无机材料。利用这些无机材料中的一种用于密封层可以获得充分的密封性能。可以通过溅射、等离子体CVD或原子沉积来形成这些无机材料，然而可以使用真空沉积、离子电镀、激光烧蚀或其他方法作为形成密封层的方法。
作为构成封装层的有机材料，可以使用具有替代聚合树脂中的氢原子的氟原子的氟化树脂。具体地，可以使用氟化环氧树脂、氟化丙烯酸、氟化聚酰亚胺、聚偏二氟乙烯、氟化烯烃和丙烯的共聚物、氟化烯烃和乙烯醚的共聚物、氟化烯烃和乙烯酯的共聚物、氟化烯烃的共聚物、氟化环醚共聚物或等同物作为构成封装层的有机材料。氟化树脂包括其中一些氢原子被氟原子替换的部分氟化树脂和其中所有氢原子被氟原子替换的全氟化树脂。全氟化树脂比部分氟化树脂更适合。与诸如环氧树脂和丙烯酸树脂的常规非氟化树脂不同，氟化树脂具有非常好的稳定性，使得不会对半导体层产生影响。对于无机绝缘膜，优选在升离工艺中进行构图。对于氟化树脂膜，可以通过诸如丝网印刷、苯胺印刷、反向印刷或喷墨印刷的印刷术来进行构图。可以通过旋涂或模压涂层将氟化膜形成在半导体区域上，且其后可以利用镊子等将接触部分从氟化膜剥离掉。
（利用薄膜晶体管1的图像显示装置）
如在图3和4中示出的实例，根据第一实施例的图像显示装置由至少一层层间绝缘层22、像素电极24、电泳部件32和反向电极30组成。
根据其材料，利用诸如真空沉积、离子电镀、溅射、激光烧蚀、等离子体CVD、光辅助CVD或热线CVD的干法沉积和/或诸如旋涂、浸渍涂布的湿法沉积或丝网印刷适合地形成层间绝缘层22。层间绝缘层22在漏电极14上具有开口，以便于漏电极14和像素电极24经由该开口相互连接。可以利用诸如光刻或蚀刻的公知方法在与层间绝缘层的形成同时或在其之后形成开口。
将导电材料以膜的形式沉积在层间绝缘层22上并构图以形成具有预定像素形状的像素电极24。在其中形成开口以便于暴露漏电极14的层间绝缘层22上形成像素电极24使得漏电极14与像素电极相互电连接。
反向电极30安装在形成于像素电极24的电泳部件32上。电泳部件32是利用电泳的图像显示介质。可以利用有效的公知方法对各电极和绝缘保护层构图。例如，可以使用光刻，其利用光致抗蚀剂保护被构图的部分，并通过蚀刻去除不想要的部分。构图不限于光刻。
（第一实施例的效果）
下文将列出第一实施例的效果。
根据第一实施例的薄膜晶体管1和制造薄膜晶体管1的方法能够消除金属氧化物层16的构图工艺，即，湿法蚀刻工艺。这使得能够简化薄膜晶体管1的制造工艺。
这提供了可以高质量且低成本制造的薄膜晶体管1和制造薄膜晶体管1的方法、以及装备有薄膜晶体管1的图像显示装置。
第二实施例
将参考附图来详细描述根据本发明第二实施例的薄膜晶体管的结构、装备有该薄膜晶体管的图像显示器的结构、以及制造该薄膜晶体管的方法。
（结构）
将参考图6来详细描述根据第二实施例的薄膜晶体管的结构。
参考图6，薄膜晶体管依序包括：绝缘基板100、栅电极110、栅极绝缘层120、源电极130、漏电极140、金属氧化物层150和绝缘保护层160。即，将薄膜晶体管设计为底栅底接触薄膜晶体管。
绝缘保护层160由第一绝缘保护层160a和第二绝缘保护层160b组成，且金属氧化物层150由形成在第一绝缘保护层160a下方的半导体区150a和形成在第二绝缘保护层160b下方的绝缘区150b组成。与包含沟道的半导体区150a邻接的第一绝缘保护层160a由通过CVD沉积的氮化硅制成。
作为根据第二实施例的绝缘基板的材料，例如，可以使用玻璃或塑料基板。
作为塑料基板，例如，可以使用聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚乙烯硫化物、聚醚砜、聚烯烃、聚对苯二甲酸乙二醇酯、聚乙烯萘甲醛、环烯聚合物、聚醚砜、三乙酰纤维素、聚氟乙烯膜、乙烯基四氟乙烯共聚物树脂、耐风化的聚对苯二甲酸乙二醇酯、耐风化的聚丙烯、玻璃纤维强化丙烯酸树脂膜、玻璃纤维强化聚碳酸酯、透明聚酰亚胺、氟基树脂、环聚烯烃等。
然而，本发明不限于这些基板。可以使用这些基板中的单个基板，且可以使用通过叠置两个或以上基板形成的复合基板。可以将其上形成有诸如滤色镜的树脂层的基板叠置在玻璃或塑料基板上。
作为栅电极110、源电极130和漏电极140中的每一个的材料，优选可以使用诸如氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化镉（CdO）、氧化铟镉（CdIn2O4）、氧化锡镉（Cd2SnO4）、氧化锡锌（Zn2SnO4）或氧化铟锌（In-Zn-O）的氧化物材料。
利用例如掺杂的上文所述的氧化物材料作为栅电极110、源电极130和漏电极140中的每一个的材料是优选的。例如，可以使用钼掺杂的氧化铟、钛掺杂的氧化铟、锑掺杂的氧化锡、氟掺杂的氧化锡、铟掺杂的氧化锌、铝掺杂的氧化锌、镓掺杂的氧化锌或其他类似的掺杂氧化物材料。在这些掺杂氧化物材料中被称为ITO的掺锡氧化铟由于其低电阻系数而特别适合。
例如，利用诸如Au、Ag、Cu、Cr、Al、Mg或Li的低阻抗金属材料作为栅电极110、源电极130和漏电极140中的每一个的材料是合适的。
利用诸如聚乙烯基二氧噻吩（PEDOT）的有机导电材料作为栅电极110、源电极130和漏电极140中的每一个的材料是合适的。可以使用由有机导电材料制成的单个层或有机导电材料和导电氧化物材料构成的多层作为栅电极110、源电极130和漏电极140中的每一个的材料。
可以使用相同的材料用于栅电极110、源电极130和漏电极140。也可以使用不同的材料用于栅电极110、源电极130和漏电极14。然而，为了减少制造工艺的数量，优选使用相同的材料用于源电极130和漏电极140。
可以通过真空沉积、离子电镀、溅射、激光烧蚀、等离子体CVD、光辅助CVD或热线CVD来形成栅电极110、源电极130和漏电极140中的每一个。作为形成栅电极110、源电极130和漏电极140中的每一个的方法，例如，将呈糊状形式的上述导电材料或墨水通过丝网印刷、凸版印刷、凹版印刷、反向偏移印刷、喷墨印刷或等同方式来涂敷，并且烧制以形成为相应的电极。然而，形成栅电极110、源电极130和漏电极140中的每一个的方法不限于前述方法。
根据第二实施例的形成栅极绝缘层120的绝缘膜可以由诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆或氧化钛的无机材料制成。根据第二实施例的形成栅极绝缘层120的绝缘膜可以由诸如聚甲基丙烯酸甲酯（PMMA）、聚乙烯醇（PVA）、聚乙烯苯酚（PVP）或等同物的聚丙烯酸酯制成。然而，本发明不限于这些材料。绝缘材料的电阻率优选设定为等于或高于1011Ω·cm，更为优选地等于或高于1014Ω·cm。
将根据第二实施例的组成金属氧化物层150的半导体区150a和绝缘区150b同时沉积以存在于单一层的膜中。作为金属氧化物150的组分的实例，可以使用包含下述元素：锌、铟、锡、钨、镁和镓中的任何一种的氧化物。作为这种氧化物的实例，可以使用包括氧化锌、氧化铟、氧化铟锌、氧化锡、氧化钨、氧化铟镓锌（In-Ga-Zn-O）的公知材料。然而本发明不限于这些材料。优选将金属氧化物层的膜厚设置成等于或高于10nm。这是因为，如果金属氧化物层的膜厚低于10nm，则很难在整个膜中形成均匀的半导体层。
金属氧化物层150可以通过溅射、脉冲激光沉积、真空沉积、CVD、溶胶-凝胶工艺或等同方式来形成。优选，使用溅射、脉冲激光沉积、真空沉积或CVD作为形成金属氧化物层150的方法。作为溅射，RF磁控管溅射、DC溅射或离子束溅射是合适的。作为真空沉积，可以使用加热沉积、电子束沉积或离子电镀。作为CVD，热线CVD或等离子体CVD是合适的。
值得注意的是，形成金属氧化物层的方法不限于前述方法。
根据第二实施例的绝缘保护层160由第一绝缘保护层160a和第二绝缘保护层160b组成。绝缘保护层160的厚度优选在从30nm至500nm的范围内，包括端点值。如果绝缘保护层160的厚度低于30nm，则具有不充足的耐压性。如果绝缘保护层160的厚度高于500nm，则会减少产量。
将第一绝缘保护层6a中含有的氢原子浓度设定在从1X1020/cm3至5X1022/cm3的范围内，包括端点值。将第二绝缘保护层6b中含有的氢原子浓度设置为低于1X1020/cm3。
由于绝缘保护层包括大量氢原子，氢原子容易扩散到作为形成在绝缘保护层上的金属氧化物层的半导体区中。因此，扩散的氢原子充当金属氧化层中的P型杂质以增高作为金属氧化物层的半导体层的导电率。
如果包含在第一绝缘保护层160a的氢原子浓度低于1X1020/cm3，则扩散到金属氧化物层的小量氢原子不能有助于金属氧化物层的导电率提高。这会使得形成于绝缘保护层160a上的半导体区8很难用作半导体层。
在第二实施例中，由通过稍后所述的CVD沉积的材料制成绝缘保护层160a。由于该原因，绝缘保护层160a中含有的氢原子源自通常作为源气体的NH3气体。
因此，如果第一绝缘保护层160a中含有的氢原子浓度高于5X1022/cm3，则作为源气体的NH3气体的浓度会非常得高。这会使得很难形成SiN膜，导致难于利用CVD沉积绝缘保护层。
将第二绝缘保护层160b中含有的氢原子浓度设置为低于1X1020/cm3。
将第二绝缘保护层160b中含有的氢原子浓度设置为低于1X1020/cm3的原因是，允许形成在第一绝缘保护层160a下方的金属氧化物层的导电率高于形成在第二绝缘保护层160b下方的金属氧化物层的导电率。这允许第二绝缘保护层160b将TFT的彼此相邻的金属氧化物半导体层绝缘。
如果第二绝缘保护层160b中含有的氢原子浓度等于或高于1020/cm3，则第二绝缘保护层160b中含有的氢原子会扩散到第二绝缘保护层160b上的作为金属氧化物层的绝缘区10。这会增加第二绝缘保护层160b上作为金属氧化物层的绝缘区10的导电率，导致绝缘区10的正常活性变差。
第一绝缘保护层160a由通过CVD沉积的氮化硅形成，但其不限于此。作为通过CVD沉积的氮化硅的初始材料，使用SiH4/NH3或其等同物。
作为第二绝缘保护层160b的材料，氧化硅、氮化硅、氮氧化硅或氧化铝是特别合适的。
另外，可以使用氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛或等同物作为第二绝缘保护层160b的材料。利用这些材料中的一种用于第二绝缘保护层160b可以获得作为保护层的充足性能。第二绝缘保护层160b优选可以通过溅射、等离子体CVD、或原子沉积形成，但也可以使用真空沉积、离子电镀、激光烧蚀或其他方法作为形成第二绝缘保护层160b的方法。
根据第二实施例的图像显示装置，如图8或10中示出其实例，由至少一层间绝缘层180、像素电极190、电泳部件220和反向电极210组成。
适合地，根据其材料，利用诸如真空沉积、离子电镀、溅射、激光烧蚀、等离子体CVD、光辅助CVD或热线CVD的干法沉积和/或诸如旋涂、浸渍涂布的湿法沉积或丝网印刷形成层间绝缘层180。层间绝缘层180在漏电极140上具有开口，以便于漏电极140和像素电极190经由该开口相互连接。可以利用诸如光刻或蚀刻的公知方法在与层间绝缘层180的形成同时或在其之后形成开口。
将导电材料以膜的形式沉积在层间绝缘层180上并构图以形成具有预定像素形状的像素电极190。在其中形成开口以便于暴露漏电极14的层间绝缘层180上形成像素电极190使得漏电极140与像素电极190相互电连接。
反向电极210安装在形成于像素电极190的电泳部件220上。电泳部件220是利用电泳的图像显示介质。可以利用有效的公知方法进行各电极和绝缘保护层的构图。例如，可以使用光刻，其利用光致抗蚀剂保护被构图的部分，并通过蚀刻去除不想要的部分。构图不限于光刻。
（第二实施例的效果）
下文将列出第二实施例的效果。
根据第二实施例的薄膜晶体管和制造薄膜晶体管的方法能够消除金属氧化物层150的构图工艺，即，湿法蚀刻工艺。这使得能够简化薄膜晶体管的制造工艺。
这提供了可以高质量且低成本制造的薄膜晶体管和制造薄膜晶体管的方法、以及装备有该薄膜晶体管的图像显示装置。
（变型）
下文将列出第一实施例和第二实施例的变型。
在根据第一和第二实施例的薄膜晶体管的每一个中，将半导体区的导电率设置在从10-7S/cm至10-3S/cm的范围内，包括端点值，而将绝缘区的导电率设置为小于10-9S/cm。然而，半导体区的导电率和绝缘区的导电率不限于上述值。
在根据第一和第二实施例的薄膜晶体管中的每一个中，使用包含铟、锌、和镓中的一种的材料作为金属氧化物层的材料，但金属氧化物层的结构不限于此。
在根据第一和第二实施例的薄膜晶体管中的每一个中，树脂基板用作绝缘基板2，但绝缘层的结构不限于此。
在根据第一实施例的制造薄膜晶体管的方法中，第二栅极绝缘层6b基于通过CVD沉积的氧化硅形成，但不限于此。第二栅极绝缘层6b可以基于除通过CVD沉积的氧化硅之外的一种或更多材料形成。在根据第一实施例的制造薄膜晶体管的方法中，第二栅极绝缘层6b形成为包含氧化硅、氮化硅、氮氧化硅或氧化铝中的任意一种的层，但不限于此。可以将第二栅极绝缘层6b形成为不包括这些化合物的层。
在根据第二实施例的制造薄膜晶体管的方法中，第二绝缘保护层基于通过CVD沉积的氧化硅形成，但不限于此。第二绝缘保护层可以基于除通过CVD沉积的氧化硅之外的一种或更多材料形成。在根据第二实施例的制造薄膜晶体管的方法中，第二绝缘保护层形成为包含氧化硅、氮化硅、氮氧化硅或氧化铝中的任意一种的层，但不限于此。可以将第二绝缘保护层形成为不包括这些化合物的层。
根据第一实施例的薄膜晶体管被设计成底栅顶接触薄膜晶体管，且根据第二实施例的薄膜晶体管设计为底栅底接触薄膜晶体管，但它们不限于此。将它们如此设计以便于栅极绝缘层或绝缘保护层导致金属氧化物层具有半导体区和绝缘区。可以将它们中的每一个设计成顶栅底接触薄膜晶体管，其中，绝缘层、源漏电极、金属氧化物层和栅电极依序叠置。还可以将它们中的每一个设计成顶栅顶接触薄膜晶体管，其中，绝缘层、绝缘保护层、金属氧化物层、源和漏电极、栅极绝缘层、栅电极依序叠置。
根据第一和第二实施例中的每一个的装备有薄膜晶体管的图像显示装置的图像显示介质为电泳显示介质，但不限于此。作为图像显示介质，可以使用除这种电泳显示介质之外的显示介质。
实例
下面利用比较实例来描述本发明的实例。
第一实施例的实例
制造根据第一实施例的三种类型的薄膜晶体管1，制造根据比较实例的三种类型的薄膜晶体管1，并参考图1来基于图2至5评估这些制造的薄膜晶体管1的每一种的物理特性。下文将详细描述物理特性评估的结果。
第一实例
薄膜晶体管1，即图2中示出的薄膜晶体管元件制造成根据第一实例的薄膜晶体管1。值得注意的是，图2是示意性示出根据该实例的薄膜晶体管的横截面图。
在制造根据第一实施例的薄膜晶体管时，利用DC磁控管溅射系统在室温下在125μm厚的PEN基板上沉积80nm厚的Mo膜。
接着，在利用光刻的抗蚀剂图形形成之后，进行干法蚀刻和剥离，以便于形成栅电极4和电容电极18。
那时，将在Mo膜形成期间的输入功率、气体流速Ar和沉积压力分别设定为100W、50SCCM和1.0Pa。
接着，利用等离子体CVD系统沉积500nm厚的SiNx膜。在利用光刻形成抗蚀剂图形后，执行干法蚀刻和剥离，以便于形成第一栅极绝缘层6a。
那时，SiNx膜的沉积基于下述条件进行：使用10SCCM气体流速的SiN4气体和5SCCM气体流速的NH3气体作为源气体；输入功率、沉积压力和基板温度分别设置为200W、3Pa和150°C。
接着，利用等离子体CVD系统沉积500nm厚的SiOx膜。在利用光刻形成抗蚀剂图形后，执行干法蚀刻和剥离，以便于形成第二栅极绝缘层6b.
那时，SiOx膜的沉积基于下述条件执行：使用10SCCM气体流速的SiN4气体和10SCCM气体流速的N2O气体作为源气体；输入功率、沉积压力和基板温度分别设置为300W、1Pa和150°C。
接着，利用溅射在室温下沉积具有40nm膜厚的由InGaZnO构成的金属氧化物层16。
那时，将金属氧化物沉积期间的输入功率、Ar气体流速、O2气体流速和沉积压力分别设置为100W、100SCCM、2SCCM和1.0Pa。
最后，利用DC磁控管溅射系统在室温下沉积具有80nm厚度的Mo膜。在利用光刻形成抗蚀剂图形之后，执行干法蚀刻和剥离，以便于形成源电极12和漏电极14。结果，获得根据第一实例的薄膜晶体管1。
将源电极12与漏电极14之间的沟道长度设置为20μm，并将其间沟道的宽度设置为5μm。
利用SIMS（次级离子质谱）系统测量的如上所述制造的第一实例的薄膜晶体管1的第一栅极绝缘层6a中含有的氢原子浓度为5.2X1021/cm3。利用SIMS系统测量的如上所述制造的第一实例的薄膜晶体管1的第二栅极绝缘层6b中含有的氢原子浓度为9.0X1019/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的半导体区8的导电率为1.7X10-4Scm。利用半导体参数分析器测量的薄膜晶体管1的绝缘区10的导电率为9.0X10-10Scm。
薄膜晶体管1具有11cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及1.1V/十进制的亚阈值，即S值。
测量的结果表明根据第一实例的薄膜晶体管1展示出良好的晶体管特性。
接着，利用与前述方法相同的方法，在形成于薄膜晶体管1上的源电极12和漏电极14上沉积由SiOx制成的密封层20、由聚合物制成的层间绝缘层22和由ITO制成的像素电极24，以便于获得薄膜晶体管阵列基板26，即，薄膜晶体管阵列。值得注意的是，图3是示意性示出根据该实例的薄膜晶体管阵列基板26的横截面示意图。
薄膜晶体管阵列基板26具有480X640像素，每一像素的尺寸为125μmX125μm。
接着，通过将电泳部件32夹在薄膜晶体管阵列基板26与反向电极30之间来制造如图4中所示的图像显示装置28。当驱动图像显示装置28时，确保图像显示装置28能够良好显示。值得注意的事，图4是示意性示出根据该实例的图像显示装置28的横截面示意图。
第二实例
除通过溅射器件将SiNx膜沉积为第二栅极绝缘层6b之外，以与根据第一实例相同的方法，制造在图2中示出其结构的根据第二实例的薄膜晶体管1。那时，SiNx膜形成期间的输入功率、Ar气体流速和沉积压力分别设定为500W、50SCCM和1.0Pa。
利用SIMS系统测量的如上所述制造的第二实例的薄膜晶体管1的第一栅极绝缘层6a中含有的氢原子浓度为5.2X1021/cm3。利用SIMS系统测量的如上所述制造的第二实例的薄膜晶体管1的第二栅极绝缘层6b中含有的氢原子浓度为8.1X1019/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的半导体区8的导电率为1.1X10-4Scm。利用半导体参数分析器测量的薄膜晶体管1的绝缘区10的导电率为5.5X10-10Scm。
薄膜晶体管1在横跨源电极12和漏电极14施加10V的电压下具有9cm2/Vs的迁移率、六位数的ON/OFF比率、以及0.9V/十进制的亚阈值，即S值。
测量的结果表明根据第二实例的薄膜晶体管1展示出良好的晶体管特性。
接着，利用与前述方法相同的方法，在形成于如图3中所示的薄膜晶体管1上的源电极12和漏电极14上沉积由SiOx制成的密封层20、由聚合物制成的层间绝缘层22和由ITO制成的像素电极24，以便于获得薄膜晶体管阵列基板26。
薄膜晶体管阵列基板26具有480X640像素，每一像素的尺寸为125μmX125μm。
接着，通过将电泳部件32夹在薄膜晶体管阵列基板26与反向电极30之间来制造如图4中所示的图像显示装置28。当驱动图像显示装置28时，确保了图像显示装置28能够良好显示。
第三实例
除通过原子层沉积系统将Al2O3膜沉积为第二栅极绝缘层6b之外，以与根据第一实例相同的方法，制造在图2中示出其结构的根据第三实例的薄膜晶体管1。那时，在基板温度设定为150°C时利用三甲基铝和H2O沉积Al2O3膜。
利用SIMS系统测量的如上所述制造的第三实例的薄膜晶体管1的第一栅极绝缘层6a中含有的氢原子浓度为5.0X1021/cm3。利用SIMS系统测量的如上所述制造的第三实例的薄膜晶体管1的第二栅极绝缘层6b中含有的氢原子浓度为4.0X1019/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的半导体区8的导电率为1.2X10-4Scm。利用半导体参数分析器测量的薄膜晶体管1的绝缘区10的导电率为3.1X10-10Scm。
薄膜晶体管1具有10cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下六位数的ON/OFF比率、以及0.9V/十进制的亚阈值，即S值。
测量的结果表明根据第三实例的薄膜晶体管1展示出良好的晶体管特性。
接着，利用与前述方法相同的方法，在形成于如图3中所示的薄膜晶体管1上的源电极12和漏电极14上沉积由SiOx制成的密封层20、由聚合物制成的层间绝缘层22和由ITO制成的像素电极24，以便于获得薄膜晶体管阵列基板26。
薄膜晶体管阵列基板26具有480X640像素，每一像素的尺寸为125μmX125μm。
接着，通过将电泳部件32夹在薄膜晶体管阵列基板26与反向电极30之间来制造如图4中所示的图像显示装置28。当驱动图像显示装置28时，确保了图像显示装置28能够良好显示。
第一比较实例
除在与第二栅极绝缘层6b相同条件下形成栅极绝缘层6且在与半导体区8相同条件下形成金属氧化物层16之外，以与根据第一实例相同的方法，制造在图5中示出其结构的根据第一比较实例的薄膜晶体管1。值得注意的是，图5是示意性示出根据该实例的薄膜晶体管的横截面图。
利用SIMS系统测量的如上所述制造的第一比较实例的薄膜晶体管1的栅极绝缘层6中含有的氢原子浓度为9.2X1019/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的导电率为9.1X10-10Scm。
薄膜晶体管1的特性测量结果表明该薄膜晶体管的开启状态电流的水平低。
测量结果表明根据第一比较实例的薄膜晶体管1没有获得良好的晶体管特性。
第二比较实例
除将在第一栅极绝缘层6a沉积期间基板的加热温度设定为80°C之外，以与根据第一实例相同的方法，制造在图2中示出其结构的根据第二比较实例的薄膜晶体管1。
利用SIMS系统测量的如上所述制造的第二比较实例的薄膜晶体管1的第一栅极绝缘层6a中含有的氢原子浓度为6.0X1022/cm3。利用SIMS系统测量的如上所述制造的第二比较实例的薄膜晶体管1的第二栅极绝缘层6b中含有的氢原子浓度为9.0X1019/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的导电率为5.3X10-2Scm，且利用半导体参数分析器测量的薄膜晶体管1的绝缘层10的导电率为8.9X10-10Scm。
薄膜晶体管1的特性测量结果表明薄膜晶体管1的开启状态的电流水平低，以至与发现根据第二比较实例的薄膜晶体管1没有获得良好的晶体管特性。
第三比较实例
除在与第一栅极绝缘层6a相同条件下形成栅极绝缘层6且在与半导体区8相同条件下形成金属氧化物层16之外，以与根据第一实例相同的方法，制造在图5中示出其结构的根据第三比较实例的薄膜晶体管1。
利用SIMS系统测量的如上所述制造的第三比较实例的薄膜晶体管1的栅极绝缘层6中含有的氢原子浓度为5.1X1021/cm3。
利用半导体参数分析器测量的薄膜晶体管1的金属氧化物层16的导电率为1.9X10-4Scm。
薄膜晶体管1具有10cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及1.2V/十进制的亚阈值，即S值。
测量的结果表明根据第三比较实例的薄膜晶体管1展示出良好的晶体管特性。
接着，利用与前述方法相同的方法，在形成于如图3中所示的薄膜晶体管1上的源电极12和漏电极14上沉积由SiOx制成的密封层20、由聚合物制成的层间绝缘层22和由ITO制成的像素电极24，以便于获得薄膜晶体管阵列基板26。
薄膜晶体管阵列基板26具有480X640像素，每一像素的尺寸为125μmX125μm。
接着，通过将电泳部件32夹在薄膜晶体管阵列基板26与反向电极30之间来制造如图4中所示的图像显示装置28。当驱动图像显示装置28时，由于相邻像素之间的电交感，确保了图像显示装置28能够良好显示。
第二实施例的实例
制造根据第二实施例的三种薄膜晶体管1，制造根据比较实例的三种薄膜晶体管，并参考图6来基于图7至10评估这些制造的薄膜晶体管1的每一种的物理特性。下文将详细描述物理特性评估的结果。
第四实例
在第四实例中，制造图7中所示的薄膜晶体管元件，并制造图8中所示的图像显示装置。
下面将描述如何制造根据第四实例的薄膜晶体管元件。
利用125μm厚的洗过的PEN基板作为绝缘基板100。在绝缘基板100上沉积100nm厚的Mo膜。接着利用光刻形成栅电极110和电容电极170。分别将在Mo膜形成过程中的输入功率、Ar气体流速和沉积压力分别设定为100W、50SCCM和1.0Pa。在光刻工艺中，在将光致抗蚀剂涂敷到Mo膜之后，经由光掩模将Mo膜暴露于光中。接着，利用显影剂形成抗蚀剂图形，通过蚀刻形成栅极图形，且其后，执行抗蚀剂的剥离。接着，利用等离子体CVD系统沉积500nm厚的SiOx膜，生成栅极绝缘膜120。那时，基于下述条件执行SiOx膜的形成：将输入功率、SiH4气体流速、NO3气体流速、沉积压力和基板温度分别设置为300W、10SCCM、10SCCM、1.0Pa和150°C。
接着，沉积100nm厚的Mo膜，并利用光刻形成源和漏电极130和140。Mo沉积条件和光刻与栅电极110的沉积相同。将源电极12和漏电极14之间的沟道长度设定为20μm，并将其间的沟道宽度设置为5μm。接着，利用溅射在室温下将由InGaZnO构成的金属氧化物层150沉积为40nm厚的膜。那时，将在InGaO沉积期间的输入功率、Ar气体流速、O2气体流速和沉积压力分别设定为300W、10SCCM、10SCCM和1.0Pa。
在膜形成之后，利用光刻形成抗蚀剂图形，并进行干法蚀刻和剥离，以便于形成绝缘保护层160b.
最后，利用等离子体CVD系统沉积80nm厚的SiNx膜作为绝缘保护层160a，以便于获得图7中所示的薄膜晶体管元件。值得注意的是，将SiNx膜形成期间的输入功率、SiH4气体流速、NH3气体流速、沉积压力和基板温度分别设置为200W、10SCCM、5SCCM、3.0Pa和150°C。
利用SIMS系统测量上述制造的第四实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为4.8X1021/cm3，而绝缘保护层160b中含有的氢原子浓度为8.2X1019/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为2.0X10-4Scm，而绝缘区150b的导电率为9.0X10-10Scm。
制造的薄膜晶体管元件具有9cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及1.2V/十进制的亚阈值，即S值。测量的结果表明薄膜晶体管元件展示出良好的晶体管特性。
下面描述如何制造根据第四实例的图像显示装置。
在以与第四实例的薄膜晶体管相同的方法形成薄膜晶体管元件的绝缘保护层之后，在绝缘保护层上形成由聚合物制成的层间绝缘层180，并通过干法蚀刻形成通孔。其后，形成由ITO制成的像素电极190。其每一个形成有如上所述的绝缘层180且具有125μm X125μm的尺寸的480X640薄膜晶体管被布置成以形成薄膜晶体管阵列基板。将电泳部件22夹在薄膜晶体管阵列基板与反向电极210之间来制造图8中示出的根据第四实例的图像显示装置。当驱动根据第四实例的图像显示装置时，确保了图像显示装置器件能够良好显示。
第五实例
在以与第四实例的薄膜晶体管的相同方法形成根据第五实例的薄膜晶体管元件的源电极130和漏电极140之后，利用溅射在室温下将InGaZnO制成的金属氧化物层150沉积为40nm厚的膜。那时，将InGaZnO沉积期间的输入功率、Ar气体流速、O2气体流速和沉积压力分别设置为100W、100SCCM、3SCCM和1Pa。
接着，利用提升工艺形成绝缘保护层160a。在金属氧化物层150上形成抗蚀剂图形之后，利用等离子体CVD系统沉积80nm厚的SiNx膜。值得注意的是，将SiNx膜形成期间的输入功率、SiH4气体流速、N2O气体流速、沉积压力和基板温度分别设置为300W、10SCCM、10SCCM、3.0Pa和150°C。
在膜沉积之后，执行抗蚀剂的剥离，以便于形成绝缘保护层160a。
最终，利用等离子体CVD系统沉积80nm厚的SiO2膜作为绝缘保护层160b，以便于获得图9中示出的薄膜晶体管元件。值得注意的是，将SiNx膜形成期间的输入功率、SiH4气体流速、NH3气体流速、沉积压力和基板温度分别设置为200W、10SCCM、5SCCM、3.0Pa和150°C。
利用SIMS系统测量上述制造的第五实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为4.7X1021/cm3，而绝缘保护层160b中含有的氢原子浓度为8.0X1019/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为2.4X10-4Scm，而绝缘区150b的导电率为5.0X10-10Scm。
制造的薄膜晶体管元件具有9cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及0.9V/十进制的亚阈值，即S值。测量的结果表明薄膜晶体管元件展示出良好的晶体管特性。
下面描述如何制造根据第五实例的图像显示装置。
在以与第四实例的薄膜晶体管相同的方法形成薄膜晶体管元件的绝缘保护层之后，在绝缘保护层上形成由聚合物制成的层间绝缘层180，并通过干法蚀刻形成通孔。其后，形成由ITO制成的像素电极190。其每一个形成有如上所述的绝缘层180且具有125μm X125μm的尺寸的480X640薄膜晶体管被布置以形成薄膜晶体管阵列基板。将电泳部件22夹在薄膜晶体管阵列基板与反向电极210之间来制造图10中示出的根据第五实例的图像显示装置200。当驱动根据第五实例的图像显示装置时，确保了图像显示装置器件能够良好显示。
第六实例
除第二绝缘保护层160b是通过溅射沉积的80nm厚的SiO2膜之外，以与第四实例的工序相同的工序制造具有与图7中示出的结构相同的结构的薄膜晶体管元件。那时，将SiO2膜沉积期间的输入功率、Ar气体流速和沉积压力分别设置为500W、50SCCM和1.0Pa。
利用SIMS系统测量上述制造的第六实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为4.2X1021/cm3，而绝缘保护层160b中含有的氢原子浓度为7.9X1019/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为1.9X10-4Scm，而绝缘区150b的导电率为6.0X10-10Scm。
薄膜晶体管元件具有8cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及1.3V/十进制的亚阈值，即S值。测量的结果表明薄膜晶体管元件展示出良好的晶体管特性。
下面描述如何制造根据第六实例的图像显示装置。
在以与第六实例的薄膜晶体管相同的方法形成薄膜晶体管元件的绝缘保护层之后，在绝缘保护层上形成由聚合物制成的层间绝缘层180，并通过干法蚀刻形成通孔。其后，形成由ITO制成的像素电极190。其每一个形成有如上所述的绝缘层180且具有125μm X125μm的尺寸的480X640薄膜晶体管被布置以形成薄膜晶体管阵列基板。将电泳部件22夹在薄膜晶体管阵列基板与反向电极210之间来制造的根据第六实例的图像显示装置200，其结构与图8中示出的结构相同。当驱动根据第六实例的图像显示装置时，证实了图像显示装置器件能够良好显示。
第七实例
除第二绝缘保护层160b是通过原子沉积而沉积的80nm厚的Al2O3膜之外，以与第四实例的工序相同的工序制造具有与图7中示出的结构相同的结构的薄膜晶体管元件。值得注意的是，Al2O3膜由三甲基铝和H2O制成且在150°C的基板温度下被沉积。
利用SIMS系统测量上述制造的第七实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为2.1X1021/cm3，而绝缘保护层160b中含有的氢原子浓度为9.1X1019/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为1.7X10-4Scm，而绝缘区150b的导电率为4.0X10-10Scm。
薄膜晶体管元件具有7cm2/Vs的迁移率、在横跨源电极12和漏电极14施加10V的电压下五位数的ON/OFF比率、以及1.5V/十进制的亚阈值，即S值。测量的结果表明薄膜晶体管元件展示出良好的晶体管特性。
下面描述如何制造根据第七实例的图像显示装置。
在以与第七实例的薄膜晶体管相同的方法形成薄膜晶体管元件的绝缘保护层之后，在绝缘保护层上形成由聚合物制成的层间绝缘层180，并通过干法蚀刻形成通孔。其后，形成由ITO制成的像素电极190。其每一个形成有如上所述的绝缘层180且具有125μm X125μm的尺寸的480X640薄膜晶体管被布置以形成薄膜晶体管阵列基板。将电泳部件22夹在薄膜晶体管阵列基板与反向电极210之间来制造的根据第七实例的图像显示装置200，其结构与图8中示出的结构相同。当驱动根据第七实例的图像显示装置时，确保了图像显示装置器件能够良好显示。
第四比较实例
除第二绝缘保护层160b在与第一绝缘保护层160a相同的条件下形成，即在与第一绝缘保护层160a相同的条件下形成绝缘层160之外，以与第四实例的工序相同的工序制造具有与图7中示出的结构相同的结构的根据第四比较实例的薄膜晶体管元件。
利用SIMS系统测量第四比较实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为3.6X1021/cm3，而绝缘保护层160b中含有的氢原子浓度为3.8X1021/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为1.9X10-4Scm，而绝缘区150b的导电率为2.0X10-4Scm。第四比较实例的薄膜晶体管的特性测量结果表明薄膜晶体管的关状态的电流水平高，导致不充分的晶体管特性。
第五比较实例
除第一绝缘保护层160a在与第二绝缘保护层160b相同的条件下形成，即在与第二绝缘保护层160b相同的条件下形成绝缘层160之外，以与第五实例的工序相同的工序制造具有与图9中示出的结构相同的结构的根据第五比较实例的薄膜晶体管。
利用SIMS系统测量第五比较实例的薄膜晶体管元件的绝缘保护层160a和160b中的每一层中含有的氢原子浓度。结果，绝缘保护层160a中含有的氢原子浓度为7.0X1019/cm3，而绝缘保护层160b中含有的氢原子浓度为6.9X1019/cm3。
利用半导体参数分析器测量金属氧化层的半导体区150a和绝缘区150b中的每一个的导电率。结果，半导体区150a的导电率为8.0X10-10Scm，而绝缘区150b的导电率为6.8X10-10Scm。第五比较实例的薄膜晶体管的特性测量结果表明薄膜晶体管的关状态的电流水平高，导致不充分的晶体管特性。
工业应用
根据本发明的薄膜晶体管可以用作电子书、LCD、有机EL显示器以及其它类似装置的开关元件。在整个工艺期间，将温度保持在等于或低于150°C，且省去半导体层的构图，这使得能够高产量、低成本且高质量地制造基于柔性基板的装置。具体地，它们能广泛应用于柔性显示器、IC卡、IC标签及其它类似装置。
附图标记的说明：
1：薄膜晶体管
2：绝缘基板
4：栅电极
6：栅极绝缘层
6a：第一栅极绝缘层
6b：第二栅极绝缘层
8：半导体区
10：绝缘区
12：源电极
14：漏电极
16：金属氧化物层
18：电容电极
20：密封层
22：层间绝缘层
24：像素电极
26：薄膜晶体管阵列基板
28：图像显示装置
30：反向电极
32：电泳部件
100：绝缘基板
110：栅电极
120：栅极绝缘层
130：源电极
140：漏电极
150：金属氧化物层
150a：金属氧化物层中的半导体区
150b：金属氧化物层中的绝缘区
160：绝缘保护层
160a：第一绝缘保护层
160b：第二绝缘保护层
170：电容电极
180：层间绝缘层
190：像素电极
200：晶体管阵列基板
210：反向电极
220：电泳部件

Claims (15)

1.一种薄膜晶体管，在绝缘基板上，至少包括：
栅电极；
栅极绝缘层；
源电极；
漏电极；
金属氧化物层，其包含半导体区和绝缘区，半导体区和绝缘区中的每一个由相同的金属氧化物材料组成；和
绝缘保护层，
其中：
所述半导体区包括在源电极与漏电极之间的区域，且其覆盖源电极和栅电极中的每一个的一部分；
该半导体区形成在栅极绝缘层与绝缘保护层之间以与栅极绝缘层和绝缘保护层中的至少一层邻接；
与半导体区邻接的栅极绝缘层或绝缘保护层的一部分，在其中含有氢原子，且将栅极绝缘层或绝缘保护层的该部分中含有的氢原子浓度设定在1X1020/cm3至5X1022/cm3的范围内，包括端点值；
不与该半导体区邻接的栅极绝缘层或绝缘保护层的另一部分，在其中含有氢原子，且将栅极绝缘层或绝缘保护层的该另一部分中含有的氢原子浓度设定为低于1X1020/cm3。
2.根据权利要求1的薄膜晶体管，其中：
栅电极形成在绝缘基板上；
栅极绝缘层形成在栅电极和绝缘基板上；
金属氧化物层形成在栅极绝缘层上；
源电极和漏电极形成在金属氧化物层上以与半导体区邻接；
绝缘保护层形成在源电极、漏电极和金属氧化物层上；
栅极绝缘层由邻接于金属氧化物层中的半导体区的第一栅极绝缘层和邻接于金属氧化物层中的绝缘区的第二栅极绝缘层组成；
第一栅极绝缘层中含有的氢原子浓度被设定在1X1020/cm3至5X1022/cm3的范围内，包括端点值；
第二栅极绝缘层中含有的氢原子浓度被设定为低于1X1020/cm3。
3.根据权利要求2的薄膜晶体管，其中：
第一栅极绝缘层由氮化硅组成。
4.根据权利要求2或3的薄膜晶体管，其中：
第二栅极绝缘层包括氧化硅、氮化硅、氮氧化硅和氧化铝中的任意一种。
5.根据权利要求1的薄膜晶体管，其中：
栅电极形成在绝缘基板上；
栅极绝缘层形成在栅电极和绝缘基板上；
金属氧化物层形成在栅极绝缘层上；
源电极和漏电极形成在栅极绝缘层上；
金属氧化物层形成在栅极绝缘层、源电极和漏电极上；
绝缘保护层形成在源电极、漏电极和金属氧化物层上；
栅极绝缘层由邻接于金属氧化物层中的半导体区的第一绝缘保护层和邻接于金属氧化物层中的绝缘区的第二保护层组成；
第一绝缘保护层中含有的氢原子浓度被设定在1X1020/cm3至5X1022/cm3的范围内，包括端点值；
第二绝缘保护层中含有的氢原子浓度被设定为低于1X1020/cm3。
6.根据权利要求5的薄膜晶体管，其中：
第一绝缘保护层由氮化硅组成。
7.根据权利要求5或6的薄膜晶体管，其中：
第二绝缘保护层包括氧化硅、氮化硅、氮氧化硅和氧化铝中的任意一种。。
8.根据权利要求1至7中的任意一项的薄膜晶体管，其中：
将所述半导体区的导电率设置在从10-7S/cm至10-3S/cm的范围内，包括端点值；和
将所述绝缘区的导电率设置为小于10-9S/cm。
9.根据权利要求1至8中的任意一项的薄膜晶体管，其中：
所述金属氧化物材料包括铟、锌和镓中的任何一种。
10.根据权利要求1至9中的任意一项的薄膜晶体管，其中：
所述绝缘基板为树脂基板。
11.一种图像显示装置，包括：
装备有根据权利要求1至10中的任意一项的薄膜晶体管的薄膜晶体管阵列；和
图像显示介质。
12.根据权利要求11的图像显示装置，其中：
所述图像显示介质为电泳显示介质。
13.一种制造薄膜晶体管的方法，该薄膜晶体管在绝缘基板上至少包括：
栅电极；
栅极绝缘层；
源电极；
漏电极；
金属氧化物层，其包含半导体区和绝缘区，半导体区和绝缘区中的每一个由相同的金属氧化物材料组成；和
绝缘保护层，该方法包括下述步骤：
利用相同的金属氧化物材料同时在金属氧化物层中形成所述半导体区和所述绝缘区；
将所述半导体区形成在所述栅极绝缘层与所述绝缘保护层之间使得该半导体区与该栅极绝缘层和该绝缘保护层中的至少一层邻接；和
利用CVD形成所述栅极绝缘层或所述绝缘保护层中的一部分，栅极绝缘层或绝缘保护层的该部分与所述半导体区邻接。
14.根据权利要求13的制造薄膜晶体管的方法，还依序包括下述步骤：
在绝缘基板上形成栅电极；
在栅电极和绝缘基板上形成栅极绝缘层；
在栅极绝缘层上形成金属氧化物层；
在金属氧化物层上形成源电极和漏电极使得源电极和漏电极与所述半导体区邻接；和
在源电极、漏电极和金属氧化物层上形成绝缘保护层，
其中：
形成栅极绝缘层的步骤还包括下述步骤：
利用CVD在绝缘基板和栅电极上形成第一栅极绝缘层以与金属氧化物层中的所述半导体区邻接；和
利用CVD在绝缘基板和栅电极上形成第二栅极绝缘层以与金属氧化物层中的所述绝缘区邻接。
15.根据权利要求13的制造薄膜晶体管的方法，还依序包括下述步骤：
在绝缘基板上形成栅电极；
在栅电极和绝缘基板上形成所述栅极绝缘层；
在该栅极绝缘层上形成所述源电极和所述漏电极；
在所述栅极绝缘层、所述源电极和所述漏电极上形成所述金属氧化物层；和
在所述源电极、所述漏电极和所述金属氧化物层上形成所述绝缘保护层，
其中：
形成绝缘保护层的步骤还包括下述步骤：
利用CVD在所述金属氧化物层中的所述半导体区上形成第一绝缘保护层以与所述半导体区邻接；和
利用CVD在所述金属氧化物层中的所述绝缘区上形成第二绝缘保护层以与所述绝缘区邻接。
CN201180047023.2A 2010-09-28 2011-09-21 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置 Expired - Fee Related CN103140920B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-217410 2010-09-28
JP2010217410 2010-09-28
JP2011-068149 2011-03-25
JP2011068149 2011-03-25
PCT/JP2011/071482 WO2012043338A1 (ja) 2010-09-28 2011-09-21 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置

Publications (2)

Publication Number Publication Date
CN103140920A true CN103140920A (zh) 2013-06-05
CN103140920B CN103140920B (zh) 2016-05-04

Family

ID=45892796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047023.2A Expired - Fee Related CN103140920B (zh) 2010-09-28 2011-09-21 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置

Country Status (6)

Country Link
US (1) US8963147B2 (zh)
JP (1) JPWO2012043338A1 (zh)
KR (1) KR101891841B1 (zh)
CN (1) CN103140920B (zh)
TW (1) TWI542014B (zh)
WO (1) WO2012043338A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105706243A (zh) * 2013-12-06 2016-06-22 富士胶片株式会社 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
CN107579111A (zh) * 2016-07-05 2018-01-12 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板
CN108089381A (zh) * 2018-01-02 2018-05-29 京东方科技集团股份有限公司 侧面电极制作方法
JP2018160692A (ja) * 2011-10-21 2018-10-11 株式会社半導体エネルギー研究所 半導体装置
US10644167B2 (en) 2017-11-06 2020-05-05 Industrial Technology Research Institute Thin film transistor and manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
CN104885229B (zh) * 2012-12-28 2017-08-18 株式会社神户制钢所 薄膜晶体管及其制造方法
JP6108898B2 (ja) * 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
EP2808916B1 (en) * 2013-05-30 2018-12-12 LG Display Co., Ltd. Method of manufacturing an organic light emitting display device
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
FR3024589B1 (fr) * 2014-07-29 2017-12-08 Commissariat Energie Atomique Dispositif electronique et son procede de fabrication
CN105849596B (zh) * 2014-09-18 2018-05-04 华为技术有限公司 用于阻断串扰的材料、光组件和所述材料的制作方法
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) * 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP2018157101A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
KR101973269B1 (ko) * 2017-07-31 2019-04-26 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
WO2022060715A1 (en) 2020-09-15 2022-03-24 E Ink Corporation Four particle electrophoretic medium providing fast, high-contrast optical state switching
AU2021344334B2 (en) 2020-09-15 2023-12-07 E Ink Corporation Improved driving voltages for advanced color electrophoretic displays and displays with improved driving voltages
US11846863B2 (en) 2020-09-15 2023-12-19 E Ink Corporation Coordinated top electrode—drive electrode voltages for switching optical state of electrophoretic displays using positive and negative voltages of different magnitudes
TWI813944B (zh) * 2021-02-08 2023-09-01 友達光電股份有限公司 主動元件基板及主動元件基板的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
CN101548383A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用氧化物半导体的显示设备及其制造方法
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009275272A (ja) * 2008-05-16 2009-11-26 Idemitsu Kosan Co Ltd インジウム、ガリウム及び亜鉛を含む酸化物
CN101617408A (zh) * 2007-02-20 2009-12-30 佳能株式会社 薄膜晶体管制造方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460170B2 (ja) * 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
CN101548383A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用氧化物半导体的显示设备及其制造方法
CN101617408A (zh) * 2007-02-20 2009-12-30 佳能株式会社 薄膜晶体管制造方法和显示装置
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009275272A (ja) * 2008-05-16 2009-11-26 Idemitsu Kosan Co Ltd インジウム、ガリウム及び亜鉛を含む酸化物

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160692A (ja) * 2011-10-21 2018-10-11 株式会社半導体エネルギー研究所 半導体装置
JP2020123741A (ja) * 2011-10-21 2020-08-13 株式会社半導体エネルギー研究所 半導体装置
CN105706243A (zh) * 2013-12-06 2016-06-22 富士胶片株式会社 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
CN105706243B (zh) * 2013-12-06 2019-02-12 富士胶片株式会社 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
CN107579111A (zh) * 2016-07-05 2018-01-12 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板
CN107579111B (zh) * 2016-07-05 2022-06-03 三星显示有限公司 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板
US10644167B2 (en) 2017-11-06 2020-05-05 Industrial Technology Research Institute Thin film transistor and manufacturing method thereof
CN108089381A (zh) * 2018-01-02 2018-05-29 京东方科技集团股份有限公司 侧面电极制作方法

Also Published As

Publication number Publication date
CN103140920B (zh) 2016-05-04
JPWO2012043338A1 (ja) 2014-02-06
US20140217396A1 (en) 2014-08-07
US8963147B2 (en) 2015-02-24
KR101891841B1 (ko) 2018-08-24
WO2012043338A1 (ja) 2012-04-05
TW201230342A (en) 2012-07-16
KR20130092591A (ko) 2013-08-20
TWI542014B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
CN102136499B (zh) 薄膜晶体管及其制造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
CN104465783A (zh) 薄膜晶体管及其制造方法
CN103403873A (zh) 偏移电极tft结构
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
US9773918B2 (en) Metal oxide TFT with improved stability and mobility
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
CN104347813A (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
CN103872139A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP5604938B2 (ja) 薄膜トランジスタ及びその製造方法
JP5617214B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
KR20150081668A (ko) 박막 트랜지스터 및 그 제조 방법
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR20120054496A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Imamura Chihiro

Inventor after: Miyai Yukari

Inventor after: Koyama Hiroaki

Inventor before: Imamura Chihiro

Inventor before: Harada Yukari

Inventor before: Koyama Hiroaki

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: IMAMURA CHIHIRO HARADA YUKARI KOYAMA HIROAKI TO: IMAMURA CHIHIRO GONGRU YUKARI KOYAMA HIROAKI

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20190921

CF01 Termination of patent right due to non-payment of annual fee