KR101949538B1 - 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치 - Google Patents

박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치 Download PDF

Info

Publication number
KR101949538B1
KR101949538B1 KR1020137007143A KR20137007143A KR101949538B1 KR 101949538 B1 KR101949538 B1 KR 101949538B1 KR 1020137007143 A KR1020137007143 A KR 1020137007143A KR 20137007143 A KR20137007143 A KR 20137007143A KR 101949538 B1 KR101949538 B1 KR 101949538B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
thin film
display device
film transistor
Prior art date
Application number
KR1020137007143A
Other languages
English (en)
Other versions
KR20130108559A (ko
Inventor
고다이 무라따
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20130108559A publication Critical patent/KR20130108559A/ko
Application granted granted Critical
Publication of KR101949538B1 publication Critical patent/KR101949538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 과제는 트랜지스터 소자 분리를 실현함으로써 고성능, 고안정의 박막 트랜지스터의 제조 방법을 제공하는 것이다. 기판과, 상기 기판 상에 적층된 게이트 전극과, 상기 기판 상 및 상기 게이트 전극 상에 적층된 게이트 절연체층과, 상기 게이트 절연체층에 형성된 오목부와, 상기 게이트 절연체층의 오목부 내에 형성된 반도체층과, 상기 반도체층에 대하여, 서로 떨어진 위치에서 접속되는 소스 전극 및 드레인 전극을 갖는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것이다.

Description

박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치{THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREFOR AND IMAGE DISPLAY DEVICE}
본 발명은, 박막 트랜지스터 및 그 제조 방법 및 화상 표시 장치에 관한 것이다.
정보기술의 눈부신 발전에 의해, 현재는 노트북 컴퓨터나 휴대 정보 단말기 등에서의 정보의 송수신이 빈번이 행해지고 있다. 가까운 장래에, 장소에 구애되지 않고 정보를 교환할 수 있는 유비쿼터스 사회가 올 것이라는 것은 주지의 사실이다. 그러한 사회에 있어서는, 보다 경량, 박형의 정보 단말기가 요망된다.
현재, 반도체 재료의 주류는 실리콘계(Si계)이지만, 플렉시블화, 경량화, 저코스트화, 고성능화 등의 관점에서부터 산화물 반도체를 이용한 트랜지스터(산화물 트랜지스터)의 연구가 활발이 이루어지고 있다. 일반적으로 산화물 반도체를 이용할 경우, 스퍼터법 등의 진공 성막이 이용되는 경우가 많다.
그러나, 최근에는, 도포법에 의한 산화물 반도체의 형성이 보고되고 있고, 대면적화, 인쇄법의 적용, 플라스틱 기판의 이용 등 응용의 가능성이 넓어지고 있다.
또한 그 응용 분야는 넓고, 상기한 바와 같은 박형, 경량의 플렉시블 디스플레이에 한하지 않고, RFID(Radio Frequency Identification) 태그나 센서 등에의 응용도 예상되고 있다. 이처럼, 유비쿼터스 사회에 대비하여 도포형 산화물 트랜지스터의 연구는 필요 불가결하다.
이러한 이유에 의해, 현재는 도포법에 의한 산화물 반도체의 연구가 주목받고 있다.
여기서 용액으로부터 반도체층을 형성하는 방법으로서, 스핀 코트법이나 딥법, 잉크젯법 등의 방법을 들 수 있다. 이 중, 스핀 코트법이나 딥법으로 제조된 트랜지스터를 복수 배치한 트랜지스터 어레이에 있어서는, 트랜지스터 소자간이나 트랜지스터와 화소 전극 사이의 반도체층 사이를 전류가 흐르기 쉽기 때문에, 오프 상태에서의 전류(리크 전류)값이 커져, 온 오프 비가 저하해 버리는 문제가 있다.
이 때문에, 예를 들면 특허문헌 1에 있어서는, 잉크젯법을 이용하여 원하는 장소에 반도체층을 형성함으로써, 트랜지스터 소자 분리를 실현하고 있다. 또한, 특허문헌 2에 있어서는, 소스 전극, 드레인 전극 간의 채널부에 반도체 용액을 주입함으로써 트랜지스터 소자 분리를 실현하고 있다.
일본 특허 출원 공개 제2005-210086호 공보 일본 특허 출원 공개 제2004-80026호 공보
그러나, 특허문헌 2의 방법에 있어서 채널부에 반도체 용액을 주입하기 위해서는 격벽의 형성이 필요해지므로, 통상적인 트랜지스터 제작 방법에 부가하여 격벽 재료의 성막, 및 패터닝의 프로세스를 별도로 행해야만 한다.
본 발명은, 상술한 과제를 감안하여 이루어진 것으로, 트랜지스터 소자 분리를 실현함으로써 고성능, 고안정의 박막 트랜지스터의 제조 방법을 제공한다.
상기 과제를 해결하기 위해서, 본 발명 중 청구항 1에 기재된 발명은, 기판과, 상기 기판 상에 적층된 게이트 전극과, 상기 기판 상 및 상기 게이트 전극 상에 적층된 게이트 절연체층과, 상기 게이트 절연체층에 형성된 오목부와, 상기 게이트 절연체층의 오목부 내에 형성된 반도체층과, 상기 반도체층에 대하여, 서로 떨어진 위치에서 접속되는 소스 전극 및 드레인 전극을 갖는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것이다.
다음으로, 청구항 2에 기재된 발명은, 상기 반도체층상의 적어도 중앙부에 적층되는 보호막을 형성하는 것을 특징으로 한다.
다음으로, 청구항 3에 기재된 발명은, 상기 오목부는, 게이트 전극과 두께 방향에서 대향 가능한 위치에만 형성되어 있는 것을 특징으로 한다.
다음으로, 청구항 4에 기재된 발명은, 상기 반도체층은, 금속 산화물을 주성분으로 하는 재료로 이루어지는 것을 특징으로 한다.
다음으로, 청구항 5에 기재된 발명은, 상기 반도체층은, 유기물을 주성분으로 하는 재료로 이루어지는 것을 특징으로 한다.
다음으로, 청구항 6에 기재된 발명은, 청구항1 내지 청구항4 중 어느 한 항에 기재된 박막 트랜지스터와, 상기 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성되고 또한 상기 드레인 전극에 전기적으로 접속된 화소 전극과, 상기 화소 전극 상에 형성된 공통 전극을 포함하는 표시 매체를 갖는 것을 특징으로 하는 화상 표시 장치를 제공하는 것이다.
다음으로, 청구항 7에 기재된 발명은, 상기 표시 매체는, 전기 영동형 반사 표시 장치, 투과형 액정 표시 장치, 반사형 액정 표시 장치, 반투과형 액정 표시 장치, 유기 EL 표시 장치 및 무기 EL 표시 장치 중 어느 하나인 것을 특징으로 한다.
다음으로, 청구항 8에 기재된 발명은, 청구항1 내지 청구항4 중 어느 한 항에 기재된 박막 트랜지스터의 제조 방법으로서, 기판 상에 게이트 전극을 형성하는 공정과, 상기 기판 상 및 상기 게이트 전극 상에 게이트 절연체층을 형성하는 공정과, 상기 게이트 전극과 대향하는 상기 게이트 절연체층 위치에 오목부를 형성하는 공정과, 상기 오목부 내에 도포법에 의해 반도체층을 형성하는 공정과, 상기 반도체층상의 적어도 중앙부에 보호막을 형성하는 공정과, 상기 반도체층상의 서로 이격된 위치에서 접속되도록 소스 전극 및 드레인 전극을 형성하는 공정을 갖는 것을 특징으로 한다.
다음으로, 청구항 9에 기재된 발명은, 상기 도포법은, 철판 인쇄, 요판 인쇄, 평판 인쇄, 반전 오프셋 인쇄, 스크린 인쇄, 잉크젯, 열전사 인쇄, 디스펜서, 스핀 코트, 다이 코트, 마이크로 그라비아 코트, 딥 코트 중 어느 하나인 것을 특징으로 한다.
다음으로, 청구항 10에 기재된 발명은, 상기 오목부의 형성은, 드라이 에칭법으로 형성하는 것을 특징으로 한다.
본 발명에 따르면, 게이트 절연체층에 직접 오목부를 형성함으로써, 도포법에 의해 원하는 장소에 반도체층의 성막, 및 트랜지스터 소자 분리를 행하는 것이 가능하게 된다.
또한, 트랜지스터 소자를 안정적으로 구동하는 것이 가능하고, 나아가서는, 격벽의 형성 프로세스가 불필요하기 때문에, 제조 프로세스의 간이화를 도모하는 것이 가능하다.
도 1은 본 발명에 기초하는 실시 형태에 따른 게이트 전극의 바로 위에 위치하는 게이트 절연체층에 형성된 오목부의 부분 단면도이다.
도 2는 본 발명에 기초하는 실시 형태에 따른 박막 트랜지스터의 거의 1 화소분을 나타내는 부분 단면도이다.
도 3은 본 발명에 기초하는 실시 형태에 따른 박막 트랜지스터를 이용한 화상 표시 장치의 개략 평면도이다.
도 4는 본 발명에 기초하는 실시 형태에 따른 박막 트랜지스터의 일부 배열도이다.
도 5는 비교예에 따른 박막 트랜지스터의 거의 1 화소분을 나타내는 부분 단면도이다.
도 6은 비교예에 따른 박막 트랜지스터를 이용한 화상 표시 장치의 개략 평면도이다.
이하, 본 발명의 실시 형태를 도면을 참조하면서 설명한다. 또한, 본 발명의 실시 형태에 따른 박막 트랜지스터의 구성은 특별히 한정되지 않는다.
본 실시 형태에 따른 박막 트랜지스터는, 도 1 및 도 2에 도시한 바와 같이, 기판(1)과, 상기 기판(1) 상에 적층된 게이트 전극(2) 및 캐패시터 전극(3)과, 상기 기판(1) 상, 상기 게이트 전극(2), 및 캐패시터 전극(3) 상에 적층된 게이트 절연체층(4)과, 상기 게이트 절연체층(4)에 형성된 오목부(11)와, 상기 게이트 절연체층(4)의 오목부(11) 내에 형성된 반도체층(5)과, 상기 반도체층(5)에 대하여, 서로 떨어진 위치에서 접속하는 소스 전극(7) 및 드레인 전극(8)을 갖는다. 오목부(11)는 게이트 전극(2)의 바로 위에 형성되어 있다. 또한, 박막 트랜지스터는 기판(1)상에 복수 형성되어 있다.
상기 오목부(11)의 형상은, 오목부(11) 내에 형성되는 반도체층(5)이 소스 전극(7), 드레인 전극(8)과 접속될 수 있게 되어 있으면 되지만, 적어도 게이트 전극(2)의 바로 위(게이트 전극(2)과 두께 방향에서 대향하는 위치)에서, 게이트 전극(2) 바로 위로부터 돌출되는일 없이 형성되어 있는 것이 바람직하다. 오목부(11)는, 도 4에 도시한 바와 같이, 게이트 전극(2) 상에 복수 형성되고, 오목부(11)는 서로 접속되지 않고 이격하여 형성되어 있는 것이 바람직하다. 오목부(11)의 형상으로서는 예를 들면, 게이트 전극(2)의 긴 변과 평행한 긴 변을 갖는 직사각형이나, 타원 등이 있지만, 이것에 한하는 것이 아니며, 후술하는 오목부(11)의 형성 방법인 드라이 에칭법으로 형성할 수 있는 형상이면 어떤 형상이어도 상관없다.
본 실시 형태의 기판(1)으로서, 구체적으로는 폴리메틸메타크릴레이트, 폴리아크릴레이트, 폴리카르보네이트, 폴리스티렌, 폴리에틸렌술피드, 폴리에테르술폰, 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 시클로올레핀 중합체, 폴리에테르술폰, 트리아세틸셀룰로오스, 폴리비닐훌오라이드필름, 에틸렌-테트라플루오로에틸렌 공중합 수지, 내후성 폴리에틸렌테레프탈레이트, 내후성 폴리프로필렌, 유리 섬유 강화 아크릴 수지 필름, 유리 섬유 강화 폴리카르보네이트, 투명성 폴리이미드, 불소계 수지, 환 형상 폴리올레핀계 수지, 유리 및 석영 등을 사용할 수 있다. 단, 본 발명의 기판(1)은 이들에 한정되는 것은 아니다. 이들은 단독으로서 사용해도 되지만, 두 종류 이상을 적층한 복합 기판(1)으로서 사용해도 된다.
본 실시 형태의 기판(1)이 유기물 필름인 경우에는, 박막 트랜지스터의 소자의 내구성을 향상시키기 위해서 투명한 가스 배리어층(도시 생략)을 형성할 수 있다. 가스 배리어층으로서는 산화 알루미늄(Al2O3), 산화 규소(SiO2), 질화 규소(SiN), 산화 질화 규소(SiON), 탄화 규소(SiC) 및 다이아몬드 라이크 카본(DLC) 등을 들 수 있다. 단, 본 발명의 기판(1)은 이들에 한정되는 것은 아니다. 또한 이들의 가스 배리어층은 2층 이상 적층하여 사용할 수도 있다. 가스 배리어 층은 유기물 필름을 이용한 기판(1)의 한 면에만 형성해도 되고, 양면에 형성해도 상관없다.
가스 배리어층은, 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 애블레이션법, 플라즈마 CVD(Chemical Vapor Deposition)법, 핫 와이어 CVD법 및 졸-겔 법 등을 이용해서 형성할 수 있지만, 본 발명에서는 이들에 한정되는 것은 아니다.
본 실시 형태의 게이트 전극(2), 캐패시터 전극(3), 소스 전극(78), 및 드레인 전극(89)에는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 카드뮴(CdO), 산화 인듐 카드뮴(CdIn2O4), 산화 카드뮴 주석(Cd2SnO2), 산화 아연 주석(Zn2SnO4), 산화 인듐 아연(In-Zn-O) 등의 산화물 재료가 적절히 이용된다. 또한 이 산화물 재료에 불순물을 도프하는 것도 도전율을 높이는데 바람직하다. 예를 들면, 산화 인듐에 주석이나 몰리브덴, 티타늄을 도프한 것, 산화 주석에 안티몬이나 불소를 도프한 것, 산화 아연에 인듐, 알루미늄, 갈륨을 도프한 것 등이다. 이 중에서는 특히 산화 인듐에 주석을 도프한 산화 인듐 주석(통칭 ITO)이 낮은 저항율 때문에 특히 적절히 이용된다. 또 Au, Ag, Cu, Cr, Al, Mg 등의 금속 재료도 적절히 이용된다. 또 도전성 산화물 재료와 저저항 금속 재료를 복수 적층 한 것도 사용할 수 있다.
이 경우, 금속 재료의 산화나 경시 열화를 방지하기 위해서 도전성 산화물 박막/ 금속 박막/ 도전성 산화물 박막 순으로 적층한 3층 구조가 특히 적절히 이용된다. 또 PEDOT(폴리에틸렌디옥시티오펜) 등의 유기 도전성 재료도 적절히 이용할 수 있다. 게이트 전극(2), 소스 전극(7) 및 드레인 전극(8)은 모두 동일한 재료이어도 상관없고, 또한 모두 다른 재료이어도 상관없다. 그러나, 공정수를 줄이기 위해서 소스 전극(78)과 드레인 전극(89)은 동일한 재료인 것이 보다 바람직하다.
이들의 전극(2, 3, 8, 9)은, 진공 증착법, 이온 플레이팅법, 스퍼터법, 레이저 애블레이션법, 플라즈마 CVD(Chemical Vapor Deposition), 광 CVD법, 핫 와이어 CVD법, 또는 스크린 인쇄, 철판 인쇄, 잉크젯법 등으로 형성할 수 있지만, 이들에 한정되는 것은 아니다.
본 실시 형태에 따른 박막 트랜지스터에 이용되는 게이트 절연체층(4)으로서 이용되는 재료는, 산화실리콘, 질화실리콘, 실리콘 옥시 나이트 라이드, 산화 알루미늄, 산화 탄탈, 산화 이트륨, 산화 하프늄, 하프늄 알미네이트, 산화 지르코니아, 산화 티타늄 등의 무기 재료, 또는, PMMA(폴리메틸메타크릴레이트) 등의 폴리 아크릴레이트, PVA(폴리비닐 알코올), PS(폴리스티렌), 투명성 폴리이미드, 폴리 에스테르, 에폭시, 폴리비닐 페놀, 폴리비닐 알코올 등을 들 수 있지만 이들에 한정되는 것은 아니다. 게이트 리크 전류를 억제하기 위해서는, 절연 재료의 저항율은 1011Ωcm 이상, 특히 1014Ωcm 이상인 것이 바람직하다.
게이트 절연체층(4)은, 진공 증착법, 이온 플레이팅법, 스퍼터법, 레이저 애블레이션법, 플라즈마 CVD, 광 CVD법, 핫 와이어 CVD법, 스핀 코트, 딥 코트, 스크린 인쇄 등의 방법을 이용하여 형성된다. 이들 게이트 절연체층(4)은 막의 성장 방향을 향해서 조성을 경사지게 한 것도 또한 적절히 이용된다.
본 실시 형태에 따른 박막 트랜지스터의 게이트 절연체층(4) 상에 형성된 오목부(11)는, 도 1∼도 4에 도시한 바와 같이, 게이트 전극(2)의 바로 위에 위치하고, 또한 서로의 오목부는 이격되어 형성되어 있어, 종래의 드라이 에칭 기술을 이용하여 게이트 절연체층(4)에 직접 형성된다.
본 실시 형태에 따른 박막 트랜지스터에 이용하는 반도체층(5)으로서는, 유기물 또는 금속 산화물을 주성분으로 하는 유기 반도체 재료 또는 산화물 반도체 재료를 사용할 수 있고, 이것들의 재료를 용매에 용해 또는 분산시킨 잉크를 도포법에 의해 오목부(11) 상에 도포함으로써 유기 반도체층 또는 산화물 반도체층이 형성된다.
유기 반도체 재료로서는, 폴리 티오펜, 폴리아릴아민, 플루올렌비치오펜 공중합체, 및 그들 유도체와 같은 고분자계 유기 반도체 재료, 및 펜타센, 테트라센, 구리 프탈로시아닌, 페릴렌, 및 그들 유도체와 같은 저분자계 유기 반도체 재료를 이용하여도 된다. 그러나, 저 코스트화, 플렉시블화, 대면적화를 고려하면 도포법을 적용할 수 있는 유기 반도체 재료를 이용하는 것이 바람직하다. 또한, 카본 나노 튜브 혹은 플라렌 등의 탄소 화합물이나 반도체 나노 입자 분산액 등도 반도체 재료로서 이용해도 된다.
유기 반도체 재료를 용해·분산시키기 위한 용매로서는, 테트라히드로푸란이나 디옥산 등의 고리 형상 에테르계 용매, 아세톤이나 메틸에틸케톤 등의 케톤계 용매, 에탄올이나 IPA 등의 알코올계 용매, 클로로포름이나 1, 2-디클로로에탄 등의 할로겐화 알킬계 용매, 톨루엔, 크실렌, 디클로로벤젠, 트리크로로벤젠 등의 방향족계 용매, N-메틸피롤리돈, 술포란, 2황화탄소, 나아가서는 물 등을 들 수 있고, 이들을 단독으로 이용해도, 혼합해서 이용해도 된다.
유기 반도체층(5)을 형성하는 도포법으로서는, 철판 인쇄, 요판 인쇄, 평판 인쇄, 반전 오프셋 인쇄, 스크린 인쇄, 잉크젯, 열전사 인쇄, 디스펜서, 스핀 코트, 다이 코트, 마이크로 그라비아 코트, 딥 코트 등, 공지의 방법을 이용할 수 있다.
산화물 반도체 재료로서는, 아연(Zn), 인듐(In), 주석(Sn), 텅스텐(W), 마그네슘(Mg) 및 갈륨(Ga) 중 1종류 이상의 원소를 포함하는 산화물인, 산화 아연(ZnO), 산화 인듐(In2O3), 산화 인듐 아연(In-Zn-O), 산화 주석(SnO2), 산화 텅스텐(WO) 및 산화 아연 갈륨 인듐(In-Ga-Zn-O) 등의 재료를 들 수 있지만, 본 발명에서는 이들에 한정되는 것은 아니다. 이들 재료의 구조는 단결정, 다결정, 미결정, 결정과 아몰퍼스와의 혼정, 나노 결정 산재 아몰퍼스, 아몰퍼스 중 어느것 이어도 상관없다.
산화물 반도체 재료를 용해·분산 시키기 위한 용매로서는, 테트라히드로푸란이나 디옥산 등의 고리 형상 에테르계 용매, 아세톤이나 메틸에틸케톤 등의 케톤계 용매, 에탄올이나 IPA 등의 알코올계 용매, 클로로포름이나 1, 2-디클로로에탄 등의 할로겐화 알킬계 용매, 톨루엔, 크실렌, 디클로로벤젠, 트리크로로벤젠 등의 방향족계 용매, N-메틸피롤리돈, 술포란, 2황화탄소, 나아가서는 물 등을 들 수 있고, 이들을 단독으로 이용해도, 혼합하여 이용해도 된다.
산화물 반도체층(5)을 형성하는 도포법으로서는, 철판 인쇄, 요판 인쇄, 평판 인쇄, 반전 오프셋 인쇄, 스크린 인쇄, 잉크젯, 열전사 인쇄, 디스펜서, 스핀 코트, 다이 코트, 마이크로 그라비아 코트, 딥 코트 등, 공지의 방법을 이용할 수 있다.
본 실시 형태에 따른 보호막(6)으로서 이용되는 재료는, 산화실리콘, 질화실리콘, 실리콘 옥시나이트라이드, 산화 알루미늄, 산화 탄탈, 산화 이트륨, 산화 하프늄, 하프늄 알루미네이트, 산화 지르코니아, 산화 티타늄 등의 무기 재료, 또는, PMMA(폴리메틸메타크릴레이트) 등의 폴리 아크릴레이트, PVA(폴리비닐 알코올), PS(폴리스티렌), 투명성 폴리이미드, 폴리에스테르, 에폭시, 폴리비닐 페놀, 폴리비닐 알코올 등을 들 수 있지만 이들에 한정되는 것은 아니다. 박막 트랜지스터에 전기적 영향을 주지 않기 위해서는, 보호막(6)의 저항율은 1011Ωcm 이상, 특히 1014Ωcm 이상인 것이 바람직하다.
보호막(6)은, 진공 증착법, 이온 플레이팅법, 스퍼터법, 레이저 애블레이션법, 플라즈마 CVD, 광 CVD법, 핫 와이어 CVD법, 스핀 코트, 딥 코트, 스크린 인쇄 등의 방법을 이용하여 형성된다. 이들 보호막(6)은 막의 성장 방향을 향해서 조성을 경사지게한 것도 또한 적절히 이용할 수 있다.
(화상 표시 장치)
다음으로, 도 2에 기재된 박막 트랜지스터를 이용한 화상 표시 장치를, 도 3을 참조하여 설명한다.
화상 표시 장치는, 도 3에 도시한 바와 같이, 전술한 박막 트랜지스터와, 상기 박막 트랜지스터의 상기 소스 전극(7) 및 상기 드레인 전극(8) 상에 형성된 층간 절연막(9)과, 상기 층간 절연막(9) 상에 형성되고 또한 상기 드레인 전극(8)에 전기적으로 접속된 화소 전극(10)과, 상기 화소 전극(10) 상에 형성된 공통 전극을 포함하는 표시 매체를 갖는다.
본 실시 형태에 따른 층간 절연막(9)으로서는, 예를 들면, 산화 규소, 질화 규소, 산화 질화 규소, 산화 알루미늄, 산화 탄탈, 산화 이트륨, 산화 하프늄, 하프늄알루미네이트, 산화 지르코니아 및 산화 티타늄 등의 무기 재료 또는, 폴리메틸메타크릴레이트(PMMA) 등의 폴리 아크릴레이트, 폴리비닐 알코올(PVA), 폴리스티렌(PS), 투명성 폴리이미드, 폴리에스테르, 에폭시 수지 및 폴리비닐 페놀 등의 유기 재료를 들 수 있지만 본 발명에서는 이들에 한정되는 것은 아니다.
층간 절연막(9)은 게이트 절연체층(4)과 동일한 재료이여도 상관없고, 다른 재료이여도 상관없다. 이들 층간 절연막(9)은 단층으로서 이용해도 상관없고, 복수의 층을 적층 한 것을 이용해도 상관없다.
층간 절연막(9)은, 진공 증착법, 이온 플레이팅법, 스퍼터링법, 레이저 애블레이션법, 플라즈마 CVD법, 광 CVD법, 핫 와이어 CVD법, 스핀 코트법, 딥 코트법, 스크린 인쇄법 등의 방법을 이용해서 형성할 수 있지만 본 발명에서는 이들에 한정되는 것은 아니다.
본 실시 형태에 따른 화소 전극(10)은, 박막 트랜지스터의 드레인 전극(8)과 전기적으로 접속하고 있어야만 한다. 구체적으로는, 층간 절연막(9)을 스크린 인쇄법 등의 방법으로 패턴 인쇄해서 드레인 전극(8)의 부분에 층간 절연막(9)을 형성하지 않는 방법이나, 층간 절연막(9)을 전체면에 도포하고, 그 후 레이저 빔 등을 이용해서 층간 절연막(9)에 구멍을 뚫는 방법 등을 들 수 있지만, 본 발명에서는 이들에 한정되는 것은 아니다.
본 발명의 박막 트랜지스터에 조합하는 표시 매체(표시 장치)로서는, 전기 영동형 반사 표시 장치, 투과형 액정 표시 장치, 반사형 액정 표시 장치, 반투과형 액정 표시 장치, 유기 EL 표시 장치 및 무기 EL 표시 장치 등을 들 수 있다.
(실시예 1)
본 발명자는, 게이트 절연체층(4) 상에 직접 오목부(11)를 형성하고(실시예), 도포법에 의해 반도체 활성층(반도체층(5))을 성막한 화상 표시 장치(도 3)와, 게이트 절연체층 상에 별도 격벽을 형성하고(비교예), 도포법에 의해 반도체 활성층을 성막한 화상 표시 장치(도 6)를 제작하고, 양자의 특성의 관계에 대해서 검토했다.
또한, 본 발명자는, 게이트 절연체층(4)의 재료로서 산화 질화 규소(SiON)을, 반도체층(5)의 재료로서 In-Zn-O계 산화물을, 격벽 재료로서 폴리이미드를 이용하여 화상 표시 장치를 제작하였다.
기판(1)상에, DC마그네트론 스퍼터법을 이용하여 ITO를 100nm 성막하고, 감광성 포토레지스트를 도포후, 노광하고, 현상액에 의해 현상을 행하고, 염산에 의해 에칭을 행하고, 박리액에 의해 감광형 포토레지스트를 박리하고, ITO의 패터닝을 행하고, 게이트 전극(2) 및 캐패시터 전극(3)으로 하였다(이하, 포토리소그래피법이라 함). 다음으로 RF 마그네트론 스퍼터법에 의해 기판(1)과 접하는 SiON으로이루어지는 게이트 절연체층(4)(막 두께 400nm)을 성막했다. 성막후, 감광성 포토레지스트를 도포후, 노광하고, 현상액에 의해 현상을 행하고, 반응성 이온 에칭(이하, RIE라 함)에 의해 게이트 전극(2)의 바로 위에 이격하고, 게이트 절연체층(4)에 직접 오목부(11)(에칭량 40nm)를 형성했다.
다음으로, In-Zn-O계 산화물 용액을 잉크젯법에 의해 오목부(11)에 직접 주입했다(막 두께 40nm). 주입후, 400도, 30분간 핫플레이트에서 어닐링 처리를 실시했다. 또한 RF 마그네트론 스퍼터법에 의해 SiON으로 이루어지는 보호막(6)(막 두께 80nm)을 성막했다. 반도체층(5)과 소스 전극(7), 및, 반도체층(5)과 드레인 전극(8)은 전기적으로 접촉하고 있을 필요가 있으므로, 반도체층(5) 중앙에만 보호막(6)이 남도록 감광성 포토레지스트를 도포후, 노광하고, 현상액에 의해 현상을 행하고, RIE에 의해 보호막(6)을 형성했다. DC 마그네트론 스퍼터법을 이용해서 ITO를 100nm 성막하고, 소스 전극(7)과 드레인 전극(8)을 형성했다. 또한, 스핀 코트법에 의해 에폭시 수지로 이루어 지는 층간 절연막(9)(3㎛)을 형성하고, 포토리소그래피법에 의해 드레인 전극(8)과 화소 전극(10)과의 접촉 개소가 되는 개구부를 형성하고, DC 마그네트론 스퍼터링법에 의해 ITO를 막 두께 100nm로 성막하고, 원하는 형상으로 패터닝을 행하고, 화소 전극(10)으로서 박막 트랜지스터를 제작했다. 제작한 박막 트랜지스터 상에, 표시 매체(12)로서 전기 영동 방식 전자 페이퍼 전면판을 접착하고, 화상 표시 장치를 제작했다.
(비교예)
도 5 및 도 6에 도시한 바와 같이, 기판(1) 상에, DC 마그네트론 스퍼터법을 이용하여 ITO를 100nm 성막하고, 포토리소그래피법에 의해, 게이트 전극(2) 및 캐패시터 전극(3)으로 했다. 다음으로 RF 마그네트론 스퍼터법에 의해 기판(1)과 접하는 SiON으로 이루어지는 게이트 절연체층(4)(막 두께 200nm)으로 했다. 계속해서, 격벽(13)의 형성을 행하였다. 도레이 제품, 포토 니스, 상품명 「DL-1000」로 표시되는 포지티브형 감광성 폴리이미드를 전면에 스핀코트했다. 감광성 폴리이미드는, 격벽(13)의 높이를 40nm로 하도록 약 40nm의 두께로 도포했다. 다음으로, 전면에 도포한 감광성 폴리이미드에 대하여, 포토리소그래피법에 의해 노광, 현상을 행하고, 게이트 절연체층(4) 상에 배치되는 격벽(13)을 형성했다. 격벽(13)의 패턴은 230℃, 30분간 오븐에서 소성을 행하였다. 다음으로, In-Zn-O계 산화물 용액을 잉크젯법에 의해 오목부(11)에 직접 주입했다(막 두께 40nm). 주입 후, 핫플레이트에서 400℃에서 어닐링 처리를 실시했다. 또한 RF 마그네트론 스퍼터법에 의해 SiON으로 이루어지는 보호막(6)(막 두께 80nm)을 성막했다. 반도체층(5)과 소스 전극(7), 및, 반도체층(5)과 드레인 전극(8)은 전기적으로 접촉하고 있을 필요가 있으므로, 반도체층(5) 중앙에만 보호막(6)이 남도록 감광성 포토레지스트를 도포후, 노광하고, 현상액에 의해 현상을 행하고, RIE에 의해 보호막(6)을 형성했다. DC 마그네트론 스퍼터법을 이용해서 ITO를 100nm 성막하고, 소스 전극(7)과 드레인 전극(8)을 형성했다. 또한, 스핀 코트 법에 의해 에폭시 수지로 이루어지는 층간 절연막(9)(3㎛)을 형성하고, 포토리소그래피법에 의해 드레인 전극(8)과 화소 전극(10)과의 접촉 개소가 되는 개구부를 형성하고, DC 마그네트론 스퍼터링법에 의해 ITO를 막 두께 100nm로 성막하고, 원하는 형상으로 패터닝을 행하고, 화소 전극(10)으로서 박막 트랜지스터를 제작했다. 제작한 박막 트랜지스터 상에, 표시 매체(12)로서 전기 영동 방식 전자 페이퍼 전면판을 접착하여, 화상 표시 장치를 제작했다.
화상 표시 장치를 구동한 결과, 격벽(13)을 설치하지 않은 화상 표시 장치에 있어서도 격벽(13)을 형성한 화상 표시 장치와 동등한 양호한 화상 표시를 행할 수 있었다.
게이트 절연체층(4) 상에 직접 오목부(11)를 형성함으로써, 종래의 화상 표시 장치로부터도 격벽(13)의 제작 프로세스를 생략할 수 있고, 또한, 도포법에 의해 반도체 용액을 원하는 장소에 형성하여, 트랜지스터 소자 분리를 행할 수 있었다. 결과적으로, 안정된 특성을 나타내는 박막 트랜지스터의 제조 프로세스의 간이화를 도모할 수 있었다.
1 : 기판
2 : 게이트 전극
3 : 캐패시터 전극
4 : 게이트 절연체층
5 : 반도체층
6 : 보호막
7 : 소스 전극
8 : 드레인 전극
9 : 층간 절연막
10 : 화소 전극
11 : 오목부
12 : 표시 매체
13 : 격벽

Claims (10)

  1. 기판과,
    상기 기판 상에 적층된 게이트 전극과,
    상기 기판 상 및 상기 게이트 전극 상에 적층된 게이트 절연체층과,
    상기 게이트 절연체층에 형성된 오목부와,
    상기 게이트 절연체층의 오목부 내에 형성된 반도체층과,
    상기 반도체층 상에 형성되고, 서로 떨어진 위치에서 상기 반도체층에 접속되는 소스 전극 및 드레인 전극
    을 갖고,
    상기 오목부 내에는 상기 반도체층만 형성되며,
    상기 오목부는 상기 게이트 전극의 바로 위로부터 벗어나지 않고,
    상기 반도체층의 상면은 상기 게이트 절연체층의 상부보다 돌출되지 않는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 반도체층 상의 적어도 중앙부에 적층되는 보호막을 형성한 것을 특징으로 하는 박막 트랜지스터.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 반도체층은, 금속 산화물을 포함하는 재료로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항 또는 제2항에 있어서,
    상기 반도체층은, 유기물을 포함하는 재료로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항 또는 제2항에 기재된 박막 트랜지스터와,
    상기 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 상에 형성된 층간 절연막과,
    상기 층간 절연막 상에 형성되고 또한 상기 드레인 전극에 전기적으로 접속된 화소 전극과,
    상기 화소 전극 상에 형성된 공통 전극을 포함하는 표시 매체
    를 갖는 것을 특징으로 하는 화상 표시 장치.
  7. 제6항에 있어서,
    상기 표시 매체는, 전기 영동형 반사 표시 장치, 투과형 액정 표시 장치, 반사형 액정 표시 장치, 반투과형 액정 표시 장치, 유기 EL 표시 장치 및 무기 EL 표시 장치 중 어느 하나인 것을 특징으로 하는 화상 표시 장치.
  8. 제2항에 기재된 박막 트랜지스터의 제조 방법으로서,
    기판 상에 게이트 전극을 형성하는 공정과,
    상기 기판 상 및 상기 게이트 전극 상에 게이트 절연체층을 형성하는 공정과,
    상기 게이트 전극과 대향하는 상기 게이트 절연체층 위치에 오목부를 형성하는 공정과,
    상기 오목부 내에 도포법에 의해 반도체층을 형성하는 공정과,
    상기 반도체층 상의 적어도 중앙부에 보호막을 형성하는 공정과,
    상기 반도체층 상의 서로 이격된 위치에서 접속되도록 소스 전극 및 드레인 전극을 형성하는 공정
    을 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제8항에 있어서,
    상기 도포법은, 철판 인쇄, 요판 인쇄, 평판 인쇄, 반전 오프셋 인쇄, 스크린 인쇄, 잉크젯, 열전사 인쇄, 디스펜서, 스핀 코트, 다이 코트, 마이크로 그라비아 코트, 딥 코트 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 오목부의 형성은, 드라이 에칭법으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020137007143A 2010-09-22 2011-09-05 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치 KR101949538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010212684 2010-09-22
JPJP-P-2010-212684 2010-09-22
PCT/JP2011/070131 WO2012039272A1 (ja) 2010-09-22 2011-09-05 薄膜トランジスタ及びその製造方法、並びに画像表示装置

Publications (2)

Publication Number Publication Date
KR20130108559A KR20130108559A (ko) 2013-10-04
KR101949538B1 true KR101949538B1 (ko) 2019-02-18

Family

ID=45873761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137007143A KR101949538B1 (ko) 2010-09-22 2011-09-05 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치

Country Status (6)

Country Link
US (1) US8963141B2 (ko)
JP (1) JP5835221B2 (ko)
KR (1) KR101949538B1 (ko)
CN (1) CN103119699B (ko)
TW (1) TWI566411B (ko)
WO (1) WO2012039272A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置
CN105097939B (zh) 2014-04-24 2018-08-17 清华大学 薄膜晶体管
CN105097429B (zh) 2014-04-24 2018-03-02 清华大学 碳纳米管复合膜的制备方法
CN105097428B (zh) 2014-04-24 2017-12-01 清华大学 碳纳米管复合膜
EP3214654A4 (en) * 2014-10-28 2018-07-04 Toppan Printing Co., Ltd. Thin-film transistor array and method for manufacturing same
CN105355664A (zh) * 2015-12-17 2016-02-24 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105679676A (zh) 2016-03-01 2016-06-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106057827B (zh) * 2016-08-12 2020-01-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107994129B (zh) 2017-11-20 2019-11-22 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
US10743413B2 (en) * 2018-02-07 2020-08-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible substrate and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP2009049340A (ja) * 2007-08-23 2009-03-05 Epson Imaging Devices Corp 電気光学装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139508A (ja) * 1995-11-10 1997-05-27 Toyota Motor Corp 薄膜トランジスタの製造方法
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006186293A (ja) * 2004-12-02 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
CN100462825C (zh) * 2005-12-23 2009-02-18 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法
JP5103758B2 (ja) * 2006-03-16 2012-12-19 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
KR20080066342A (ko) * 2007-01-12 2008-07-16 엘지전자 주식회사 박막 트랜지스터 및 그의 제조방법
KR101385464B1 (ko) * 2007-05-14 2014-04-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이와 그 제조방법
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP2009049340A (ja) * 2007-08-23 2009-03-05 Epson Imaging Devices Corp 電気光学装置及びその製造方法

Also Published As

Publication number Publication date
CN103119699B (zh) 2016-08-17
KR20130108559A (ko) 2013-10-04
US8963141B2 (en) 2015-02-24
WO2012039272A1 (ja) 2012-03-29
TW201222824A (en) 2012-06-01
US20130181200A1 (en) 2013-07-18
TWI566411B (zh) 2017-01-11
JPWO2012039272A1 (ja) 2014-02-03
JP5835221B2 (ja) 2015-12-24
CN103119699A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
KR101949538B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US8487308B2 (en) Thin film transistor and image display unit
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2008076823A (ja) 表示装置
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
US20100051911A1 (en) Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6064353B2 (ja) 薄膜トランジスタの製造方法
US20090213039A1 (en) Display device
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
CN109643659B (zh) 有机薄膜晶体管及其制造方法以及图像显示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP6209920B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP2012074596A (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant