JP2012203148A - 薄膜トランジスタおよび反射型カラー表示装置 - Google Patents
薄膜トランジスタおよび反射型カラー表示装置 Download PDFInfo
- Publication number
- JP2012203148A JP2012203148A JP2011066787A JP2011066787A JP2012203148A JP 2012203148 A JP2012203148 A JP 2012203148A JP 2011066787 A JP2011066787 A JP 2011066787A JP 2011066787 A JP2011066787 A JP 2011066787A JP 2012203148 A JP2012203148 A JP 2012203148A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substantially transparent
- thin film
- film transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】実質的に透明な第1の基板1と、上記第1の基板1上に設けられた実質的に透明なゲート電極2と、上記ゲート電極と同一層に離間して設けられた実質的に透明なキャパシタ電極3と、上記ゲート電極および上記キャパシタ電極を覆うように設けられた実質的に透明なゲート絶縁膜4と、上記ゲート絶縁膜上に設けられた半導体層5と、上記半導体層と接続した実質的に透明なソース電極6と、上記半導体層に接続すると共に上記ソース電極と離間して形成された実質的に透明なドレイン電極7と、少なくとも上記ドレイン電極上を覆うように形成された着色層11と、を備える。
【選択図】図1
Description
このような反射型表示装置のカラー化においては、一般的にはカラーフィルタが用いられ、図5のように、カラーフィルタ基板と、反射型表示媒体を駆動する電極を有する背面基板とが別々に形成され、そのカラーフィルタ基板と上記背面基板との間に反射型表示媒体が配置される(特許文献1参照)。
本発明は、上記のような点に着目してなされたものであり、薄膜トランジスタ(背面基板)とカラーフィルタの画素とを位置合わせを、より容易にすることを目的とする。
これによって、少なくともドレイン電極上に着色層を設け、カラーフィルタ付き基板とすることにより、薄膜トランジスタとカラーフィルタの容易かつ正確な位置合わせが可能となり、歩留りが向上する。
また、正確な位置合わせが可能であることから、反射型カラー表示装置の開口率を向上し、良好な表示特性を得ることができる。
次に、請求項4に記載した発明は、請求項1又は請求項2に記載した構成に対し、 前記着色層は、少なくともシアン、マゼンタ、黄の3色以上を塗り分けて形成されることを特徴とする。
次に、請求項6に記載した発明は、請求項1〜請求項4のいずれか1項に記載した構成に対し、前記半導体層は、有機物を主成分とする材料からなることを特徴とする。
次に、請求項7に記載した発明は、請求項1〜請求項4のいずれか1項に記載した構成に対し、前記半導体層は、ケイ素を主成分とする材料からなることを特徴とする。
次に、請求項9に記載した発明は、反射型表示媒体及び対向電極を備える第2の基板に、請求項1〜請求項8のいずれか1項に記載の薄膜トランジスタを組み合わせ、上記反射型表示媒体は前記薄膜トランジスタを通して視認可能となっていることを特徴とする反射型カラー表示装置を提供するものである。
上記第1の基板及び上記複数の電極を全て、実質的に透明な状態とすると共に、少なくとも上記ドレイン電極の上に着色層を積層したことを特徴とする。
次に、請求項11に記載した発明は、第1の基板と、ドレイン電極及び画素電極を含む複数の電極が積層されて形成された薄膜トランジスタにおいて、
上記第1の基板及び上記複数の電極を全て、実質的に透明な状態とすると共に、少なくとも上記画素電極の上に着色層を積層したことを特徴とする。
また、薄膜トランジスタとカラーフィルタとの位置合わせが容易になることにより、反射型カラー表示装置の製造において、位置合わせのミスによる不良を減少できる結果、歩留りを向上させることができる。
また、薄膜トランジスタとカラーフィルタとのより正確な位置合わせが可能になることによって、反射型カラー表示装置の開口率が向上する。この結果、良好な表示特性を持つ反射型カラー表示装置を提供することができる。
図1は本発明の実施の形態に係る薄膜トランジスタのほぼ1画素分の概略断面図である。
本発明の実施の形態に係る薄膜トランジスタは、図1に示すように、実質的に透明な第1の基板1上に、実質的に透明なゲート電極2、実質的に透明なキャパシタ電極3が形成され、その上に、実質的に透明なゲート絶縁膜4が形成されている。また、上記ゲート絶縁膜4の上に、半導体層5、実質的に透明なソース電極6、実質的に透明なドレイン電極7が形成されている。半導体層5は、ソース電極6及びドレイン電極7に接続しているが、ソース電極6とドレイン電極7とは離間して配置されている。また、上記半導体層5を覆うようにして半導体層保護膜8が形成されている。さらに、少なくともドレイン電極7上を覆うようにして着色層11が形成されている。
ここで、実質的に透明とは、可視光である波長領域400nm〜700nmの範囲において透過率が70%以上であることをいう。
この薄膜トランジスタは、図2に示すように、実質的に透明な第1の基板1上に、実質的に透明なゲート電極2、実質的に透明なキャパシタ電極3が形成され、その上に、実質的に透明なゲート絶縁膜4が形成されている。また、上記ゲート絶縁膜4の上に、半導体層5、実質的に透明なソース電極6、実質的に透明なドレイン電極7が形成されている。半導体層5は、ソース電極6及びドレイン電極7に接続しているが、ソース電極6とドレイン電極7とは離間して配置されている。また、上記半導体層5を覆うようにして半導体層保護膜8が形成されている。さらに、実質的に透明な層間絶縁膜9、実質的に透明な画素電極10が積層されており、上記画素電極上に着色層11を形成している。
上記実質的に透明な基板1としては、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタラート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂、ガラス及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独の基板1として使用してもよいが、二種以上を積層した複合基板1として使用することもできる。
実質的に透明なゲート電極2、キャパシタ電極3、ソース電極6、ドレイン電極7、画素電極10は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法またはスクリーン印刷法、凸版印刷法、インクジェット法等で形成することができるが、これらに限定されるものではない。
また半導体層5としては、シリコンを主成分とするシリコン系半導体材料が使用できる。シリコン系半導体材料としては、水素化アモルファスシリコン(a−Si:H)、微結晶シリコン(μc−Si)、多結晶シリコン(p−Si)、単結晶シリコン(c−Si)などを用いることができるがこの限りではない。
また、本発明の実施形態に係る薄膜トランジスタには、図2のように、半導体層5のチャネル領域を保護するための半導体層保護層8を設けても良い。
実質的に透明なソース電極6および実質的に透明なドレイン電極7の材料および形成方法は、前述したとおりである。
ここで、本発明の実施形態に係る薄膜トランジスタを図1に示すような構成とする場合、ドレイン電極7が反射型表示媒体を駆動する電極となるため、ドレイン電極7の面積をできる限り大きく設計することが好ましい。
上記実質的に透明な層間絶縁膜9は、ソース電極6と画素電極10とを絶縁するために、少なくともソース電極6上を覆うように形成される。
本発明の実施形態に係る着色層11の各色の間には、ブラックマトリクス(黒色)のパターンを設けることもできるし、着色層11の各色の端部を重ねてブラックマトリクスとすることもできる。また、ブラックマトリクスを設けない構成も利用できる。
図3および図4は本発明の実施の形態に係る薄膜トランジスタを用いた反射型カラー表示装置のほぼ1画素分を示す概略断面図である。
本発明の実施形態に係る反射型カラー表示装置は、図3および図4に示すように、反射型表示媒体12と、対向電極13を有する第2の基板14と、本発明の実施の形態に係る上述した薄膜トランジスタを組み合わせて構成される。
上記反射型表示媒体12には、例えば、電気泳動方式、高分子分散型液晶方式、高分子ネットワーク型液晶方式、コレステリック液晶方式を用いることができる。特に電気泳動方式としては、荷電した粒子をマイクロカプセル内に封じたマイクロカプセル型電気泳動方式を好適に用いることができるが、この限りではない。
以下、本発明を実施例1および実施例2を用いて説明する。
まず、実施的に透明な第1の基板1としてコーニング社製の無アルカリガラスEAGLE XG(厚さ0.7mm)を用いた。次に、第1の基板1上に、ITOをDCマグネトロンスパッタリング法で、膜厚100nmに成膜し、目的の形状にパターニングを行い、実質的に透明なゲート電極2および実質的に透明なキャパシタ電極3とした。
次に、ゲート絶縁膜4上に半導体層5として、InGaZnO4のターゲットを用いて、アモルファスInGaZnOをDCスパッタリング法によって膜厚30nmで成膜して、目的の形状にパターニングを行うことで、半導体層5とした。
次に、ITOをDCマグネトロンスパッタリング法によって100nmの膜厚で成膜し、目的の形状にパターニングを行い、実質的に透明なソース電極6および実質的に透明なドレイン電極7を形成した。
また、第2の基板14として、ポリエチレンテレフタラートフィルム(厚さ125μm)を用いた。第2の基板14上(図3は、組み付けた状態であるので下方となっている。)に、ITOをDCマグネトロンスパッタリング法により、50nmの膜厚で成膜して、対向電極13とした。
そして、上記第2の基板14を先に述べたカラーフィルタ付薄膜トランジスタと貼り合せ、図3に示すような、本発明の実施の形態に係る薄膜トランジスタを用いた反射型カラー表示装置を作製した。その薄膜トランジスタを用いた反射型カラー表示装置について駆動を行ったところ、反射型のカラー表示を得ることができた。
まず、実施的に透明な第1の基板1として、コーニング社製の無アルカリガラスEAGLE XG(厚さ0.7mm)を用いた。次に、第1の基板1上に、ITOをDCマグネトロンスパッタリング法で膜厚100nmに成膜し、目的の形状にパターニングを行い、実質的に透明なゲート電極2および実質的に透明なキャパシタ電極3とした。
次に、ゲート絶縁膜4上に半導体層5として、InGaZnO4のターゲットを用いて、アモルファスInGaZnOをDCスパッタリング法で膜厚30nmで成膜し、目的の形状にパターニングを行い、半導体層5とした。
次に、ITOをDCマグネトロンスパッタリング法によって100nmの膜厚で成膜し、目的の形状にパターニングを行い、実質的に透明なソース電極6および実質的に透明なドレイン電極7を形成した。
次に、層間絶縁膜9上に、DCマグネトロンスパッタリング法によってITOを50nmの膜厚で成膜し、目的の形状にパターニングを行い、実質的に透明な画素電極10とした。
また、第2の基板14として、ポリエチレンテレフタラートフィルム(厚さ125μm)を用いた。第2の基板14上(図4では下方を向いている。)にITOをDCマグネトロンスパッタリング法により、50nmの膜厚で成膜し、対向電極13とした。
そして、上記第2の基板14を、先に述べたカラーフィルタ付き薄膜トランジスタと貼り合せ、図4に示すような、本発明の実施の形態に係る薄膜トランジスタを用いた反射型カラー表示装置を作製した。そして、その反射型カラー表示装置の駆動を行ったところ、表示の明るい良好な反射型のカラー表示を得ることができた。
Claims (11)
- 実質的に透明な第1の基板と、上記第1の基板上に設けられた実質的に透明なゲート電極と、上記ゲート電極と同一層に離間して設けられた実質的に透明なキャパシタ電極と、上記ゲート電極および上記キャパシタ電極を覆うように設けられた実質的に透明なゲート絶縁膜と、上記ゲート絶縁膜上に設けられた半導体層と、上記半導体層と接続した実質的に透明なソース電極と、上記半導体層に接続すると共に上記ソース電極と離間して形成された実質的に透明なドレイン電極と、少なくとも上記ドレイン電極上を覆うように形成された着色層と、を備えることを特徴とする薄膜トランジスタ。
- 実質的に透明な第1の基板と、上記第1の基板上に設けられた実質的に透明なゲート電極と、上記ゲート電極と同一層に離間して設けられた実質的に透明なキャパシタ電極と、上記ゲート電極および当該キャパシタ電極を覆うように設けられた実質的に透明なゲート絶縁膜と、上記ゲート絶縁膜上に設けられた半導体層と、上記半導体層と接続した実質的に透明なソース電極と、上記半導体層に接続すると共に上記ソース電極と離間して形成された実質的に透明なドレイン電極と、上記ソース電極および上記ドレイン電極上に設けられると共に上記ドレイン電極上に貫通孔を有する実質的に透明な層間絶縁膜と、上記層間絶縁膜上に上記ドレイン電極と接続するよう設けられた実質的に透明な画素電極と、少なくとも上記画素電極上に設けられた着色層と、を備えることを特徴とする薄膜トランジスタ。
- 前記着色層は、少なくとも赤、緑、青の3色以上を塗り分けて形成されることを特徴とする請求項1又は請求項2に記載の薄膜トランジスタ。
- 前記着色層は、少なくともシアン、マゼンタ、黄の3色以上を塗り分けて形成されることを特徴とする請求項1又は請求項2に記載の薄膜トランジスタ。
- 前記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタ。
- 前記半導体層は、有機物を主成分とする材料からなることを特徴とする請求項1〜請求項4のいずれか1項に記載の薄膜トランジスタ。
- 前記半導体層は、ケイ素を主成分とする材料からなることを特徴とする請求項1〜請求項4のいずれか1項に記載の薄膜トランジスタ。
- 前記半導体層上を覆うように形成された半導体層保護膜を有することを特徴とする請求項1〜請求項7のいずれか1項に記載の薄膜トランジスタ。
- 反射型表示媒体及び対向電極を備える第2の基板に、請求項1〜請求項8のいずれか1項に記載の薄膜トランジスタを組み合わせ、上記反射型表示媒体は前記薄膜トランジスタを通して視認可能となっていることを特徴とする反射型カラー表示装置。
- 第1の基板、及びドレイン電極を含む複数の電極が積層されて形成された薄膜トランジスタにおいて、
上記第1の基板及び上記複数の電極を全て、実質的に透明な状態とすると共に、少なくとも上記ドレイン電極の上に着色層を積層したことを特徴とする薄膜トランジスタ。 - 第1の基板と、ドレイン電極及び画素電極を含む複数の電極が積層されて形成された薄膜トランジスタにおいて、
上記第1の基板及び上記複数の電極を全て、実質的に透明な状態とすると共に、少なくとも上記画素電極の上に着色層を積層したことを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066787A JP2012203148A (ja) | 2011-03-24 | 2011-03-24 | 薄膜トランジスタおよび反射型カラー表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066787A JP2012203148A (ja) | 2011-03-24 | 2011-03-24 | 薄膜トランジスタおよび反射型カラー表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012203148A true JP2012203148A (ja) | 2012-10-22 |
Family
ID=47184239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066787A Pending JP2012203148A (ja) | 2011-03-24 | 2011-03-24 | 薄膜トランジスタおよび反射型カラー表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012203148A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
WO2017150502A1 (ja) * | 2016-03-04 | 2017-09-08 | シャープ株式会社 | 薄膜トランジスタ基板及び表示パネル |
KR20190116030A (ko) * | 2018-04-04 | 2019-10-14 | 한국전자통신연구원 | 차광구조를 구비한 박막 트랜지스터 |
US20200001327A1 (en) * | 2018-06-22 | 2020-01-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of forming of a semi-transparent device integrating a capacitor structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098280A (ja) * | 2008-02-22 | 2010-04-30 | Toppan Printing Co Ltd | 透明薄膜トランジスタ及び画像表示装置 |
JP2010152298A (ja) * | 2008-11-21 | 2010-07-08 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
JP2010232652A (ja) * | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2011
- 2011-03-24 JP JP2011066787A patent/JP2012203148A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098280A (ja) * | 2008-02-22 | 2010-04-30 | Toppan Printing Co Ltd | 透明薄膜トランジスタ及び画像表示装置 |
JP2010152298A (ja) * | 2008-11-21 | 2010-07-08 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
JP2010232652A (ja) * | 2009-03-05 | 2010-10-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
WO2017150502A1 (ja) * | 2016-03-04 | 2017-09-08 | シャープ株式会社 | 薄膜トランジスタ基板及び表示パネル |
CN108780619A (zh) * | 2016-03-04 | 2018-11-09 | 夏普株式会社 | 薄膜晶体管基板和显示面板 |
KR20190116030A (ko) * | 2018-04-04 | 2019-10-14 | 한국전자통신연구원 | 차광구조를 구비한 박막 트랜지스터 |
KR102409362B1 (ko) * | 2018-04-04 | 2022-06-17 | 한국전자통신연구원 | 차광구조를 구비한 박막 트랜지스터 |
US20200001327A1 (en) * | 2018-06-22 | 2020-01-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of forming of a semi-transparent device integrating a capacitor structure |
US11865580B2 (en) * | 2018-06-22 | 2024-01-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of manufacturing an integrated capacitor structure using a donor substrate for transferring layers to a receiver substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8848124B2 (en) | Active matrix substrate, manufacturing method thereof, and image display device | |
US8487308B2 (en) | Thin film transistor and image display unit | |
JP5312728B2 (ja) | 表示装置およびその製造方法 | |
WO2012043338A1 (ja) | 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置 | |
JP5509659B2 (ja) | 薄膜トランジスタ及びその製造方法並びに画像表示装置 | |
JP2008286911A (ja) | 画像表示装置 | |
JP5835221B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに画像表示装置 | |
JP5298407B2 (ja) | 反射型表示装置および反射型表示装置の製造方法 | |
KR20120022253A (ko) | 전기영동 표시소자 및 그 제조방법 | |
JP5278637B2 (ja) | 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法 | |
JP2008076823A (ja) | 表示装置 | |
JP2012203148A (ja) | 薄膜トランジスタおよび反射型カラー表示装置 | |
JP5700291B2 (ja) | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 | |
KR20010066368A (ko) | 박막트랜지스터 기판 및 그의 제조방법 | |
JP5109424B2 (ja) | 反射型表示装置 | |
JP5853390B2 (ja) | 薄膜トランジスタ及びその製造方法並びに画像表示装置 | |
JP6064353B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5169896B2 (ja) | 薄膜トランジスタ及び画像表示装置 | |
JP5124976B2 (ja) | 表示装置およびその製造方法 | |
JP2007298602A (ja) | 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法 | |
WO2017208923A1 (ja) | 有機薄膜トランジスタおよび画像表示装置 | |
JP2013201201A (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置 | |
JP6123413B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP5609052B2 (ja) | 画像表示装置及びその製造方法並びにアクティブマトリクス基板 | |
JPWO2019078267A1 (ja) | 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |