CN115360141A - 金属氧化物薄膜晶体管阵列基板及其制作方法 - Google Patents
金属氧化物薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN115360141A CN115360141A CN202211015206.2A CN202211015206A CN115360141A CN 115360141 A CN115360141 A CN 115360141A CN 202211015206 A CN202211015206 A CN 202211015206A CN 115360141 A CN115360141 A CN 115360141A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- pattern
- insulating
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 89
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- 239000007769 metal material Substances 0.000 claims abstract description 53
- 239000011810 insulating material Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 112
- 238000005530 etching Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- -1 lanthanide rare earth Chemical class 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
本发明提供一种金属氧化物薄膜晶体管的制作方法，包括在衬底上形成第一金属材料层、第一绝缘材料层和第二金属材料层；利用第一道黄光制程将第一金属材料层、第一绝缘材料层和第二金属材料层图案化形成第一金属层、第一绝缘层和第二金属层。在衬底上再次依次堆叠形成金属氧化物半导体材料层、第二绝缘材料层和第三金属材料层，利用第二道黄光制程将金属氧化物半导体材料层、第二绝缘材料层和第三金属材料层图案化形成金属氧化物层、第二绝缘层和第三金属层，对未被第二绝缘层覆盖的部分金属氧化物层进行离子掺杂使其导体化以形成分隔设置的第一导体区域和第二导体区域。本发明的制作方法制程简单，有效地缩短了制程的时间成本及材料成本。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种金属氧化物薄膜晶体管阵列基板及其制作方法。
背景技术
近年来，氧化物薄膜晶体管(Oxide Semiconductor Thin Film Transistor，OSTFT)因具有良好的电学特性和光学特性，在业界受到了广泛关注。但是以金属氧化物半导体作为有源层材料的薄膜晶体管，在成膜时通常使用溅射(sputtering)、原子层沉积(ALD)、脉冲激光沉积(PLD)、金属有机化学气相沉积(MOCVD)等气相沉积方法，或溶液涂布(solution coating)、喷墨打印(ink jet printing)等液相沉积方法，可前述任意沉积方法所沉积的金属氧化物半导体薄膜中含有大量微观结构缺陷，例如微孔隙(void)、空位(vacancy)、位错、化学键键长/键角应变(strain)等各种结晶学缺陷(CrystallographicDefect)，所以通常所成薄膜为非晶态。
常见的金属氧化物薄膜晶体管如非晶铟镓锌薄膜晶体管(Amorphous InGaZnOThin Film Transistor，a-IGZO TFT)，以其电子迁移率高(>10cm2/V·s)、功耗低、工艺简单、响应速度快、大面积均匀性好、可见光范围内透过率高等优点被认为是有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)和有源矩阵液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)驱动电路的核心部件，也被认为是随着显示器向大尺寸、柔性化、轻便方向发展的最具有竞争力的背板驱动技术。
现有金属氧化物薄膜晶体管类型主要分为共平面(Coplanar)型、蚀刻阻挡层(Etch Stop Layer，ESL)型、背沟道蚀刻(Back Channel Etch，BCE)型等。然而，由于非晶态金属氧化物半导体薄膜内部存在上述的缺陷，这些结晶学缺陷为外来分子/原子(如制作过程中的H2、H2O、蚀刻化学药剂等等)的渗入扩散提供了高效的通道进而损伤半导体层，导致金属氧化物薄膜晶体管普遍存在信赖性问题，必需控制工艺条件稳定以确保薄膜晶体管特性，故改进金属氧化物薄膜晶体管的制作工艺与结构相当重要。
发明内容
本发明的目的在于提供一种金属氧化物薄膜晶体管阵列基板及其制作方法，可以有效地保护沟道，确保金属氧化物薄膜晶体管的性能，且制程简单，有效地缩短了制程的时间成本及材料成本。
本发明提供一种金属氧化物薄膜晶体管阵列基板的制作方法，包括：
在衬底上依次堆叠形成第一金属材料层、第一绝缘材料层和第二金属材料层；
利用第一道黄光制程将所述第一金属材料层、所述第一绝缘材料层和所述第二金属材料层图案化形成第一金属层、第一绝缘层和第二金属层，其中，所述第一金属层和所述第一绝缘层的图案相同，所述第一金属层包括遮光层，所述第一绝缘层包括位于所述遮光层上方的绝缘缓冲层，所述第二金属层包括第一导电金属图案，所述第一导电金属图案覆盖部分的所述绝缘缓冲层；
在形成第二金属层后的衬底上再次依次堆叠形成金属氧化物半导体材料层、第二绝缘材料层和第三金属材料层；
利用第二道黄光制程将所述金属氧化物半导体材料层、所述第二绝缘材料层和所述第三金属材料层图案化形成金属氧化物层、第二绝缘层和第三金属层，其中，所述第二绝缘层和所述第三金属层的图案相同，所述第二绝缘层覆盖部分的所述金属氧化物层；
对未被所述第二绝缘层覆盖的部分所述金属氧化物层进行离子掺杂使其导体化以形成分隔设置的第一导体区域和第二导体区域，其中，所述第一导体区域与所述第一导电金属图案接触连接；被所述第二绝缘层覆盖的部分所述金属氧化物层形成半导体区域；其中，所述第一导体区域包括源极，所述第二导体区域包括漏极和像素电极，所述第三金属层包括栅极。
进一步地，所述第一导电金属图案位于所述绝缘缓冲层的一端，所述栅极位于所述绝缘缓冲层上方，所述第一导电金属图案与所述栅极在垂直于所述衬底方向上的错开设置。
进一步地，在所述第三金属层上形成一层第三绝缘材料层，利用第三道黄光制程形成贯通所述第三绝缘材料层的第一通孔，以及同时贯通所述第三绝缘材料层和所述第二绝缘层的第二通孔，所述第三绝缘材料层图案化后形成第三绝缘层；
利用第四道黄光制程在所述第三绝缘层形成图案化的导电电极层，所述导电电极层包括公共电极。
进一步地，所述第一金属层还包括第二导电金属图案，所述第二金属层还包括第三导电金属图案，所述第三金属层还包括第四导电金属图案，所述导电电极层还包括导电连接图案；所述第一通孔露出所述第三导电金属图案或所述第四导电金属图案，所述第二通孔露出所述第二导电金属图案，所述导电连接图案填入所述第一通孔内与所述第三导电金属图案和/或所述第四导电金属图案接触连接，所述导电连接图案填入所述第二通孔内与所述第二导电金属图案接触连接。
进一步地，所述第一道黄光制程包括：
在所述第二金属材料层上涂布一层第一光阻层，对所述第一光阻层进行曝光和显影，使所述第一光阻层留下第一光阻图案和第二光阻图案并使所述第一光阻图案的厚度大于所述第二光阻图案；
利用所述第一光阻图案和所述第二光阻图案当遮罩，蚀刻去除未被所述第一光阻图案和所述第二光阻图案的覆盖的所述第二金属材料层、所述第一绝缘材料层和所述第一金属材料层，其中，所述第一绝缘材料层形成所述第一绝缘层，所述第一金属材料层形成所述第一金属层；
对所述第一光阻图案和所述第二光阻图案进行灰化处理去除所述第二光阻图案；
利用所述第一光阻图案当遮罩，蚀刻去除未被所述第一光阻图案覆盖的所述第二金属材料层以形成所述第二金属层；
去除所述第一光阻图案。
进一步地，在形成所述第一金属层之后、去除所述第二光阻图案之前，还包括对所述第一金属层的露出的侧表面进行离子掺杂形成绝缘的端面。
进一步地，所述第二道黄光制程包括：
在所述第三金属材料层上涂布一层第二光阻层，对所述第二光阻层进行曝光和显影，使所述第二光阻层留下第三光阻图案和第四光阻图案并使所述第三光阻图案的厚度大于所述第四光阻图案；
利用所述第三光阻图案和所述第四光阻图案当遮罩，蚀刻去除未被所述第三光阻图案和所述第四光阻图案的覆盖的所述第三金属材料层、所述第二绝缘材料层和所述金属氧化物半导体材料层，其中，所述金属氧化物半导体材料层形成所述金属氧化物层；
对所述第三光阻图案和所述第四光阻图案进行灰化处理去除所述第四光阻图案；
利用所述第三光阻图案当遮罩，蚀刻去除未被第三光阻图案覆盖的所述第二绝缘材料层和所述第三金属材料层，其中，所述第二绝缘材料层形成第二绝缘层，所述第三金属材料层形成所述第三金属层；
去除所述第三光阻图案。
本发明还提供一种金属氧化物薄膜晶体管阵列基板，包括：
衬底；
位于所述衬底上的遮光层
位于所述遮光层上的绝缘缓冲层；
位于所述绝缘缓冲层上的第一导电金属图案；
位于所述第一导电金属图案上的金属氧化物层，所述金属氧化物层具有分隔设置的第一导体区域和第二导体区域，以及连接在所述第一导体区域和所述第二导体区域之间的半导体区域；所述第一导体区域包括源极，所述源极与所述第一导电金属图案接触连接，所述第二导体区域包括相连的漏极和像素电极；
位于所述半导体区域上的第二绝缘层；以及
位于所述第二绝缘层上并与所述第二绝缘层具有相同图案的栅极。
进一步地，所述第一导电金属图案为扫描线，所述第一导电金属图案位于所述绝缘缓冲层的一端，所述栅极位于所述绝缘缓冲层上方，所述第一导电金属图案与所述栅极在垂直于所述衬底方向上的错开设置。
进一步地，还包括：
与所述遮光层同层形成的第二导电金属图案；
与所述第一导电金属图案同层形成的第三导电金属图案；
与所述栅极同层形成的第四导电金属图案；
覆盖在所述栅极和所述第四导电金属图案上方的第三绝缘层，所述第三绝缘层上设有贯通的第一通孔，所述第三绝缘层和所述第二绝缘层上设有贯通的第二通孔，所述第一通孔露出所述第三导电金属图案或所述第四导电金属图案，所述第二通孔露出所述第二导电金属图案；
形成在所述第三绝缘层上的导电电极层，所述导电电极层包括公共电极和导电连接图案，所述导电连接图案填入所述第一通孔内与所述第三导电金属图案和/或所述第四导电金属图案接触连接，所述导电连接图案填入所述第二通孔内与所述第二导电金属图案接触连接。
本发明提供的金属氧化物薄膜晶体管阵列基板及其制作方法，具有如下有益效果：所形成的金属氧化物薄膜晶体管为顶栅结构，可以有效地保护沟道，确保金属氧化物薄膜晶体管的性能，且仅需两个黄光制程即可完成金属氧化物薄膜晶体管的制作，仅需四个黄光制程即可完成整个阵列基板的制作，并且还无需设置OC平坦层，整个制程简单，有效地缩短了制程的时间成本及材料成本，同时避免出现OC斑的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述金属氧化物薄膜晶体管阵列基板及其制作方法的其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
图1a至图1n为本发明较佳实施例的金属氧化物薄膜晶体管阵列基板的制作过程截面结构示意图。
图2为本发明较佳实施例的金属氧化物薄膜晶体管阵列基板的局部结构截面示意图。
图3为本发明较佳实施例的金属氧化物薄膜晶体管阵列基板的另一位置的局部结构截面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的金属氧化物薄膜晶体管阵列基板及其制作方法的具体实施方式、结构、特征及其功效，详细说明如下：
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。
图1a至图1n为本发明较佳实施例的金属氧化物薄膜晶体管阵列基板的制作过程截面结构示意图，本实施例中提供的金属氧化物薄膜晶体管阵列基板的制作方法，包括：
如图1a所示，在衬底10上依次堆叠形成第一金属材料层2、第一绝缘材料层3和第二金属材料层4。
第一绝缘材料层3的材料可为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)等，或氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氮化硅(SiNx)中多个组合形成的多层复合材料，本实施例中，第一绝缘材料层3的材料优选为氧化硅(SiOx)。
利用第一道黄光制程将第一金属材料层2、第一绝缘材料层3和第二金属材料层4图案化形成第一金属层20、第一绝缘层30和第二金属层40，其中，第一金属层20和第一绝缘层30的图案相同，第一金属层20包括遮光层21，第一绝缘层30包括位于遮光层21上方的绝缘缓冲层31，第二金属层40包括第一导电金属图案41，第一导电金属图案41覆盖部分的绝缘缓冲层31。
进一步地，该第一道黄光制程具体包括：
如图1a和1b所示，在第二金属材料层4上涂布一层第一光阻层200，使用第一半色调掩膜500对第一光阻层200进行曝光和显影，使第一光阻层200留下第一光阻图案210和第二光阻图案220并使第一光阻图案210的厚度大于第二光阻图案220；第一半色调掩膜500包括不透光区510、半透光区520和全透光区530，不透光区510、半透光区520和全透光区530分别对应第一光阻图案210、第二光阻图案220和无需留下光阻的区域。
如图1c所示，利用第一光阻图案210和第二光阻图案220当遮罩，蚀刻去除未被第一光阻图案210和第二光阻图案220的覆盖的第二金属材料层4、第一绝缘材料层3和第一金属材料层2，其中，第一绝缘材料层3形成第一绝缘层30，第一金属材料层2形成第一金属层20。
进一步地，如图1d所示，在形成第一金属层20之后，还包括对第一金属层20的露出的侧表面201进行离子掺杂形成绝缘的端面202。绝缘的端面202可使第一金属层20不会与后续形成的金属氧化物层50导通而短路。本实施例中，对第一金属层20的露出的表面进行离子掺杂的具体方法为对第一金属层20的露出的表面进行掺氧处理，使表面氧化后变成绝缘的端面202。在对第一金属层20的露出的表面进行离子掺杂过程中，经第一次图案化后的第二金属材料层4露出的表面同样也会被氧化变成绝缘的端面402。
如图1e所示，对第一光阻图案210和第二光阻图案220进行灰化处理去除第二光阻图案220，此过程中第一光阻图案210只减小厚度。
如图1f所示，利用第一光阻图案210当遮罩，蚀刻去除未被第一光阻图案210覆盖的第二金属材料层4以形成第二金属层40。即第二金属材料层4经两次图案化后形成第二金属层40。
如图1g所示，去除第一光阻图案210。
如图1h所示，在形成第二金属层40后的衬底10上再次依次堆叠形成金属氧化物半导体材料层5、第二绝缘材料层6和第三金属材料层7。
金属氧化物半导体材料层5的材料为含有锌、铟、镓、锡、铝、硅、钪、钛、钒、钇、锆、铌、钼、铪、钽、钨和镧系金属等中的至少一种或一种以上的元素的氧化物。典型氧化物半导体材料有氧化铟锌(IZO)、镧系稀土掺杂氧化铟锌(Ln-IZO)、铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟镓锌锡氧化物(IGZTO)等。优先地，金属氧化物层40的材料是非晶态铟镓锌氧化物(IGZO)、氧化铟锌(IZO)或镧系稀土掺杂氧化铟锌(Ln-IZO)。
第二绝缘材料层6的材料可为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)等，或氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氮化硅(SiNx)中多个组合形成的多层复合材料。本实施例中，第二绝缘材料层6的材料优选为氧化硅(SiOx)+氮化硅(SiNx)的双层结构，确保其附着力和致密性。
利用第二道黄光制程将金属氧化物半导体材料层5、第二绝缘材料层6和第三金属材料层7图案化形成金属氧化物层50、第二绝缘层60和第三金属层70，其中，第二绝缘层60和第三金属层70的图案相同，第二绝缘层60覆盖部分的金属氧化物层50。
进一步地，该第二道黄光制程具体包括：
如图1h和图1i所示，在第三金属材料层7上涂布一层第二光阻层300，使用第二半色调掩膜600对第二光阻层300进行曝光和显影，使第二光阻层300留下第三光阻图案310和第四光阻图案320并使第三光阻图案310的厚度大于第四光阻图案320；第二半色调掩膜600包括不透光区610、半透光区620和全透光区630，不透光区610、半透光区620和全透光区630分别对应第三光阻图案310、第四光阻图案320和无需留下光阻的区域。
如图1j所示，利用第三光阻图案310和第四光阻图案320当遮罩，蚀刻去除未被第三光阻图案310和第四光阻图案320的覆盖的第三金属材料层7、第二绝缘材料层6和金属氧化物半导体材料层5，其中，金属氧化物半导体材料层5形成金属氧化物层50。
如图1k所示，对第三光阻图案310和第四光阻图案320进行灰化处理去除第四光阻图案320，此过程中第三光阻图案310只减小厚度。
如图1l所示，利用第三光阻图案310当遮罩，蚀刻去除未被第三光阻图案310覆盖的第二绝缘材料层6和第三金属材料层7，其中，第二绝缘材料层6形成第二绝缘层60，第三金属材料层7形成第三金属层70。
进一步地，如图1m所示，对未被第二绝缘层60覆盖的部分金属氧化物层50进行离子掺杂使其导体化以形成分隔设置的第一导体区域51和第二导体区域52。本实施例中，对金属氧化物层50进行离子掺杂使其导体化的具体方法为对金属氧化物层50进行掺氢处理，使金属氧化物层50中半导体材料氢化变成导体材料。其中，第一导体区域51与第一导电金属图案41接触连接；被第二绝缘层60覆盖的部分金属氧化物层50未被导体化形成半导体区域53。本实施例中，第一导体区域51包括源极511，第二导体区域52包括漏极和像素电极，半导体区域53为金属氧化物薄膜晶体管的沟道区，第三金属层70包括栅极71。
最后，如图1n所示，去除第三光阻图案310。
本实施例中，第一导电金属图案41位于绝缘缓冲层31的一端，栅极71位于绝缘缓冲层31上方，第一导电金属图案41与栅极71在垂直于衬底10方向上的错开设置。
上述制程即可形成金属氧化物薄膜晶体管阵列基板上的金属氧化物薄膜晶体管，可用作于液晶显示(Liquid Crystal Display，LCD)面板中的阵列基板，也可用作于有机发光二极管(Organic Light Emitting Diode，OLED)面板中的阵列基板。
当金属氧化物薄膜晶体管阵列基板可用作于液晶显示面板中的阵列基板时，金属氧化物薄膜晶体管阵列基板的制作方法还包括：
如图2所示，在第三金属层70上形成一层第三绝缘材料层，利用第三道黄光制程形成贯通第三绝缘材料层的第一通孔81，以及同时贯通第三绝缘材料层和第二绝缘层60的第二通孔82，第三绝缘材料层图案化后形成第三绝缘层80；
利用第四道黄光制程在第三绝缘层80形成图案化的导电电极层90，导电电极层90包括公共电极91。
进一步地，如图3所示，第一金属层20还包括第二导电金属图案22，第二金属层40还包括第三导电金属图案42，第三金属层70还包括第四导电金属图案72，导电电极层90还包括导电连接图案92；第一通孔81露出第三导电金属图案42或第四导电金属图案72，第二通孔82露出第二导电金属图案22，导电连接图案92填入第一通孔81内与第三导电金属图案42和/或第四导电金属图案72接触连接，导电连接图案92填入第二通孔82内与第二导电金属图案22接触连接。
上述的第一通孔81、第二通孔82，以及第二导电金属图案22、三导电金属图案42和第四导电金属图案72可位于阵列基板的显示区域或非显示区域，用于形成显示区域内的各导电金属层间的相连或非显示区域的驱动电路等。
本发明的金属氧化物薄膜晶体管阵列基板的制作方法中，所形成的金属氧化物薄膜晶体管为顶栅结构，可以有效地保护沟道，确保金属氧化物薄膜晶体管的性能，且仅需两个黄光制程即可完成金属氧化物薄膜晶体管的制作，仅需四个黄光制程即可完成整个阵列基板的制作，并且还无需设置OC平坦层，整个制程简单，有效地缩短了制程的时间成本及材料成本，同时避免出现OC斑的问题。
本发明还涉及一种金属氧化物薄膜晶体管阵列基板，通过上述的制作方法制作形成，该金属氧化物薄膜晶体管阵列基板包括：
衬底10；
位于衬底10上的遮光层21
位于遮光层21上的绝缘缓冲层31；
位于绝缘缓冲层31上的第一导电金属图案41；
位于第一导电金属图案41上的金属氧化物层50，金属氧化物层50具有分隔设置的第一导体区域51和第二导体区域52，以及连接在第一导体区域51和第二导体区域52之间的半导体区域53；第一导体区域51包括源极511，源极511与第一导电金属图案41接触连接，第二导体区域52包括相连的漏极和像素电极；
位于半导体区域53上的第二绝缘层60；以及
位于第二绝缘层60上并与第二绝缘层60具有相同图案的栅极71。
第一导电金属图案41为扫描线，第一导电金属图案41位于绝缘缓冲层31的一端，栅极71位于绝缘缓冲层31上方，第一导电金属图案41与栅极71在垂直于衬底10方向上的错开设置。
金属氧化物薄膜晶体管阵列基板还包括：
与遮光层21同层形成的第二导电金属图案22；
与第一导电金属图案41同层形成的第三导电金属图案42；
与栅极71同层形成的第四导电金属图案72；
覆盖在栅极71和第四导电金属图案72上方的第三绝缘层80，第三绝缘层80上设有贯通的第一通孔81，第三绝缘层80和第二绝缘层60上设有贯通的第二通孔82，第一通孔81露出第三导电金属图案42或第四导电金属图案72，第二通孔82露出第二导电金属图案22；
形成在第三绝缘层80上的导电电极层90，导电电极层90包括公共电极91和导电连接图案92，导电连接图案92填入第一通孔81内与第三导电金属图案42和/或第四导电金属图案72接触连接，导电连接图案92填入第二通孔82内与第二导电金属图案22接触连接。
以上对本发明所提供的金属氧化物薄膜晶体管阵列基板及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在衬底(10)上依次堆叠形成第一金属材料层(2)、第一绝缘材料层(3)和第二金属材料层(4)；
利用第一道黄光制程将所述第一金属材料层(2)、所述第一绝缘材料层(3)和所述第二金属材料层(4)图案化形成第一金属层(20)、第一绝缘层(30)和第二金属层(40)，其中，所述第一金属层(20)和所述第一绝缘层(30)的图案相同，所述第一金属层(20)包括遮光层(21)，所述第一绝缘层(30)包括位于所述遮光层(21)上方的绝缘缓冲层(31)，所述第二金属层(40)包括第一导电金属图案(41)，所述第一导电金属图案(41)覆盖部分的所述绝缘缓冲层(31)；
在形成第二金属层(40)后的衬底(10)上再次依次堆叠形成金属氧化物半导体材料层(5)、第二绝缘材料层(6)和第三金属材料层(7)；
利用第二道黄光制程将所述金属氧化物半导体材料层(5)、所述第二绝缘材料层(6)和所述第三金属材料层(7)图案化形成金属氧化物层(50)、第二绝缘层(60)和第三金属层(70)，其中，所述第二绝缘层(60)和所述第三金属层(70)的图案相同，所述第二绝缘层(60)覆盖部分的所述金属氧化物层(50)；
对未被所述第二绝缘层(60)覆盖的部分所述金属氧化物层(50)进行离子掺杂使其导体化以形成分隔设置的第一导体区域(51)和第二导体区域(52)，其中，所述第一导体区域(51)与所述第一导电金属图案(41)接触连接；被所述第二绝缘层(60)覆盖的部分所述金属氧化物层(50)形成半导体区域(53)；其中，所述第一导体区域(51)包括源极(511)，所述第二导体区域(52)包括漏极和像素电极，所述第三金属层(70)包括栅极(71)。
2.如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，所述第一导电金属图案(41)位于所述绝缘缓冲层(31)的一端，所述栅极(71)位于所述绝缘缓冲层(31)上方，所述第一导电金属图案(41)与所述栅极(71)在垂直于所述衬底(10)方向上的错开设置。
3.如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，在所述第三金属层(70)上形成一层第三绝缘材料层，利用第三道黄光制程形成贯通所述第三绝缘材料层的第一通孔(81)，以及同时贯通所述第三绝缘材料层和所述第二绝缘层(60)的第二通孔(82)，所述第三绝缘材料层图案化后形成第三绝缘层(80)；
利用第四道黄光制程在所述第三绝缘层(80)形成图案化的导电电极层(90)，所述导电电极层(90)包括公共电极(91)。
4.如权利要求3所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，所述第一金属层(20)还包括第二导电金属图案(22)，所述第二金属层(40)还包括第三导电金属图案(42)，所述第三金属层(70)还包括第四导电金属图案(72)，所述导电电极层(90)还包括导电连接图案(92)；所述第一通孔(81)露出所述第三导电金属图案(42)或所述第四导电金属图案(72)，所述第二通孔(82)露出所述第二导电金属图案(22)，所述导电连接图案(92)填入所述第一通孔(81)内与所述第三导电金属图案(42)和/或所述第四导电金属图案(72)接触连接，所述导电连接图案(92)填入所述第二通孔(82)内与所述第二导电金属图案(22)接触连接。
5.如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，所述第一道黄光制程包括：
在所述第二金属材料层(4)上涂布一层第一光阻层(200)，对所述第一光阻层(200)进行曝光和显影，使所述第一光阻层(200)留下第一光阻图案(210)和第二光阻图案(220)并使所述第一光阻图案(210)的厚度大于所述第二光阻图案(220)；
利用所述第一光阻图案(210)和所述第二光阻图案(220)当遮罩，蚀刻去除未被所述第一光阻图案(210)和所述第二光阻图案(220)的覆盖的所述第二金属材料层(4)、所述第一绝缘材料层(3)和所述第一金属材料层(2)，其中，所述第一绝缘材料层(3)形成所述第一绝缘层(30)，所述第一金属材料层(2)形成所述第一金属层(20)；
对所述第一光阻图案(210)和所述第二光阻图案(220)进行灰化处理去除所述第二光阻图案(220)；
利用所述第一光阻图案(210)当遮罩，蚀刻去除未被所述第一光阻图案(210)覆盖的所述第二金属材料层(4)以形成所述第二金属层(40)；
去除所述第一光阻图案(210)。
6.如权利要求5所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，在形成所述第一金属层(20)之后、去除所述第二光阻图案(220)之前，还包括对所述第一金属层(20)的露出的侧表面(201)进行离子掺杂形成绝缘的端面(202)。
7.如权利要求1所述的金属氧化物薄膜晶体管阵列基板的制作方法，其特征在于，所述第二道黄光制程包括：
在所述第三金属材料层(7)上涂布一层第二光阻层(300)，对所述第二光阻层(300)进行曝光和显影，使所述第二光阻层(300)留下第三光阻图案(310)和第四光阻图案(320)并使所述第三光阻图案(310)的厚度大于所述第四光阻图案(320)；
利用所述第三光阻图案(310)和所述第四光阻图案(320)当遮罩，蚀刻去除未被所述第三光阻图案(310)和所述第四光阻图案(320)的覆盖的所述第三金属材料层(7)、所述第二绝缘材料层(6)和所述金属氧化物半导体材料层(5)，其中，所述金属氧化物半导体材料层(5)形成所述金属氧化物层(50)；
对所述第三光阻图案(310)和所述第四光阻图案(320)进行灰化处理去除所述第四光阻图案(320)；
利用所述第三光阻图案(310)当遮罩，蚀刻去除未被第三光阻图案(310)覆盖的所述第二绝缘材料层(6)和所述第三金属材料层(7)，其中，所述第二绝缘材料层(6)形成第二绝缘层(60)，所述第三金属材料层(7)形成所述第三金属层(70)；
去除所述第三光阻图案(310)。
8.一种金属氧化物薄膜晶体管阵列基板，其特征在于，包括：
衬底(10)；
位于所述衬底(10)上的遮光层(21)
位于所述遮光层(21)上的绝缘缓冲层(31)；
位于所述绝缘缓冲层(31)上的第一导电金属图案(41)；
位于所述第一导电金属图案(41)上的金属氧化物层(50)，所述金属氧化物层(50)具有分隔设置的第一导体区域(51)和第二导体区域(52)，以及连接在所述第一导体区域(51)和所述第二导体区域(52)之间的半导体区域(53)；所述第一导体区域(51)包括源极(511)，所述源极(511)与所述第一导电金属图案(41)接触连接，所述第二导体区域(52)包括相连的漏极和像素电极；
位于所述半导体区域(53)上的第二绝缘层(60)；以及
位于所述第二绝缘层(60)上并与所述第二绝缘层(60)具有相同图案的栅极(71)。
9.如权利要求8所述的金属氧化物薄膜晶体管阵列基板，其特征在于，所述第一导电金属图案(41)为扫描线，所述第一导电金属图案(41)位于所述绝缘缓冲层(31)的一端，所述栅极(71)位于所述绝缘缓冲层(31)上方，所述第一导电金属图案(41)与所述栅极(71)在垂直于所述衬底(10)方向上的错开设置。
10.如权利要求8所述的金属氧化物薄膜晶体管阵列基板，其特征在于，还包括：
与所述遮光层(21)同层形成的第二导电金属图案(22)；
与所述第一导电金属图案(41)同层形成的第三导电金属图案(42)；
与所述栅极(71)同层形成的第四导电金属图案(72)；
覆盖在所述栅极(71)和所述第四导电金属图案(72)上方的第三绝缘层(80)，所述第三绝缘层(80)上设有贯通的第一通孔(81)，所述第三绝缘层(80)和所述第二绝缘层(60)上设有贯通的第二通孔(82)，所述第一通孔(81)露出所述第三导电金属图案(42)或所述第四导电金属图案(72)，所述第二通孔(82)露出所述第二导电金属图案(22)；
形成在所述第三绝缘层(80)上的导电电极层(90)，所述导电电极层(90)包括公共电极(91)和导电连接图案(92)，所述导电连接图案(92)填入所述第一通孔(81)内与所述第三导电金属图案(42)和/或所述第四导电金属图案(72)接触连接，所述导电连接图案(92)填入所述第二通孔(82)内与所述第二导电金属图案(22)接触连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211015206.2A CN115360141B (zh) | 2022-08-23 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211015206.2A CN115360141B (zh) | 2022-08-23 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115360141A true CN115360141A (zh) | 2022-11-18 |
| CN115360141B CN115360141B (zh) | 2024-05-03 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11296074B2 (en) | Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| US8030106B2 (en) | Display device and method of manufacturing the same | |
| KR100915159B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN115360141B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| CN115360141A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| US10504942B2 (en) | Method of manufacturing array substrate and method of manufacturing display device | |
| CN115084277A (zh) | 金属氧化物薄膜晶体管及其制作方法、阵列基板 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |