CN107204373A - 薄膜晶体管及包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN107204373A
CN107204373A CN201710154049.6A CN201710154049A CN107204373A CN 107204373 A CN107204373 A CN 107204373A CN 201710154049 A CN201710154049 A CN 201710154049A CN 107204373 A CN107204373 A CN 107204373A
Authority
CN
China
Prior art keywords
diaphragm
tft
layer
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710154049.6A
Other languages
English (en)
Other versions
CN107204373B (zh
Inventor
村井淳人
佐藤栄
佐藤栄一
三浦正范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Japan Display Central Inc
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc, Joled Inc filed Critical Japan Display Central Inc
Publication of CN107204373A publication Critical patent/CN107204373A/zh
Application granted granted Critical
Publication of CN107204373B publication Critical patent/CN107204373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根据一个实施例，薄膜晶体管包括：氧化物半导体层(12)，其设置在绝缘基板(11)上方，并且包括位于源极区域(12a)与漏极区域(12b)之间的沟道区域(12c)；第一绝缘膜(13)，其设置在所述氧化物半导体层(12)上的与所述沟道区域(12c)相对应的区域中；栅电极(14)，其设置在所述第一绝缘膜(13)上；第一保护膜(15)，其作为包含金属的绝缘膜设置在所述氧化物半导体层(12)、所述第一绝缘膜(13)和所述栅电极(14)上；第二保护膜(16)，其设置在所述第一保护膜(15)上；以及第三保护膜(17)，其作为含有金属的绝缘膜设置在所述第二保护膜(16)上。根据实施例，可以稳定薄膜晶体管的特性，且可以提高可靠性。此外，可以促进制造工艺，从而提高产率。

Description

薄膜晶体管及包括薄膜晶体管的显示装置
技术领域
本文描述的实施例总体上涉及包括氧化物半导体层的薄膜晶体管以及包括该薄膜晶体管的显示装置。
背景技术
目前已经开发出包括氧化物半导体层的薄膜晶体管。这种薄膜晶体管例如在电视机、个人计算机、智能手机和平板计算机等的显示器中被用作用于控制像素的开关元件。
在包括氧化物半导体层的薄膜晶体管中，如果半导体层与水分和氢接触，则半导体层中的载流子密度变化。因此，薄膜晶体管的电特性劣化。另一方面，例如，当设置用于保护半导体层的保护膜以防止半导体层与水分和氢接触时，薄膜晶体管的加工可能变得复杂。
发明内容
通常，根据一个实施例，显示装置包括：氧化物半导体层，其设置在绝缘基板上方，并且包括源极区域、漏极区域和位于所述源极区域与所述漏极区域之间的沟道区域；第一绝缘膜，其设置在所述氧化物半导体层上的与所述沟道区域相对应的区域中；栅电极，其设置在所述第一绝缘膜上；第一保护膜，其作为包含金属的绝缘膜设置在所述氧化物半导体层、所述第一绝缘膜和所述栅电极上；第二保护膜，其设置在所述第一保护膜上；以及第三保护膜，其作为含有金属的绝缘膜设置在所述第二保护膜上。
根据一个实施例，显示装置包括：栅电极，其设置在绝缘基板上方；第一绝缘膜，其设置在所述栅电极和所述绝缘基板上；氧化物半导体层，其设置在所述第一绝缘膜上；第二绝缘膜，其设置在所述氧化物半导体层上的与所述栅电极相对应的区域中；第一保护膜，其作为包含金属的绝缘膜设置在所述氧化物半导体层和所述第二绝缘膜上；第二保护膜，其设置在所述第一保护膜上；以及第三保护膜，其作为含有金属的绝缘膜设置在所述第二保护膜上。
根据一个实施例，薄膜晶体管包括：氧化物半导体层，其设置在绝缘基板上方；第一金属氧化物层，其设置在所述氧化物半导体层上；无机绝缘层，其设置在所述第一金属氧化物层上；第二金属氧化物层，其设置在所述无机绝缘层上；层间绝缘膜，其设置在所述第二金属氧化物层上；以及一对电极，它们设置在所述层间绝缘膜上，并且形成为穿过所述层间绝缘膜、所述第二金属氧化物层、所述无机绝缘层和所述第一金属氧化物层而与所述氧化物半导体层电连接，其中，所述第一金属氧化物层与所述氧化物半导体层接触，所述无机绝缘层与所述第一金属氧化物层以及所述第二金属氧化物层接触，且所述一对电极与所述第一金属氧化物层、所述无机绝缘层以及所述第二金属氧化物层接触。
根据实施例，可以稳定薄膜晶体管的特性，且可以提高可靠性。此外，可以促进制造工艺，从而提高产率。
附图说明
图1是示意性地示出根据第一实施例的薄膜晶体管的示例的截面。
图2A是示出图1所示的薄膜晶体管的制造方法的示例的截面。
图2B是示出图2A的制造步骤后面的制造步骤的截面。
图2C是示出图2B的制造步骤后面的制造步骤的截面。
图3A是示出图2C的制造步骤后面的制造步骤的截面。
图3B是示出图3A的制造步骤后面的制造步骤的截面。
图3C是示出图3B的制造步骤后面的制造步骤的截面。
图4A是示出图3C的制造步骤后面的制造步骤的截面。
图4B是示出图4A的制造步骤后面的制造步骤的截面。
图5A是示出图4B的制造步骤后面的制造步骤的截面。
图5B是示出图5A的制造步骤后面的制造步骤的截面。
图6是示意性地示出根据第二实施例的薄膜晶体管的示例的截面。
图7是示意性地示出应用有根据第一或第二实施例的薄膜晶体管的显示装置的示例的电路图。
图8是示意性地示出图7所示的像素的示例的电路图。
图9是示意性地示出液晶显示器中的像素的示例的电路图。
具体实施方式
在下文中将参考附图说明实施例。本发明仅是示例，且本领域技术人员在本发明精神内容易想到的适当变化当然也被包括在本发明的范围内。此外，在某些情况下，为了使说明更清楚，与实际模式相比，在附图中示意性地示出各个部分的宽度、厚度和形状等。然而，示意图仅是示例，并且对本发明的解释没有添加限制。此外，在说明书和附图中，用相同的附图标记表示与结合前述附图说明的元件相同的元件，且除非另有必要，省略对这些元件的详细说明。
(第一实施例)
图1是示意性地示出根据本实施例的薄膜晶体管10的示例的截面。薄膜晶体管10例如是n型顶栅薄膜晶体管。
在由诸如玻璃或树脂之类的绝缘材料形成的绝缘基板11上形成有氧化物半导体层(在下文中也被称为半导体层)12。半导体层12包括源极/漏极区域12a、12b及设置在源极/漏极区域12a、12b之间的沟道区域12c。
半导体层12例如由诸如铟镓锌氧化物(IGZO)之类的氧化物半导体形成。注意，半导体层12的材料应当仅包括例如铟(In)、镓(Ga)和锡(Sn)中的至少一者，这些材料的示例是诸如铟镓氧化物(IGO)、铟锌氧化物(IZO)、锌锡氧化物(ZnSnO)和氧化锌(ZnO)之类的氧化物半导体。
在半导体层12的沟道区域12c上形成有例如由氧化硅(SiO)形成的栅极绝缘膜(第一绝缘膜)13。在栅极绝缘膜13上形成有栅电极14。
在绝缘基板11上形成有覆盖半导体层12、栅极绝缘膜13和栅电极14的第一保护膜(第一金属氧化物层)15。第一保护膜15与半导体层12的上表面12T、栅极绝缘膜13的侧表面13S和栅电极14的上表面14T接触。在所示的示例中，第一保护膜15还与绝缘基板11接触。第一保护膜15例如由诸如氧化铝(Al2O3)之类的金属氧化物的绝缘材料形成。除氧化铝之外，第一保护膜15还可例如由氧化钛或氧化铒等形成。第一保护膜15抑制薄膜晶体管10的沟道区域12c与水分和氢接触。第一保护膜15的厚度T15例如为5至30nm。
在第一保护膜15上形成有例如由诸如氧化硅(SiO)、氮化硅(SiN)或氮氧化硅(SiON)之类的含有硅的无机绝缘材料形成的第二保护膜(无机绝缘层)16。如后面所述，第二保护膜16在形成将要嵌入源电极/漏电极的接触孔的同时充当第三保护膜17的刻蚀停止层。第二保护膜16的厚度T16大于第一保护膜15的厚度，且例如为50至300nm。注意，只要第二保护膜16可以用作刻蚀停止层，第二保护膜16的厚度就不限于上述数值，而是可以根据需要进行改变。在所示的示例中，厚度T16被定义为第二保护膜16在没有形成半导体层12的区域中的厚度。
在第二保护膜16上形成有第三保护膜(第二金属氧化物层)17。第三保护膜17例如由氧化铝(Al2O3)形成。除了氧化铝之外，第三保护膜17还可例如由氧化钛或氧化铒等形成。第三保护膜17抑制薄膜晶体管10的沟道区域12c与水分和氢接触。第三保护膜17的厚度T17大于第一保护膜15的厚度，且例如为30至100nm。
在第三保护膜17上形成有层间绝缘膜18。层间绝缘膜18例如由诸如聚酰亚胺或丙烯酸树脂之类的有机绝缘材料形成。
在第一至第三保护膜15至17中形成有至少部分地暴露源极/漏极区域12a、12b的接触孔CHa和CHb。在层间绝缘膜18中形成有分别与接触孔CHa和CHb相对应的接触孔18a和18b，且接触孔18a和18b的直径D18a和D18b分别大于接触孔CHa和CHb的直径DCHa和DCHb。设置在层间绝缘膜18上的源/漏电极(一对电极)19a和19b还被埋入在接触孔18a和18b以及CHa和CHb中，并且连接到源极/漏极区域12a、12b。即，源电极19a与接触孔CHa中的源极区域12a、第一保护膜15、第二保护膜16和第三保护膜17接触，并且与接触孔18a中的层间绝缘膜18接触。漏电极19b与接触孔CHb中的漏极区域12b、第一保护膜15、第二保护膜16和第三保护膜17接触，并且与接触孔18b中的层间绝缘膜18接触。
接下来，将参考图2A至5B说明造薄膜晶体管10的制造方法。
如图2A所示，通过使用溅射方法(sputtering method)在绝缘基板11上形成包含例如铟(In)、镓(Ga)和锡(Sn)中的至少一者的氧化物半导体层12d。随后，对所得物进行光刻(lithography)，并然后进行刻蚀(etching)以形成岛状半导体层12。
接下来，如图2B所示，例如通过使用化学气相沉积(chemical vapor deposition：CVD)在绝缘基板11上形成氧化硅膜13a以覆盖半导体层12。随后，例如通过使用溅射方法在氧化硅膜13a上形成金属膜14a。金属膜14a例如由钛、铝和氮化钼的层叠结构形成。注意，金属膜14a可由铝(Al)的合金、铜(Cu)或铜的合金等形成。
接着，如图2C所示，在金属膜14a上形成被图案化成与半导体层12的中心大致地相对应的抗蚀剂层R1。随后，在将抗蚀剂层R1用作掩模的情况下，例如用基于Cl2或BCl3的气体对所得物进行干法刻蚀(dry etching)，并接着使用基于磷酸/硝酸/盐酸的刻蚀剂对所得物进行湿法刻蚀(wet etching)，从而形成栅电极14。随后，例如通过使用基于CF4/O2或SF6/O2的气体的干法刻蚀来刻蚀氧化硅膜13a，从而形成栅极绝缘膜13。
在该过程期间，在没有形成栅电极14和栅极绝缘膜13的区域中，半导体层12被过刻蚀。在半导体层12的过刻蚀区域中，产生氧空位缺陷(oxygen-vacancy defect)，从而形成电阻降低的源极/漏极区域12a、12b。此外，在半导体层12中未被过刻蚀的区域(即，被栅极绝缘膜13覆盖的区域)中，形成保持高电阻的沟道区域12c。
接下来，如图3A所示，例如通过使用溅射方法在整个绝缘基板11上形成例如由氧化铝形成的第一保护膜15。半导体层12的上表面12T(即，源极/漏极区域12a、12b)、栅极绝缘膜13的侧表面13S和栅电极14的上表面14T被第一保护膜15覆盖。第一保护膜15的厚度T15例如为10nm。这里，源极/漏极区域12a、12b的电阻(它们在对栅极绝缘膜13的干法刻蚀中由于过刻蚀而降低)不稳定，且因此电阻由于热等原因而容易变化。然而，通过由氧化铝膜形成的第一保护膜15，本实施例可以表现出用于稳定低电阻状态的有利效果。
接下来，如图3B所示，例如通过使用CVD在第一保护膜15上形成由例如氧化硅形成的第二保护膜16。第二保护膜16的厚度T16例如为100nm。
接下来，如图3C所示，例如通过使用溅射方法在第二保护膜16上形成由例如氧化铝形成的第三保护膜17。第三保护膜17的厚度T17大于第一保护膜15的厚度。第三保护膜17的厚度T17例如为50nm。
接着，如图4A所示，在第三保护膜17上形成抗蚀剂层R2。对抗蚀剂层R2进行光刻，以使其具有暴露出与源极/漏极区域12a、12b相对应的第三保护膜17的开口R2a和R2b。
接下来，如图4B所示，在将抗蚀剂层R2用作掩模的情况下，通过使用例如基于Cl2的气体的干法刻蚀来刻蚀第三保护膜17。随后，通过使用基于CF4的气体的干法刻蚀来刻蚀第二保护膜16。因此，在第三保护膜17和第二保护膜16中形成了暴露第一保护膜15的接触孔20a和20b。
接着，移除抗蚀剂层R2，且其后，如图5A所示，在第三保护膜17上形成具有感光性的有机绝缘材料的层间绝缘膜18。随后，通过光刻在层间绝缘膜18中形成分别与接触孔20a和20b相对应的接触孔18a和18b，且接触孔18a和18b的直径D18a和D18b分别大于接触孔20a和20b的直径D20a和D20b。然后，在将层间绝缘膜18用作掩模的情况下，对第一保护膜15进行干法刻蚀。因此，形成贯穿至源极/漏极区域12a、12b的接触孔CHa和CHb。
接下来，如图5B所示，通过溅射方法在层间绝缘膜18上形成由例如钼、铝和氮化钼的层叠结构形成的金属膜19c，以掩埋接触孔18a和18b以及CHa和CHb。随后，进行光刻，并然后用基于磷酸/硝酸/盐酸的刻蚀剂对所得物进行湿法刻蚀，从而形成图1所示的源电极19a和漏电极19b。因此，形成薄膜晶体管10。
根据本实施例，半导体层12、栅极绝缘膜13和栅电极14被第一至第三保护膜15、16和17覆盖，并且此外，第三保护膜17比第一保护膜15充分地厚。在这种结构下，可以抑制水分和氢进入沟道区域12c。此外，即使在第一保护膜15中产生了诸如裂纹之类的缺陷，第三保护膜17也可以抑制水分和氢进入沟道区域12c。因此，可以抑制沟道区域12c的载流子密度的变化，且因此，可以稳定薄膜晶体管的特性。
此外，第一保护膜15和第三保护膜17由例如氧化铝形成，且设置在第一保护膜15与第三保护膜17之间的第二保护膜16由诸如氧化硅、氮化硅或氮氧化硅之类的含有例如硅的无机绝缘材料形成。因此，当在第二保护膜16上形成第三保护膜17时，可以提高第三保护膜17的台阶覆盖性(step coverage)。此外，设置在第一保护膜15和第三保护膜17之间的第二保护膜16用作刻蚀停止层，从而有助于对形成在第二保护膜16上的第三保护膜17的加工。
下面将说明上述效果的原因。
例如，通过仅设置厚度例如为50nm的第一保护膜15以取代第一至第三保护膜15至17的三层结构，可以在稳定源极/漏极区域12a、12b的电阻的同时抑制沟道区域12c的载流子密度的变化。然而，通常地，氧化铝是稳定的氧化物并且具有低的干法刻蚀速率，且因此，如果第一保护膜15形成为厚，则干法刻蚀工艺中的过刻蚀时间延长。因此，对接触孔CHa和CHb以及第一保护膜15下方的源极/漏极区域12a、12b的损害变大。在最坏的情况下，源极区域和漏极区域的膜被破坏，这可能导致晶体管的特性变差。相比之下，在本发明的三层结构下，当对第三保护膜17进行干法刻蚀时，第二保护膜16可以用作刻蚀停止层，且因此，可以增加第三保护膜17的厚度T17。
因此，不需要将第一保护膜15形成为厚，而是可以使其变薄，且因此可以缩短刻蚀所需的时间。因此，可以在第一保护膜15的刻蚀期间抑制可能对第一保护膜15下面的源极区域12和漏极区域12b造成的损坏。
另外，通过形成在半导体层12上的由氧化铝形成的第一保护膜15，可以在形成第二保护膜16时抑制诸如硅烷(SiH4)之类的源气体中包含的氢扩散至沟道区域12c。另一方面，当形成由氧化铝形成的第一保护膜15时，由于源气体中不包含氢，所以沟道区域12c的载流子密度不容易变化。因此，可以通过在半导体层12上形成氧化铝的第一保护膜15来提高薄膜晶体管的可靠性。
此外，通过溅射氧化铝来形成第一保护膜15。这里，当将通过对例如使用溅射方法形成的铝膜进行热处理而形成的氧化铝膜用作第一保护膜15时，源极/漏极区域12a、12b的电阻可能由于热处理而增大，且可能由于从沟道区域12c提取氧载而使流子密度变化。相比之下，由于本实施例的第一保护膜15不需要施加热量，并且还形成为作为氧化物的氧化铝的膜，所以可以抑制从沟道区域12c提取氧。
因此，根据本实施例，可以稳定薄膜晶体管的特性，且可以提高可靠性。另外，可以促进制造工艺，从而提高产率。
(第二实施例)
图6是示意性地示出根据第二实施例的薄膜晶体管10a的截面。第二实施例涉及底栅薄膜晶体管。
在绝缘基板11上形成有栅电极14。在绝缘基板11上形成有覆盖栅电极14的栅极绝缘膜(第一绝缘膜)13。也就是说，栅极绝缘膜13与绝缘基板11、栅电极14的上表面14T接触。在栅极绝缘膜13上形成有半导体层12。在半导体层12的与栅电极14相对应的区域(即，沟道区域12c正上方的区域)中例如形成有由氧化硅形成的沟道保护膜(第二绝缘膜)21。
在半导体层12和沟道保护膜21上形成有第一至第三保护膜15至17。更具体地，第一保护膜(第一金属氧化物层)15与半导体层12的上表面12T、沟道保护膜21的侧表面21S和上表面21T接触。在所示的示例中，第一保护膜15还与栅极绝缘膜13接触。第二保护膜(无机绝缘层)16形成在第一保护膜15上。第三保护膜(第二金属氧化物层)17形成在第二保护膜16上。第一至第三保护膜15至17的材料和厚度T15至T17类似于第一实施例的第一至第三保护膜15至17的材料和厚度。其他结构类似于第一实施例的结构。
根据第二实施例，第一保护膜15仅覆盖半导体层12和沟道保护膜21。另一方面，在顶栅薄膜晶体管的情况下，第一保护膜15覆盖半导体层12、栅极绝缘膜13和栅电极14。因此，与第一实施例相比，被第一保护膜15覆盖的台阶部的高度较小，从而可以提高第一至第三保护膜15至17的台阶覆盖性。
注意，通过结合在用于构成薄膜晶体管的半导体层12上形成第一至第三保护膜15至17的三层式保护膜的示例情况说明了上面提供的第一和第二实施例，但是保护膜包括至少三层的情况也是充分的。例如，可以在第三保护膜17上设置第四保护膜，或者也可以在第四保护膜上设置第五保护膜。当在第三保护膜17上设置另一保护膜时，第二保护膜16的材料不限于上述示例。也就是说，当在第三保护膜17上设置另一保护膜时，第二保护膜16可例如由氧化铝、氧化钛或氧化铒等形成。
(应用示例)
图7是示意性地示出应用有根据第一或第二实施例的薄膜晶体管10或10a的显示装置1的示例的电路图。显示装置1是采用例如有机电致发光(EL)元件的有源矩阵显示装置。
显示装置1包括显示区域2和设置在显示区域2的外围的驱动器。驱动器包括第一扫描线驱动电路3、第二扫描线驱动电路4、数据线驱动电路5、控制电路6和供电电路7。例如，第一扫描线驱动电路3和第二扫描线驱动电路4沿行方向X分别布置在显示区域2的两侧附近。数据线驱动电路5、控制电路6和供电电路7沿列方向Y布置在显示区域2的一侧附近。第一扫描线驱动电路3、第二扫描线驱动电路4和数据线驱动电路5至少部分地形成在用于构成显示装置1的面板(未示出)上。
显示区域2包括以矩阵形式布置的多个像素PX。在显示区域中，沿行方向X延伸的多条的第一扫描线WL(WL1至WLm)和第二扫描线RL(RL1至RLm)以及沿与行方向X交叉的列方向Y延伸的多条的数据线DL(DL1～DLn)形成为分别对应于像素PX。注意，m和n各自表示正整数。
根据第一或第二实施例的薄膜晶体管10或10a可以分别被应用于这些像素PX中包含的开关元件和驱动器中包括的各种电路。
每条第一扫描线WL延伸至显示区域2的外部，并且电连接到第一扫描线驱动电路3。每条第二扫描线RL延伸至显示区域2的外部，并且电连接到第二扫描线驱动电路4。每条数据线DL延伸至显示区域2的外部，并且电连接到数据线驱动电路5。
第一扫描线驱动电路3顺序地向每条第一扫描线WL提供写入扫描信号WS。因此，沿行方向X布置的多个像素PX被顺序地选择。
第二扫描线驱动电路4以与由第一扫描线驱动电路3提供的写入扫描信号WS同步的方式向每条第二扫描线RL提供驱动扫描信号AZ。因此，控制像素PX的发光和消光。
例如，数据线驱动电路5向数据线DL选择性地提供信号电压Vsig或参考电压Vofs。信号电压Vsig是与视频信号的亮度相对应的信号的电压。参考电压Vofs是用作信号电压的标准的电压，并且等于例如用于表示黑电平的信号的电压。参考电压Vofs还用于补偿用于驱动如后所述的有机EL器件的驱动晶体管的阈值电压的差异。
控制电路6基于从外部信号源提供的外部信号产生当在显示区域2上显示图像时所需的各种信号。控制电路6将由此生成的各种信号分别输出到第一扫描线驱动电路3、第二扫描线驱动电路4和数据线驱动电路5，并控制第一扫描线驱动电路3、第二扫描线驱动电路电路4和数据线驱动电路5以使它们彼此同步地操作。
图8是示意性地示出像素PX的示例的电路。
像素PX包括写入晶体管Tr1、驱动晶体管Tr2、复位晶体管Tr3、电容器Cs和发光器件EL。
写入晶体管Tr1、驱动晶体管Tr2和复位晶体管Tr3由根据第一或第二实施例的薄膜晶体管10或10a形成。
写入晶体管Tr1的栅电极141连接到相应的第一扫描线WL，源电极19a1连接到相应的数据线DL，且漏电极19b1连接到电容器Cs的第一电极E1和驱动晶体管Tr2的栅电极142。
驱动晶体管Tr2的源电极19a2连接到被提供电源电压Vcc的配线线路，且漏电极19b2连接到发光器件EL的阳极EAN、电容器Cs的第二电极E2和复位晶体管Tr3的源电极19a3。发光器件EL的阴极ECT被提供阴极电压Vcath。
复位晶体管Tr3的栅电极143连接到相应的第二扫描线RL，且漏电极19b3连接到被提供固定电压Vini的配线线路。
在以上述方式构造的像素PX中，当写入扫描信号WS被提供至第一扫描线WL时，写入晶体管Tr1被置于导通状态。在导通状态下，写入晶体管Tr1将通过数据线DL提供的信号电压Vsig或参考电压Vofs提供至驱动晶体管Tr2的栅电极142。电容器Cs保持信号电压Vsig或参考电压Vofs。如果保持在电容器Cs处的电压超过阈值电压，则驱动晶体管Tr2被设定在导通状态，以将基于保持在电容器Cs处的电压的电流提供至发光器件EL。发光器件EL以与从驱动晶体管Tr2提供的电流相对应的亮度发光。
当驱动扫描信号AZ被提供至第二扫描线RL时，复位晶体管Tr3被置于导通状态。在导通状态下，复位晶体管Tr3将固定电压Vini例如提供至驱动晶体管Tr2的源电极和发光器件EL的阳极，以将这些电极处的电压复位(初始化)至固定电压Vini。这里，当发光器件EL的阈值电压被定义为Vth时，阈值电压Vth、阴极电压Vcath和固定电压Vini的关系可由下式表示：
Vini<Vth+Vcath
注意，显示装置1可例如是包括如图9所示的液晶层的液晶显示器。在液晶显示器中，像素PX包括开关元件SW、像素电极PE、公共电极CE和液晶元件(液晶层)LC。开关元件SW是根据第一或第二实施例的薄膜晶体管10或10a。
开关元件SW的栅电极14连接到相应的扫描线WL，源电极19a连接到相应的数据线DL，且漏电极19b连接到像素电极PE。像素电极与布置在多个像素PX上方的公共电极CE相对。液晶层LC中包含的液晶分子根据形成在像素电极PE与公共电极CE之间的电场进行定向。
通过将根据第一或第二实施例的薄膜晶体管10或10a应用于上述构造的显示装置1，可以稳定显示装置的特性，可以提高可靠性且可以提高产率。
虽然已经说明了某些实施例，但是这些实施例仅以示例的方式给出，而不限制本发明的范围。实际上，本文说明的新颖实施例可以以各种其它形式实施；此外，在可以不偏离本发明的精神的情况下对本文说明的实施例的形式进行各种省略、替换和改变。所附权利要求及其等同物覆盖落入本发明的范围和精神内的这些形式或修改。
相关申请的交叉引用
本申请基于2016年3月16日提交的日本专利申请2016-052693并且要求享有该日本专利申请的优选权的权益，在此将该日本专利申请的全部内容以引用的方式并入本文。

Claims (19)

1.一种薄膜晶体管，其特征在于，包括：
氧化物半导体层，其设置在绝缘基板上方，并且包括源极区域、漏极区域和位于所述源极区域与所述漏极区域之间的沟道区域；
第一绝缘膜，其设置在所述氧化物半导体层上的与所述沟道区域相对应的区域中；
栅电极，其设置在所述第一绝缘膜上；
第一保护膜，其作为包含金属的绝缘膜设置在所述氧化物半导体层、所述第一绝缘膜和所述栅电极上；
第二保护膜，其设置在所述第一保护膜上；以及
第三保护膜，其作为含有金属的绝缘膜设置在所述第二保护膜上。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第三保护膜比所述第一保护膜厚。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述第一保护膜和所述第三保护膜均由氧化铝形成。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述第二保护膜由氧化硅、氮化硅和氮氧化硅中的至少一者形成。
5.一种显示装置，其特征在于，包括：如权利要求1-4中任一项所述的薄膜晶体管。
6.如权利要求5所述的显示装置，其特征在于，包括：有机电致发光元件。
7.如权利要求5所述的显示装置，其特征在于，包括：液晶层。
8.一种薄膜晶体管，其特征在于，包括：
栅电极，其设置在绝缘基板上方；
第一绝缘膜，其设置在所述栅电极和所述绝缘基板上；
氧化物半导体层，其设置在所述第一绝缘膜上；
第二绝缘膜，其设置在所述氧化物半导体层上的与所述栅电极相对应的区域中；
第一保护膜，其作为包含金属的绝缘膜设置在所述氧化物半导体层和所述第二绝缘膜上；
第二保护膜，其设置在所述第一保护膜上；以及
第三保护膜，其作为含有金属的绝缘膜设置在所述第二保护膜上。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述第三保护膜比所述第一保护膜厚。
10.如权利要求8所述的薄膜晶体管，其特征在于，所述第一保护膜和所述第三保护膜均由氧化铝形成。
11.如权利要求8所述的薄膜晶体管，其特征在于，所述第二保护膜由氧化硅、氮化硅和氮氧化硅中的至少一者形成。
12.一种显示装置，其特征在于，包括：如权利要求8-11中任一项所述的薄膜晶体管。
13.如权利要求12所述的显示装置，其特征在于，包括：有机电致发光元件。
14.如权利要求12所述的显示装置，其特征在于，包括：液晶层。
15.一种薄膜晶体管，其特征在于，包括：
氧化物半导体层，其设置在绝缘基板上方；
第一金属氧化物层，其设置在所述氧化物半导体层上；
无机绝缘层，其设置在所述第一金属氧化物层上；
第二金属氧化物层，其设置在所述无机绝缘层上；
层间绝缘膜，其设置在所述第二金属氧化物层上；以及
一对电极，它们设置在所述层间绝缘膜上，并且形成为穿过所述层间绝缘膜、所述第二金属氧化物层、所述无机绝缘层和所述第一金属氧化物层而与所述氧化物半导体层电连接，
其中，
所述第一金属氧化物层与所述氧化物半导体层接触，
所述无机绝缘层与所述第一金属氧化物层以及所述第二金属氧化物层接触，且
所述一对电极与所述第一金属氧化物层、所述无机绝缘层以及所述第二金属氧化物层接触。
16.如权利要求15所述的薄膜晶体管，其特征在于，还包括：
栅电极，其位于所述第一金属氧化物层与所述氧化物半导体层之间；以及
第一绝缘膜，其位于所述栅电极与所述氧化物半导体层之间，
其中，
所述第一金属氧化物层与所述氧化物半导体层的上表面、所述第一绝缘膜以及所述栅电极的上表面接触。
17.如权利要求16所述的薄膜晶体管，其特征在于，所述第一金属氧化物层与所述绝缘基板接触。
18.如权利要求15所述的薄膜晶体管，其特征在于，还包括：
栅电极，其位于所述氧化物半导体层与所述绝缘基板之间；
第一绝缘膜，其位于所述栅电极与所述氧化物半导体层之间；以及第二绝缘膜，其位于所述栅电极的正上方且位于所述氧化物半导体层与所述第一金属氧化物层之间，
其中，
所述第一绝缘膜与所述绝缘基板以及所述栅电极的上表面接触，且所述第一金属氧化物层与所述氧化物半导体层的上表面以及所述第二绝缘膜的上表面接触。
19.如权利要求18所述的薄膜晶体管，其特征在于，所述第一金属氧化物层与所述第一绝缘膜接触。
CN201710154049.6A 2016-03-16 2017-03-15 薄膜晶体管及包括薄膜晶体管的显示装置 Active CN107204373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-052693 2016-03-16
JP2016052693A JP6539873B2 (ja) 2016-03-16 2016-03-16 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置

Publications (2)

Publication Number Publication Date
CN107204373A true CN107204373A (zh) 2017-09-26
CN107204373B CN107204373B (zh) 2021-01-05

Family

ID=59855897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710154049.6A Active CN107204373B (zh) 2016-03-16 2017-03-15 薄膜晶体管及包括薄膜晶体管的显示装置

Country Status (3)

Country Link
US (2) US10192891B2 (zh)
JP (1) JP6539873B2 (zh)
CN (1) CN107204373B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
WO2019213859A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN112467052A (zh) * 2020-11-26 2021-03-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2021248555A1 (zh) * 2020-06-11 2021-12-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007080B2 (ja) 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102437514B1 (ko) * 2017-11-09 2022-08-26 엘지디스플레이 주식회사 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP6795543B2 (ja) 2018-04-27 2020-12-02 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
KR102576995B1 (ko) 2018-07-02 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110828514B (zh) * 2019-10-25 2022-03-08 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
US20120276694A1 (en) * 2011-04-27 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20130153893A1 (en) * 2011-12-20 2013-06-20 Sony Corporation Display and electronic unit
US20130203214A1 (en) * 2012-02-07 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183111A (ja) * 2012-03-05 2013-09-12 Sony Corp トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
CN103839970A (zh) * 2012-11-20 2014-06-04 三星显示有限公司 显示装置
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US10528461B2 (en) * 2014-08-04 2020-01-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Controlling wear among flash memory devices based on remaining warranty

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
US20120276694A1 (en) * 2011-04-27 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20130153893A1 (en) * 2011-12-20 2013-06-20 Sony Corporation Display and electronic unit
US20130203214A1 (en) * 2012-02-07 2013-08-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013183111A (ja) * 2012-03-05 2013-09-12 Sony Corp トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
CN103839970A (zh) * 2012-11-20 2014-06-04 三星显示有限公司 显示装置
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019213859A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109755260A (zh) * 2018-12-24 2019-05-14 惠科股份有限公司 一种显示面板、显示面板的制造方法和显示装置
WO2021248555A1 (zh) * 2020-06-11 2021-12-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
US11817462B2 (en) 2020-06-11 2023-11-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, array substrate, and method for fabricating array substrate
CN112467052A (zh) * 2020-11-26 2021-03-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
US10192891B2 (en) 2019-01-29
US10580799B2 (en) 2020-03-03
CN107204373B (zh) 2021-01-05
US20170271376A1 (en) 2017-09-21
JP2017168642A (ja) 2017-09-21
US20190081083A1 (en) 2019-03-14
JP6539873B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
CN107204373A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
USRE49166E1 (en) Displays with silicon and semiconducting-oxide top-gate thin-film transistors
TWI535034B (zh) 畫素結構及其製作方法
US9276120B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
TWI425634B (zh) 有機發光顯示裝置及其製造方法
CN108172595B (zh) 薄膜晶体管基底
KR20150014808A (ko) 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20240002239A (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
CN108140675A (zh) 半导体装置及其制造方法
US11063109B2 (en) Display unit
US10020324B2 (en) Display device
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
US20200168737A1 (en) Display device and method of manufacturing the same
TWI497689B (zh) 半導體元件及其製造方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
JP5828911B2 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP6594818B2 (ja) 半導体装置およびその半導体装置を用いたアクティブマトリクス基板
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102212457B1 (ko) 유기발광표시장치 및 그의 제조방법
KR20210113529A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20240215337A1 (en) Display apparatus having an oxide semiconductor
JP6594820B2 (ja) 半導体装置およびそれを用いたアクティブマトリクス基板
CN105789319A (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180711

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: JOLED Inc.

Applicant before: JAPAN DISPLAY Inc.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231123

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.