CN110993620A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN110993620A
CN110993620A CN201911234037.XA CN201911234037A CN110993620A CN 110993620 A CN110993620 A CN 110993620A CN 201911234037 A CN201911234037 A CN 201911234037A CN 110993620 A CN110993620 A CN 110993620A
Authority
CN
China
Prior art keywords
active layer
electrode
layer
array substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911234037.XA
Other languages
English (en)
Inventor
谢华飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911234037.XA priority Critical patent/CN110993620A/zh
Publication of CN110993620A publication Critical patent/CN110993620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法、显示面板，所述阵列基板包括：基板、栅极、栅极绝缘层、有源层、第一电极、钝化层以及像素电极。本发明通过在栅极上形成一凸起，所述沟道并不对应整个栅极，而是对应所述凸起，所述凸起即为有效栅极，所述凸起的宽度小于所述栅极的长度，进而可以减小沟道的长度，沟道电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。在制备栅极与凸起的结构时，可以通过半色调掩膜板工艺一同制备，可以减小掩膜板的数量，减小成本；在制备有源层时，通过使用金属剥离工艺(lift‑off)可以减低生产成本。

Description

阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，特别是阵列基板及其制备方法、显示面板。
背景技术
薄膜晶体管是一种绝缘栅场效应晶体管，当栅极施加正电压时，栅压在栅绝缘层中产生电场，电场线由栅电极指向半导体表面，并在表面处产生感应电荷；随着栅电压增加，半导体表面将由耗尽层转变为电子积累层，形成反型层。当达到强反型时(即达到开启电压时)，源漏极间加上电压就会有载流子通过沟道。当源漏电极电压很小时，导电沟道近似为一恒定电阻，漏电流随源漏电压增加而线性增大；当源漏电极电压很大时，它会对栅极电压产生影响，使得栅极绝缘层中电场由源端到漏端逐渐减弱，半导体表面反型层中电子由源端到漏端逐渐减小，沟道电阻随着源漏电压增大而增大，漏电流增加变得缓慢，对应线性区向饱和区过渡；当源漏电极电压增到一定程度，漏端反型层厚度减为零，电压继续增加，器件则进入饱和区。
薄膜晶体管的阈值电压的大小决定了显示面板的功耗，根据薄膜晶体管栅极调控机制，通过改变器件的沟道长度实现对器件阈值电压的调控，与通常的晶体管阈值电压调控方法相比，具有工艺简单且阈值电压调控范围大的优势。同时，缩减沟道的长度可提高显示屏开口率，增加分辨率。
因此，本发明提供一种新的阵列基板及其制备方法、显示面板，可以减小沟道宽度，减小面板的功耗。
发明内容
本发明的目的是，提供一种阵列基板及其制备方法、显示面板，通过在栅极上设置一凸起，所述沟道并不对应整个栅极，而是对应所述凸起，所述凸起即为有效栅极，所述凸起的宽度小于所述栅极的长度，进而可以减小沟道的长度，沟道电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。
为达到上述目的，本发明提供一种阵列基板，包括：基板；栅极，设于所述基板上，具有一凸起，所述凸起的宽度小于所述栅极的宽度；栅极绝缘层，设于所述基板、所述栅极以及所述凸起上；有源层，设于所述栅极绝缘层上，所述有源层包括第一堤坝以及第二堤坝，在所述第一堤坝以及所述第二堤坝之间形成一沟道；第一电极，设于所述有源层上；钝化层，设于所述第一电极、所述有源层、以及所述栅极绝缘层上；像素电极，设于所述钝化层上，所述像素电极连接所述有源层。
进一步地，所述有源层的材料为金属氧化物；所述金属氧化物包括：铟镓锌氧化物、氧化锌、铟镓锌氧化物、锌锌氧化物或铟镓锌锡氧化物。
进一步地，所述栅极的截面形状为“凸”字型；和/或，所述凸起的上侧的形状包括梯形、波形或弧形。
进一步地，所述钝化层具有一凹槽，所述凹槽下凹至所述第一堤坝表面，所述像素电极通过所述凹槽与所述有源层连接。
进一步地，所述第一电极为源级，设于所述第二堤坝上。
本发明还提供一种阵列基板的制备方法，包括：提供一基板；沉积一第一金属膜于所述基板上，通过半色调掩膜板工艺图案化所述第一金属膜形成一栅极，所述栅极具有一凸起；沉积一栅极绝缘层于所述基板、所述栅极以及所述凸起上；形成一有源层于所述栅极绝缘层上，所述有源层包括第一堤坝以及第二堤坝，在所述第一堤坝以及所述第二堤坝之间形成一沟道；沉积第二层金属膜并图案化所述第二层金属膜形成一第一电极，所述第一电极连接所述第二堤坝；沉积一钝化层设于所述第一电极、所述有源层、以及所述栅极绝缘层上；沉积一像素电极于所述钝化层上，所述像素电极连接所述有源层。
进一步地，在所述沉积一第一金属膜于所述基板上，通过半色调掩膜板工艺图案化所述第一金属膜形成一栅极中，具体包括：沉积一第一金属膜于所述基板上；涂覆一光阻层于所述第一金属膜上；制备一半色调掩膜板，所述半色调掩膜板包括半透光区、不透光区以及通孔，所述不透光区对应所述凸起，所述半透光区围绕所述不透光区；将所述半色调掩膜板设于所述光阻层上方，并在所述半色调掩膜板的上方通过紫外线照射并显影所述光阻层，形成一栅极图案；刻蚀对应非栅极图案区域的所述第一金属膜；通过等离子体干刻对应所述半透光区的所述栅极图案，形成一凸起图案；刻蚀非凸起图案区域的部分所述第一金属膜后移除所述凸起图案，形成“凸”字形的所述栅极。
进一步地，在所述形成一有源层于所述栅极绝缘层上的步骤中，具体包括：涂覆一光刻胶于所述栅极绝缘层上；曝光显影所述光刻胶形成所述有源层图案；沉积一有源层于所述光刻胶上以及对应所述有源层图案的所述栅极绝缘层上。通过使用金属剥离工艺移除所述光刻胶以及设于所述光刻胶上的所述有源层。
进一步地，在所述沉积一像素电极设所述钝化层上，所述像素电极连接所述有源层的步骤之前，还包括：通过干法刻蚀工艺形成一凹槽，所述凹糟下凹至所述有源层表面。
本发明还提供一种显示面板，包括前文所述的阵列基板。
本发明的有益效果是：本发明提供了一种阵列基板及其制备方法、显示面板，通过在栅极上设置一凸起，所述沟道并不对应整个栅极，而是对应所述凸起，所述凸起即为有效栅极，所述凸起的宽度小于所述栅极的长度，进而可以减小沟道的长度，沟道电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。在制备栅极与凸起的结构时，可以通过半色调掩膜板工艺一同制备，可以减小掩膜板的数量，减小成本；在制备有源层时，通过使用金属剥离工艺(lift-off)可以减低生产成本。
附图说明
下面结合附图和实施例对本发明作进一步的描述。
图1为本发明提供的阵列基板的结构示意图。
图2为本发明提供的阵列基板的制备方法执行步骤S21)～步骤S24)的结构示意图。
图3为本发明提供的阵列基板的制备方法执行步骤S24)后的结构示意图。
图4为本发明提供的阵列基板的制备方法执行步骤S25)后的结构示意图。
图5为本发明提供的阵列基板的制备方法执行步骤S26)后的结构示意图。
图6为本发明提供的阵列基板的制备方法执行步骤S27)后的结构示意图。
图7为本发明提供的阵列基板的制备方法执行步骤S41)后的结构示意图。
图8为本发明提供的阵列基板的制备方法执行步骤S42)后的结构示意图。
图9为本发明提供的阵列基板的制备方法执行步骤S43)后的结构示意图。
图10为本发明提供的阵列基板的制备方法执行步骤S44)后的结构示意图。
图11为本发明提供的阵列基板的制备方法执行步骤S5)后的结构示意图。
图12为本发明提供的阵列基板的制备方法执行步骤S6)后的结构示意图。阵列基板100；
基板101；栅极102；栅极绝缘层103；
有源层115；第一电极104；钝化层105；
像素电极106；凸起1021；凹槽1051；
第一堤坝1051；第二堤坝1052；沟道1053。
具体实施方式
为了更好地理解本发明的内容，下面通过具体的实施例对本发明作进一步说明，但本发明的实施和保护范围不限于此。
以下实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
如图1所示，本发明提供一种阵列基板100，包括：基板101、栅极102、栅极绝缘层103、有源层115、第一电极104、钝化层105以及像素电极106。
所述栅极102设于所述基板101上，具有一凸起1021；进而所述栅极102的截面形状设置为“凸”字形。所述凸起1021属于所述栅极102，并通过半色调掩膜板工艺一次形成，可以减小掩膜板的数量，减小工艺成本。
所述凸起1021的截面形状包括梯形或方形，所述凸起1021的顶部截面包括弧形或波形。
所述栅极绝缘层103设于所述基板101、所述栅极102以及所述凸起1021上。
所述有源层115设于所述栅极绝缘层103上，所述有源层115包括第一堤坝1051以及第二堤坝1052，在所述第一堤坝1051以及所述第二堤坝1052之间形成一沟道1053。
由于所述凸起1021的结构，制备栅极绝缘层103的时候，栅极绝缘层103设于所述凸起1021上，以至于在制备有源层115的时候需要进行爬坡进而形成两侧堤坝的结构。
所述沟道1053对应所述凸起1021，所述凸起1021即为有效栅极，所述沟道1053并不对应整个栅极102，所述凸起1021的宽度小于所述栅极102的长度，进而可以减小沟道1053的长度，沟道1053电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。
所述有效栅极即是决定沟道1053宽度的栅极部分，将传统的栅极设置成具有高平面以及低平面的“凸”字形结构，将有效栅极突出，进而在制备有源层115并相应的形成较窄的沟道1053。
所述凸起的上底的图案形状还可包括波形或弧形，本发明优选凸起上侧的形状包括线性，截面形状为梯形。
所述有源层115的材料为金属氧化物；所述金属氧化物包括：铟镓锌氧化物、氧化锌、铟镓锌氧化物、锌锡氧化物或铟镓锌锡氧化物。
所述第一电极104设于所述有源层115上；所述第一电极104为源级，设于所述第二堤坝1052上。所述第一电极104也可以设于第二堤坝1052上。
所述钝化层105设于所述第一电极104、所述有源层115、以及所述栅极绝缘层103上。
所述像素电极106设于所述钝化层105上，所述像素电极106连接所述有源层115，可简化薄膜晶体管的结构，进一步提高显示屏开口率。
所述钝化层105具有一凹槽1051，所述凹槽1051下凹至所述第一堤坝1051表面，所述像素电极106通过所述凹槽1051与所述有源层115连接。
本发明还提供一种阵列基板的制备方法，包括。
步骤S1)如图2所示，提供一基板101。
步骤S2)沉积一第一金属膜107于所述基板101上，通过半色调掩膜板工艺图案化所述第一金属膜形成一栅极102，所述栅极102具有一凸起1021。通过半色调掩膜板工艺可以一次形成该图案，可以减小掩膜板的数量。
所述栅极102的截面形状设置为“凸”字形。所述凸起1021的截面形状包括梯形或方形，所述凸起1021的顶部截面包括弧形或波形。
步骤S2)具体包括如下步骤S21)～步骤S27)。
步骤S21)沉积一第一金属膜107于所述基板101上。
步骤S22)涂覆一光阻层109于所述第一金属膜上。
步骤S23)制备一半色调掩膜板108，所述半色调掩膜板包括半透光区1082、不透光区1081以及通孔1083，所述不透光区1081对应所述凸起1021，所述半透光1082区围绕所述不透光区1081。
步骤S24)将所述半色调掩膜板108设于所述光阻层109上方，并在所述半色调掩膜板108的上方通过紫外线照射并显影所述光阻层109，形成一栅极图案110(如图3所示)。
所述栅极图案110也为“凸”字形，由于半透光区1082允许部分光线穿过，所以半透光区1082对应的光阻层109并不会被全部刻蚀。所述栅极图案110的低平面对应所述半透光区1082，高平面对应所述不透光区1081。
步骤S25)刻蚀非栅极图案110区域的第一金属膜107，形成初步的栅极111(如图4所示)。
步骤S26)如图5所示，通过等离子体干刻对应所述半透光区1082的所述栅极图案110(所述半透光区1082的所述栅极图案110即为低平面的栅极图案110)，形成一凸起图案112。
步骤S27)如图6所示，刻蚀非凸起图案112区域的部分第一金属膜107后移除所述凸起图案112，形成“凸”字形的所述栅极102。
步骤S3)如图7所示，沉积一栅极绝缘层103于于所述基板101、所述栅极102以及所述凸起1021上。
步骤S4)形成一有源层115于所述栅极绝缘层103上，所述有源层115包括第一堤坝1051以及第二堤坝1052，在所述第一堤坝1051以及所述第二堤坝1052之间形成一沟道1053。
由于所述凸起1021的结构，制备栅极绝缘层103的时候，栅极绝缘层103设于所述凸起1021上，以至于在制备有源层115的时候形成两侧堤坝的结构。
所述沟道1053并不对用所述栅极102，而对应所述凸起1021，所述凸起1021即为有效栅极，所述凸起1021的宽度小于所述栅极的长度，进而可以减小沟道1053的长度，沟道1053电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。
在所述形成一有源层115于所述栅极绝缘层103上的步骤中，具体包括。
步骤S41)继续参照图7所示，涂覆一光刻胶113于所述栅极绝缘层103上。
步骤S42)如图8所示，曝光显影所述光刻胶113形成所述有源层图案116，所述有源层图案116使所述栅极绝缘层103能够被暴露于所述光刻胶表面。即所述有源层图案116为所述光刻胶被显影消除的部分。
步骤S43)如图9所示，沉积一有源层115于所述光刻胶113上以及对应所述有源层图案116的所述栅极绝缘层103上。
步骤S44)如图10所示，通过使用金属剥离工艺(lift-off)一次性地移除所述光刻胶113以及设于所述光刻胶113上的所述有源层115，可以有效的减小成本。
步骤S5)如图11所示，沉积第二层金属膜并图案化所述第二层金属膜形成一第一电极104，所述第一电极104连接所述第二堤坝1052。
步骤S6)如图12所示，沉积一钝化层105设于所述第一电极104、所述有源层115、以及所述栅极绝缘层103上。
步骤S7)通过干法刻蚀工艺形成一凹槽1051，所述凹糟1051下凹至所述有源层115表面。
步骤S8)沉积一像素电极106设所述钝化层105上，所述像素电极106连接所述有源层115。所述像素电极106通过所述凹糟连接所述有源层115(如图1所示)。
本发明提供了一种阵列基板的制备方法，通过在栅极102上设置一凸起1021，所述沟道1053对应所述凸起1021，所述凸起1021即为有效栅极，所述凸起1021的宽度小于所述栅极102的长度，进而可以减小沟道1053的长度，沟道1053电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。在制备栅极102与凸起1021的结构时，可以通过半色调掩膜板工艺一同制备，可以减小掩膜板的数量，减小成本；在制备有源层115时，通过使用金属剥离工艺(lift-off)可以减低生产成本。
本发明还提供一种显示面板，包括所述阵列基板100。
所述阵列基板100包括：基板101、栅极102、栅极绝缘层103、有源层115、栅极绝缘层103、第一电极104、钝化层105以及像素电极106。
所述栅极102设于所述基板101上，具有一凸起1021；进而所述栅极102的截面形状设置为“凸”字形。
所述凸起1021的截面形状包括梯形或方形，所述凸起1021的顶部截面包括弧形或波形。
所述栅极绝缘层103设于所述基板101、所述栅极102以及所述凸起1021上；
所述有源层115设于所述栅极绝缘层103上，所述有源层115包括第一堤坝1051以及第二堤坝1052，在所述第一堤坝1051以及所述第二堤坝1052之间形成一沟道1053。
由于所述凸起1021的结构，制备栅极绝缘层103的时候，栅极绝缘层103设于所述凸起1021上，以至于在制备有源层115的时候形成两侧堤坝的结构。
所述沟道1053并不对应整个栅极102，而是对应所述凸起1021，所述凸起1021即为有效栅极，所述凸起1021的宽度小于所述栅极102的长度，进而可以减小沟道1053的长度，沟道1053电阻进而减小，可以在显示电流不变的情况下减小薄膜晶体管的阈值电压，减小显示面板的功耗，同时也可以提高显示屏开口率，增加分辨率。
所述有源层115的材料为金属氧化物；所述金属氧化物包括：铟镓锌氧化物、氧化锌、铟镓锌氧化物、锌锌氧化物或铟镓锌锡氧化物。
所述第一电极104设于所述有源层115上；所述第一电极104为源级，设于所述第二堤坝1052上。所述第一电极104也可以设于第二堤坝1052上。
所述钝化层105设于所述第一电极104、所述有源层115、以及所述栅极绝缘层103上。
所述像素电极106设于所述钝化层105上，所述像素电极106连接所述有源层115，可简化薄膜晶体管的结构，进一步提高显示屏开口率。
所述钝化层105具有一凹槽1051，所述凹槽1051下凹至所述第一堤坝1051表面，所述像素电极106通过所述凹槽1051与所述有源层115连接。
应当指出，对于经充分说明的本发明来说，还可具有多种变换及改型的实施方案，并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明，而不是对本发明的限制。总之，本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基板；
栅极，设于所述基板上，具有一凸起，所述凸起的宽度小于所述栅极的宽度；
栅极绝缘层，设于所述基板、所述栅极以及所述凸起上；
有源层，设于所述栅极绝缘层上，所述有源层包括第一堤坝以及第二堤坝，在所述第一堤坝以及所述第二堤坝之间形成一沟道；
第一电极，设于所述有源层上；
钝化层，设于所述第一电极、所述有源层、以及所述栅极绝缘层上；
像素电极，设于所述钝化层上，所述像素电极连接所述有源层。
2.根据权利要求1所述的阵列基板，其特征在于，
所述有源层的材料为金属氧化物；
所述金属氧化物包括：铟镓锌氧化物、氧化锌、铟镓锌氧化物、锌锌氧化物或铟镓锌锡氧化物。
3.根据权利要求1所述的阵列基板，其特征在于，
所述栅极的截面形状为“凸”字型；和/或，
所述凸起的上侧的形状包括线性、波形或弧形。
4.根据权利要求1所述的阵列基板，其特征在于，
所述钝化层具有一凹槽，所述凹槽下凹至所述第一堤坝表面，所述像素电极通过所述凹槽与所述有源层连接。
5.根据权利要求1所述的阵列基板，其特征在于，
所述第一电极为源级，设于所述第二堤坝上。
6.一种阵列基板的制备方法，其特征在于，包括：
提供一基板；
沉积一第一金属膜于所述基板上，通过半色调掩膜板工艺图案化所述第一金属膜形成一栅极，所述栅极具有一凸起；
沉积一栅极绝缘层于所述基板、所述栅极以及所述凸起上；
形成一有源层于所述栅极绝缘层上，所述有源层包括第一堤坝以及第二堤坝，在所述第一堤坝以及所述第二堤坝之间形成一沟道；
沉积第二层金属膜并图案化所述第二层金属膜形成一第一电极，所述第一电极连接所述第二堤坝；
沉积一钝化层设于所述第一电极、所述有源层、以及所述栅极绝缘层上；
沉积一像素电极设于所述钝化层上，所述像素电极连接所述有源层。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，
在所述沉积一第一金属膜于所述基板上，通过半色调掩膜板工艺图案化所述第一金属膜形成一栅极中，具体包括：
沉积一第一金属膜于所述基板上；
涂覆一光阻层于所述第一金属膜上；
制备一半色调掩膜板，所述半色调掩膜板包括半透光区、不透光区以及通孔，所述不透光区对应所述凸起，所述半透光区围绕所述不透光区；
将所述半色调掩膜板设于所述光阻层上方，并在所述半色调掩膜板的上方通过紫外线照射并显影所述光阻层，形成一栅极图案；
刻蚀对应非栅极图案区域的所述第一金属膜；
通过等离子体干刻对应所述半透光区的所述栅极图案，形成一凸起图案；
刻蚀非凸起图案区域的部分所述第一金属膜后移除所述凸起图案，形成“凸”字形的所述栅极。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，
在所述形成一有源层于所述栅极绝缘层上的步骤中，具体包括：
涂覆一光刻胶于所述栅极绝缘层上；
曝光显影所述光刻胶形成所述有源层图案；
沉积一有源层于所述光刻胶上以及对应所述有源层图案的所述栅极绝缘层上。
通过使用金属剥离工艺移除所述光刻胶以及设于所述光刻胶上的所述有源层。
9.根据权利要求6所述的阵列基板的制备方法，其特征在于，
在所述沉积一像素电极设于所述钝化层上，所述像素电极连接所述有源层的步骤之前，还包括：
通过干法刻蚀工艺形成一凹槽，所述凹糟下凹至所述有源层表面。
10.一种显示面板，其特征在于，包括如权利要求1～5任一项所述的阵列基板。
CN201911234037.XA 2019-12-05 2019-12-05 阵列基板及其制备方法、显示面板 Pending CN110993620A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911234037.XA CN110993620A (zh) 2019-12-05 2019-12-05 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911234037.XA CN110993620A (zh) 2019-12-05 2019-12-05 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN110993620A true CN110993620A (zh) 2020-04-10

Family

ID=70090315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911234037.XA Pending CN110993620A (zh) 2019-12-05 2019-12-05 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN110993620A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105161542A (zh) * 2015-08-06 2015-12-16 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法
WO2016123931A1 (zh) * 2015-02-06 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
CN106024909A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106024637A (zh) * 2016-07-20 2016-10-12 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
CN108231904A (zh) * 2016-12-13 2018-06-29 天马日本株式会社 薄膜晶体管及其驱动方法、显示装置和晶体管电路
WO2019019278A1 (zh) * 2017-07-24 2019-01-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2016123931A1 (zh) * 2015-02-06 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
CN105161542A (zh) * 2015-08-06 2015-12-16 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法
CN106024637A (zh) * 2016-07-20 2016-10-12 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106024909A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108231904A (zh) * 2016-12-13 2018-06-29 天马日本株式会社 薄膜晶体管及其驱动方法、显示装置和晶体管电路
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
WO2019019278A1 (zh) * 2017-07-24 2019-01-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Similar Documents

Publication Publication Date Title
CN108417583B (zh) 一种阵列基板的制造方法和阵列基板
JP4221314B2 (ja) 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US7663143B2 (en) Thin film transistor having a short channel formed by using an exposure mask with slits
WO2019169885A1 (zh) 一种阵列基板的制造方法和阵列基板
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
EP2713398B1 (en) Array substrate and manufacturing method thereof, oled display device
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN104022078A (zh) 一种阵列基板的制备方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
TW201248959A (en) Semiconductor structure and organic electroluminescence device
US10593807B2 (en) Array substrate and fabricating method thereof
US11177287B2 (en) Thin film transistor, fabrication method therefor, and array substrate
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
CN105047567A (zh) 一种薄膜晶体管及其制作方法
CN112309990A (zh) 显示面板及其制备方法
CN109378320B (zh) 一种阵列基板及其制备方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20190280016A1 (en) Manufacturing method of array substrate and array substrate
TWI573226B (zh) 薄膜電晶體基板及其製作方法
KR970006733B1 (ko) 박막트랜지스터 제조방법
WO2019127681A1 (zh) 一种阵列基板及制备方法
CN110993620A (zh) 阵列基板及其制备方法、显示面板
CN106784015A (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106298951B (zh) 薄膜晶体管的制作方法
US11233154B2 (en) Thin film transistor and manufacturing method thereof, array substrate, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200410

RJ01 Rejection of invention patent application after publication